JP3211861B2 - フーリエ分光器 - Google Patents
フーリエ分光器Info
- Publication number
- JP3211861B2 JP3211861B2 JP15418195A JP15418195A JP3211861B2 JP 3211861 B2 JP3211861 B2 JP 3211861B2 JP 15418195 A JP15418195 A JP 15418195A JP 15418195 A JP15418195 A JP 15418195A JP 3211861 B2 JP3211861 B2 JP 3211861B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- output
- processing channel
- data
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012545 processing Methods 0.000 claims description 45
- 229920006395 saturated elastomer Polymers 0.000 claims description 14
- 238000012546 transfer Methods 0.000 claims description 13
- 238000005259 measurement Methods 0.000 claims description 10
- 238000001228 spectrum Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 25
- 238000013500 data storage Methods 0.000 description 23
- 230000006870 function Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 230000006872 improvement Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000002194 synthesizing effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
- G01J3/28—Investigating the spectrum
- G01J3/45—Interferometric spectrometry
- G01J3/453—Interferometric spectrometry by correlation of the amplitudes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- General Physics & Mathematics (AREA)
- Spectrometry And Color Measurement (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、フーリエ分光器に関
し、特にＡ／Ｄ変換器のノイズを低減したフーリエ分光
器に関する。
し、特にＡ／Ｄ変換器のノイズを低減したフーリエ分光
器に関する。
【０００２】
【従来の技術】従来のフーリエ分光器は、干渉計を走査
して測定光の干渉光を測定し、この測定結果をコンピュ
ータ等の演算制御手段でフーリエ変換することにより測
定光のスペクトルを求める。
して測定光の干渉光を測定し、この測定結果をコンピュ
ータ等の演算制御手段でフーリエ変換することにより測
定光のスペクトルを求める。
【０００３】図１３はこのような従来のフーリエ分光器
の一例を示す構成ブロック図である。図１３において１
は被測定光である光源、２は干渉計、３は光検出器、４
はＡ／Ｄ変換器、５はＣＰＵ等の演算制御回路である。
また、３〜５は信号処理手段５０を構成している。
の一例を示す構成ブロック図である。図１３において１
は被測定光である光源、２は干渉計、３は光検出器、４
はＡ／Ｄ変換器、５はＣＰＵ等の演算制御回路である。
また、３〜５は信号処理手段５０を構成している。
【０００４】光源１の出力光は干渉計２に入射され、干
渉計２の出力光である干渉光が光検出器３に入射され
る。光検出器３の出力はＡ／Ｄ変換器４に接続され、Ａ
／Ｄ変換器４の出力は演算制御回路５に接続される。
渉計２の出力光である干渉光が光検出器３に入射され
る。光検出器３の出力はＡ／Ｄ変換器４に接続され、Ａ
／Ｄ変換器４の出力は演算制御回路５に接続される。
【０００５】ここで、図１３に示す従来例の動作を説明
する。被測定光である光源１の出力光は干渉計２におい
て干渉光になり光検出器３で検出される。光検出器３で
検出した干渉光をＡ／Ｄ変換器４でディジタル信号に変
換してインターフェログラムを得る。演算制御回路５で
はこのインターフェログラムに基づきフーリエ演算処理
を行うことにより分光スペクトルを得る。
する。被測定光である光源１の出力光は干渉計２におい
て干渉光になり光検出器３で検出される。光検出器３で
検出した干渉光をＡ／Ｄ変換器４でディジタル信号に変
換してインターフェログラムを得る。演算制御回路５で
はこのインターフェログラムに基づきフーリエ演算処理
を行うことにより分光スペクトルを得る。
【０００６】図１４はこのように得られたインターフェ
ログラムの一例を示す特性曲線図である。インターフェ
ログラムの中央部には”イ”に示すように急峻なセンタ
バーストと呼ばれるピークが存在し、その他の部分では
出力電圧の信号レベルがほぼゼロであるといった特徴が
ある。
ログラムの一例を示す特性曲線図である。インターフェ
ログラムの中央部には”イ”に示すように急峻なセンタ
バーストと呼ばれるピークが存在し、その他の部分では
出力電圧の信号レベルがほぼゼロであるといった特徴が
ある。
【０００７】
【発明が解決しようとする課題】しかし、従来のフーリ
エ分光器では前記センタバーストを飽和させないように
Ａ／Ｄ変換器４のフルスパンを設定するため、量子化電
圧が増大してしまいＡ／Ｄ変換器４の大きなノイズを含
んで測定してしまい、高Ｓ／Ｎのフーリエ分光器が実現
できないと言った問題点がある。従って本発明の目的
は、Ａ／Ｄ変換器のノイズを低減して高Ｓ／Ｎのフーリ
エ分光器を実現することにある。
エ分光器では前記センタバーストを飽和させないように
Ａ／Ｄ変換器４のフルスパンを設定するため、量子化電
圧が増大してしまいＡ／Ｄ変換器４の大きなノイズを含
んで測定してしまい、高Ｓ／Ｎのフーリエ分光器が実現
できないと言った問題点がある。従って本発明の目的
は、Ａ／Ｄ変換器のノイズを低減して高Ｓ／Ｎのフーリ
エ分光器を実現することにある。
【０００８】
【課題を解決するための手段】このような目的を達成す
るために、本発明の第１では、干渉計を走査して測定光
の干渉光を測定し、この測定結果を演算制御手段でフー
リエ変換することにより測定光のスペクトルを求めるフ
ーリエ分光器において、前記干渉光を受光する受光手段
と、この受光手段の出力をディジタル信号に変換して保
持する低利得処理チャンネル及び高利得処理チャンネル
と、基準信号を印加してデータを取り込み前記低利得処
理チャンネルと前記高利得処理チャンネルとの相関式を
求めておき、前記高利得処理チャンネルの出力の飽和部
分を前記相関式で変換された前記低利得処理チャンネル
の出力で置換する前記演算制御回路とを備えたことを特
徴とするものである。
るために、本発明の第１では、干渉計を走査して測定光
の干渉光を測定し、この測定結果を演算制御手段でフー
リエ変換することにより測定光のスペクトルを求めるフ
ーリエ分光器において、前記干渉光を受光する受光手段
と、この受光手段の出力をディジタル信号に変換して保
持する低利得処理チャンネル及び高利得処理チャンネル
と、基準信号を印加してデータを取り込み前記低利得処
理チャンネルと前記高利得処理チャンネルとの相関式を
求めておき、前記高利得処理チャンネルの出力の飽和部
分を前記相関式で変換された前記低利得処理チャンネル
の出力で置換する前記演算制御回路とを備えたことを特
徴とするものである。
【０００９】本発明の第２では、本発明の第１において
前記演算制御回路が、前記受光手段の出力を減衰回路を
介して印加してデータを取り込み低利得処理チャンネル
と高利得処理チャンネルとの伝達関数を求めておき、前
記低利得処理チャンネルの出力の位相を前記伝達関数に
基づき調整することを特徴とするものである。
前記演算制御回路が、前記受光手段の出力を減衰回路を
介して印加してデータを取り込み低利得処理チャンネル
と高利得処理チャンネルとの伝達関数を求めておき、前
記低利得処理チャンネルの出力の位相を前記伝達関数に
基づき調整することを特徴とするものである。
【００１０】本発明の第３では、本発明の第１において
前記演算制御回路が、低利得処理チャンネルと高利得処
理チャンネルとの前記相関式を随時に求めることを特徴
とするものである。
前記演算制御回路が、低利得処理チャンネルと高利得処
理チャンネルとの前記相関式を随時に求めることを特徴
とするものである。
【００１１】本発明の第４では、本発明の第３において
前記演算制御回路が、低利得処理チャンネルと高利得処
理チャンネルとの前記伝達関数を随時に求めることを特
徴とするものである。
前記演算制御回路が、低利得処理チャンネルと高利得処
理チャンネルとの前記伝達関数を随時に求めることを特
徴とするものである。
【００１２】本発明の第５では、本発明の第１乃至第４
において前記演算制御回路が、Ｓ／Ｎの値が極大となる
よう高利得処理チャンネルの利得の最適化を図ることを
特徴とするものである。
において前記演算制御回路が、Ｓ／Ｎの値が極大となる
よう高利得処理チャンネルの利得の最適化を図ることを
特徴とするものである。
【００１３】
【作用】１つのＡ／Ｄ変換器でゼロ付近の微小な信号を
検出し、他のＡ／Ｄ変換器でセンタバースト部分の変動
を非飽和で検出し、両者の信号を合成することにより、
インターフェログラムはセンタバースト部分での飽和が
存在しない。
検出し、他のＡ／Ｄ変換器でセンタバースト部分の変動
を非飽和で検出し、両者の信号を合成することにより、
インターフェログラムはセンタバースト部分での飽和が
存在しない。
【００１４】また、低利得処理チャンネルのデータの位
相をディジタル・フィルタ処理することにより、置換部
分との位相差が無くなってサイドローブが生じなくな
り、スペクトル強度に誤差が生じない。
相をディジタル・フィルタ処理することにより、置換部
分との位相差が無くなってサイドローブが生じなくな
り、スペクトル強度に誤差が生じない。
【００１５】また、相関式若しくは伝達関数を随時求め
ることにより、若しくは、高利得処理チャンネルの利得
の最適化を図ることにより高Ｓ／Ｎとなる。
ることにより、若しくは、高利得処理チャンネルの利得
の最適化を図ることにより高Ｓ／Ｎとなる。
【００１６】
【実施例】以下本発明を図面を用いて詳細に説明する。
図１は本発明に係るフーリエ分光器の第１の実施例を示
す構成ブロック図である。但し、光学系の構成は従来例
と同一なのでその記載は省略し、信号処理手段５０に相
当する部分のみを記載した。
図１は本発明に係るフーリエ分光器の第１の実施例を示
す構成ブロック図である。但し、光学系の構成は従来例
と同一なのでその記載は省略し、信号処理手段５０に相
当する部分のみを記載した。
【００１７】図１において６はフォトダイオード等の受
光素子、７は演算増幅器、８は抵抗、９は正弦波、矩形
波、三角波等を発生させる基準信号発生回路、１０はス
イッチ回路、１１はサンプリング周波数の１／２以上の
高周波数信号を減衰させるフィルタ回路、１２はセンタ
バースト部分が飽和するように利得が設定された高利得
増幅器、１３及び１６はＡ／Ｄ変換器、１４及び１７は
データ記憶回路、１５はセンタバースト部分が飽和しな
いように利得が設定された低利得増幅器、１８は演算制
御回路、１００は図示しない干渉計からの干渉信号であ
る。
光素子、７は演算増幅器、８は抵抗、９は正弦波、矩形
波、三角波等を発生させる基準信号発生回路、１０はス
イッチ回路、１１はサンプリング周波数の１／２以上の
高周波数信号を減衰させるフィルタ回路、１２はセンタ
バースト部分が飽和するように利得が設定された高利得
増幅器、１３及び１６はＡ／Ｄ変換器、１４及び１７は
データ記憶回路、１５はセンタバースト部分が飽和しな
いように利得が設定された低利得増幅器、１８は演算制
御回路、１００は図示しない干渉計からの干渉信号であ
る。
【００１８】また、６〜８は受光手段５１を、１２〜１
４は高利得処理チャンネル５２を、１５〜１７は低利得
処理チャンネル５３を、さらに、６〜１８は信号処理手
段５０ａをそれぞれ構成している。
４は高利得処理チャンネル５２を、１５〜１７は低利得
処理チャンネル５３を、さらに、６〜１８は信号処理手
段５０ａをそれぞれ構成している。
【００１９】干渉信号１００は受光素子６に入射され、
受光素子６のアノードは演算増幅器７の反転入力端子及
び抵抗８の一端に接続される。一方、受光素子６のカソ
ードは正電圧源に接続される。
受光素子６のアノードは演算増幅器７の反転入力端子及
び抵抗８の一端に接続される。一方、受光素子６のカソ
ードは正電圧源に接続される。
【００２０】演算増幅器７の非反転入力端子は接地さ
れ、演算増幅器７の出力は抵抗８の他端及びスイッチ回
路１０の一方の入力端子に接続される。また、スイッチ
回路１０の他方の入力端子には基準信号発生回路９の出
力が接続される。
れ、演算増幅器７の出力は抵抗８の他端及びスイッチ回
路１０の一方の入力端子に接続される。また、スイッチ
回路１０の他方の入力端子には基準信号発生回路９の出
力が接続される。
【００２１】スイッチ回路１０の出力端子はフィルタ回
路１１を介して高利得増幅器１２及び低利得増幅器１５
にそれぞれ接続され、高利得増幅器１２及び低利得増幅
器１５の出力はＡ／Ｄ変換器１３及び１６にそれぞれ接
続される。
路１１を介して高利得増幅器１２及び低利得増幅器１５
にそれぞれ接続され、高利得増幅器１２及び低利得増幅
器１５の出力はＡ／Ｄ変換器１３及び１６にそれぞれ接
続される。
【００２２】Ａ／Ｄ変換器１３及び１６の出力はデータ
記憶回路１４及び１７に接続され、データ記憶回路１４
及び１７の出力は演算制御回路１８にそれぞれ接続され
る。
記憶回路１４及び１７に接続され、データ記憶回路１４
及び１７の出力は演算制御回路１８にそれぞれ接続され
る。
【００２３】ここで、図１に示す実施例の動作を図２を
用いて説明する。図２は高Ｓ／Ｎのインターフェログラ
ムの生成を示すタイミング図である。
用いて説明する。図２は高Ｓ／Ｎのインターフェログラ
ムの生成を示すタイミング図である。
【００２４】まず、スイッチ回路１１で基準信号発生回
路９を選択し、その出力信号をフィルタ回路１１を介し
て高利得増幅器１２及び低利得増幅器１５に入力し、Ａ
／Ｄ変換器１３及び１６でディジタル信号に変換した後
データ記憶回路１４及び１７に格納する。
路９を選択し、その出力信号をフィルタ回路１１を介し
て高利得増幅器１２及び低利得増幅器１５に入力し、Ａ
／Ｄ変換器１３及び１６でディジタル信号に変換した後
データ記憶回路１４及び１７に格納する。
【００２５】演算制御回路１８は基準信号発生回路９を
適宜変化させデータを取り込み高利得処理チャンネル５
２と低利得処理チャンネル５３との間の相関式を演算す
る。即ち、データ記憶回路１４に格納されたｉ番目デー
タを”ＸＨ(ｉ)”、データ記憶回路１７に格納されたｉ
番目データを”ＸＬ(ｉ)”とした場合に、 ＸＨ(ｉ)＝Ａ・ＸＬ(ｉ)＋Ｂ (1) となるような係数”Ａ”及び”Ｂ”を演算する。但し、
この処理は初期化時に１回行うだけでもよく、また、必
要に応じて随時行っても良い。
適宜変化させデータを取り込み高利得処理チャンネル５
２と低利得処理チャンネル５３との間の相関式を演算す
る。即ち、データ記憶回路１４に格納されたｉ番目デー
タを”ＸＨ(ｉ)”、データ記憶回路１７に格納されたｉ
番目データを”ＸＬ(ｉ)”とした場合に、 ＸＨ(ｉ)＝Ａ・ＸＬ(ｉ)＋Ｂ (1) となるような係数”Ａ”及び”Ｂ”を演算する。但し、
この処理は初期化時に１回行うだけでもよく、また、必
要に応じて随時行っても良い。
【００２６】次に、スイッチ回路１１で受光手段５１を
選択し、干渉信号である出力信号をフィルタ回路１１を
介して高利得増幅器１２及び低利得増幅器１５に入力
し、Ａ／Ｄ変換器１３及び１６でディジタル信号に変換
した後データ記憶回路１４及び１７に格納する。
選択し、干渉信号である出力信号をフィルタ回路１１を
介して高利得増幅器１２及び低利得増幅器１５に入力
し、Ａ／Ｄ変換器１３及び１６でディジタル信号に変換
した後データ記憶回路１４及び１７に格納する。
【００２７】ここで、高利得増幅器１２の利得はセンタ
バースト部分で飽和するように設定されているのでデー
タ記憶回路１４には図２中（ａ）に示すような波形が格
納されている。このような波形では図２中”イ”に示す
Ａ／Ｄ変換器１３のフルスパンを越えた部分が飽和して
図２中”ロ”に示すような飽和部分が生じる。
バースト部分で飽和するように設定されているのでデー
タ記憶回路１４には図２中（ａ）に示すような波形が格
納されている。このような波形では図２中”イ”に示す
Ａ／Ｄ変換器１３のフルスパンを越えた部分が飽和して
図２中”ロ”に示すような飽和部分が生じる。
【００２８】一方、低利得増幅器１５の利得はセンタバ
ースト部分が飽和しないように設定されているのでデー
タ記憶回路１７には図２中（ｂ）に示すような波形が格
納されている。即ち、図２中”ロ”に示すような飽和部
分は存在せずに完全にデータを取得している。
ースト部分が飽和しないように設定されているのでデー
タ記憶回路１７には図２中（ｂ）に示すような波形が格
納されている。即ち、図２中”ロ”に示すような飽和部
分は存在せずに完全にデータを取得している。
【００２９】演算制御回路１８はデータ記憶回路１４に
格納されたデータを調べ、図２中”ハ”及び”ニ”に示
すような飽和部分”ロ”の始点及び終点を検出し、飽和
部分”ロ”以外の部分はデータ記憶回路１４に格納され
たデータを用い、飽和部分”ロ”では先に求めた相関式
である式（１）によりデータ記憶回路１７に格納された
データを変換して用いる。
格納されたデータを調べ、図２中”ハ”及び”ニ”に示
すような飽和部分”ロ”の始点及び終点を検出し、飽和
部分”ロ”以外の部分はデータ記憶回路１４に格納され
たデータを用い、飽和部分”ロ”では先に求めた相関式
である式（１）によりデータ記憶回路１７に格納された
データを変換して用いる。
【００３０】即ち、このように合成されたデータを”Ｘ
COMB(ｉ)”、図２中”ハ”及び”ニ”の点を”ｉa ”及
び”ｉb ”、データ数を”０〜Ｎ”とした場合、 ＸCOMB(ｉ)＝ＸＨ(ｉ) ｉ＝0〜ｉa (2) ＸCOMB(ｉ)＝Ａ・ＸＬ(ｉ)＋Ｂ ｉ＝ｉa〜ｉb (3) ＸCOMB(ｉ)＝ＸＨ(ｉ) ｉ＝ｉb〜Ｎ (4) となる。
COMB(ｉ)”、図２中”ハ”及び”ニ”の点を”ｉa ”及
び”ｉb ”、データ数を”０〜Ｎ”とした場合、 ＸCOMB(ｉ)＝ＸＨ(ｉ) ｉ＝0〜ｉa (2) ＸCOMB(ｉ)＝Ａ・ＸＬ(ｉ)＋Ｂ ｉ＝ｉa〜ｉb (3) ＸCOMB(ｉ)＝ＸＨ(ｉ) ｉ＝ｉb〜Ｎ (4) となる。
【００３１】この結果、Ａ／Ｄ変換器１３でゼロ付近の
微小な信号を検出し、Ａ／Ｄ変換器１５でセンタバース
ト部分の変動を非飽和で検出し、両者の信号を合成する
ことにより、インターフェログラムは図２中（ｃ）に示
すようにセンタバースト部分での飽和が存在しない波形
になる。
微小な信号を検出し、Ａ／Ｄ変換器１５でセンタバース
ト部分の変動を非飽和で検出し、両者の信号を合成する
ことにより、インターフェログラムは図２中（ｃ）に示
すようにセンタバースト部分での飽和が存在しない波形
になる。
【００３２】即ち、見掛け上入力レンジが広くなり、Ａ
／Ｄ変換器のノイズが低減するので高Ｓ／Ｎのフーリエ
分光器となる。
／Ｄ変換器のノイズが低減するので高Ｓ／Ｎのフーリエ
分光器となる。
【００３３】さらに、Ａ／Ｄ変換器のノイズの減少に関
して説明する。図３はＡ／Ｄ変換器のノイズ計算のため
高利得処理チャンネル５２及び低利得処理チャンネル５
３を書き直したブロック図である。図３において１２ａ
は”Ａ倍”の増幅器、１３ａ及び１６ａはＡ／Ｄ変換
器、１５ａは”１倍”の増幅器、１９は”Ａ倍”の演算
器である。
して説明する。図３はＡ／Ｄ変換器のノイズ計算のため
高利得処理チャンネル５２及び低利得処理チャンネル５
３を書き直したブロック図である。図３において１２ａ
は”Ａ倍”の増幅器、１３ａ及び１６ａはＡ／Ｄ変換
器、１５ａは”１倍”の増幅器、１９は”Ａ倍”の演算
器である。
【００３４】ここで、Ａ／Ｄ変換器１３ａ及び１６ａの
ノイズを”σ”、全データ数”０〜Ｎ”、前述の合成の
際に用いられる低利得処理チャンネル５３側のデータ数
を”Ｎ１”とすれば従来例の方式でノイズレベル”Nois
e ”は、 Noise＝{(Ｎ)1/2・σ} (5) となり、また、Ａ／Ｄ変換器のフルスパンは”１”よ
り、 Ｓ／Ｎ＝FullSpan／Noise＝１／{(Ｎ)1/2・σ} (6) となる。
ノイズを”σ”、全データ数”０〜Ｎ”、前述の合成の
際に用いられる低利得処理チャンネル５３側のデータ数
を”Ｎ１”とすれば従来例の方式でノイズレベル”Nois
e ”は、 Noise＝{(Ｎ)1/2・σ} (5) となり、また、Ａ／Ｄ変換器のフルスパンは”１”よ
り、 Ｓ／Ｎ＝FullSpan／Noise＝１／{(Ｎ)1/2・σ} (6) となる。
【００３５】一方、本願発明の方式でノイズレベル”No
isea”は、 Noisea＝{Ｎ1・Ａ2＋(Ｎ−Ｎ1)}1/2・σ (7) となり、この場合Ａ／Ｄ変換器のフルスパンが”Ａ倍”
されていることを考慮するとＳ／Ｎは、 Ｓ／Ｎ＝FullSpan／Noisea ＝Ａ／{Ｎ1・Ａ2＋(Ｎ−Ｎ1)}1/2・σ (8) となる。
isea”は、 Noisea＝{Ｎ1・Ａ2＋(Ｎ−Ｎ1)}1/2・σ (7) となり、この場合Ａ／Ｄ変換器のフルスパンが”Ａ倍”
されていることを考慮するとＳ／Ｎは、 Ｓ／Ｎ＝FullSpan／Noisea ＝Ａ／{Ｎ1・Ａ2＋(Ｎ−Ｎ1)}1/2・σ (8) となる。
【００３６】従って、本願発明の方式によるＳ／Ｎの向
上は式（８）を式（６）で割ることにより、 ［Ａ／{Ｎ1・Ａ2＋(Ｎ−Ｎ1)}1/2・σ］／［１／{(Ｎ)1/2・σ}］ ＝Ａ・(Ｎ)1/2／{Ｎ＋Ｎ1・（Ａ2−１)}1/2 ＝Ａ／{１＋(Ｎ1／Ｎ)・(Ａ2−１)}1/2 (9) となる。
上は式（８）を式（６）で割ることにより、 ［Ａ／{Ｎ1・Ａ2＋(Ｎ−Ｎ1)}1/2・σ］／［１／{(Ｎ)1/2・σ}］ ＝Ａ・(Ｎ)1/2／{Ｎ＋Ｎ1・（Ａ2−１)}1/2 ＝Ａ／{１＋(Ｎ1／Ｎ)・(Ａ2−１)}1/2 (9) となる。
【００３７】図４は式（９）による計算値と本実施例の
実験値によるＳ／Ｎの向上を示した特性曲線図であり、
図４中”イ”は計算値、”ロ”は実験値をそれぞれ示し
ている。
実験値によるＳ／Ｎの向上を示した特性曲線図であり、
図４中”イ”は計算値、”ロ”は実験値をそれぞれ示し
ている。
【００３８】また、図１に示す実施例では２つの処理チ
ャンネル間の利得特性から相関式を求めていたが、両者
の位相が異なった場合には問題が生じる。ここで、図５
は位相差が有る場合のデータの合成を示す特性曲線図で
あり、図６は分光スペクトルの一例を示す特性曲線図で
ある。
ャンネル間の利得特性から相関式を求めていたが、両者
の位相が異なった場合には問題が生じる。ここで、図５
は位相差が有る場合のデータの合成を示す特性曲線図で
あり、図６は分光スペクトルの一例を示す特性曲線図で
ある。
【００３９】高利得処理チャンネルのデータである図５
中”イ”の部分を低利得処理チャンネルのデータで置換
した時に、図５中”ロに示すように位相差が存在した場
合、このデータをフーリエ演算処理して分光スペクトル
を求めると図６に示すようになる。
中”イ”の部分を低利得処理チャンネルのデータで置換
した時に、図５中”ロに示すように位相差が存在した場
合、このデータをフーリエ演算処理して分光スペクトル
を求めると図６に示すようになる。
【００４０】図６から分かるように置換部分の位相差の
影響により、入力信号である２５０次のピーク信号を中
心にサイドローブが生じてしまい、スペクトル強度に誤
差が生じてしまう。
影響により、入力信号である２５０次のピーク信号を中
心にサイドローブが生じてしまい、スペクトル強度に誤
差が生じてしまう。
【００４１】図７は本発明に係るフーリエ分光器の第２
の実施例を示す構成ブロック図である。但し、６〜８、
１０〜１８、５１、５２、５３及び１００に関しては図
１と同一符号を付してある。図７において２０は減衰回
路である。
の実施例を示す構成ブロック図である。但し、６〜８、
１０〜１８、５１、５２、５３及び１００に関しては図
１と同一符号を付してある。図７において２０は減衰回
路である。
【００４２】また、接続関係についても基本的に同一で
あり、異なる点は受光手段５１の出力が減衰回路２０に
接続され、減衰回路２０の出力がスイッチ回路１０の他
方の入力端子に接続される点である。
あり、異なる点は受光手段５１の出力が減衰回路２０に
接続され、減衰回路２０の出力がスイッチ回路１０の他
方の入力端子に接続される点である。
【００４３】ここで、図７に示す第２の実施例の動作を
図８を用いて説明する。図８はデータの合成を説明する
特性曲線図である。第１にスイッチ回路１０で減衰回路
２０を選択し、その出力信号をフィルタ回路１１を介し
て高利得増幅器１２及び低利得増幅器１５に入力し、Ａ
／Ｄ変換器１３及び１６でディジタル信号に変換した後
データ記憶回路１４及び１７に格納する。
図８を用いて説明する。図８はデータの合成を説明する
特性曲線図である。第１にスイッチ回路１０で減衰回路
２０を選択し、その出力信号をフィルタ回路１１を介し
て高利得増幅器１２及び低利得増幅器１５に入力し、Ａ
／Ｄ変換器１３及び１６でディジタル信号に変換した後
データ記憶回路１４及び１７に格納する。
【００４４】演算制御回路１８はデータ記憶回路１４及
び１７に格納されたデータをフーリエ演算処理して伝達
関数を求める。即ち、前述と同様にデータ記憶回路１４
に格納されたｉ番目データを”ＸＨ(ｉ)”、データ記憶
回路１７に格納されたｉ番目データを”ＸＬ(ｉ)”、こ
れらデータのフーリエ演算の結果をそれぞれ”ＹＨ
(ｋ)”及び”ＹＬ(ｋ)”とすれば、伝達関数”Ｚ(ｋ)”
は、 Ｚ(ｋ)＝ＹＨ(ｋ)／ＹＬ(ｋ) (10) となる。
び１７に格納されたデータをフーリエ演算処理して伝達
関数を求める。即ち、前述と同様にデータ記憶回路１４
に格納されたｉ番目データを”ＸＨ(ｉ)”、データ記憶
回路１７に格納されたｉ番目データを”ＸＬ(ｉ)”、こ
れらデータのフーリエ演算の結果をそれぞれ”ＹＨ
(ｋ)”及び”ＹＬ(ｋ)”とすれば、伝達関数”Ｚ(ｋ)”
は、 Ｚ(ｋ)＝ＹＨ(ｋ)／ＹＬ(ｋ) (10) となる。
【００４５】第２に演算制御回路１８は式（１０）の伝
達関数を実現するディジタル・フィルタＺＦ(ｊ)を求め
る。但し、この処理は初期化時に１回行うだけでもよ
く、また、必要に応じて随時行っても良い。
達関数を実現するディジタル・フィルタＺＦ(ｊ)を求め
る。但し、この処理は初期化時に１回行うだけでもよ
く、また、必要に応じて随時行っても良い。
【００４６】第３に演算制御回路１８はスイッチ回路１
０で受光手段５１を選択し、干渉信号である出力信号を
フィルタ回路１１を介して高利得増幅器１２及び低利得
増幅器１５に入力し、Ａ／Ｄ変換器１３及び１６でディ
ジタル信号に変換した後データ記憶回路１４及び１７に
格納する。
０で受光手段５１を選択し、干渉信号である出力信号を
フィルタ回路１１を介して高利得増幅器１２及び低利得
増幅器１５に入力し、Ａ／Ｄ変換器１３及び１６でディ
ジタル信号に変換した後データ記憶回路１４及び１７に
格納する。
【００４７】ここで、データ記憶回路１４には図８中
（ａ）に示すような波形が格納されており、データ記憶
回路１７には図８中（ｂ）に示すような波形が格納され
ている。但し、図８から分かるように両者には位相差が
存在する。
（ａ）に示すような波形が格納されており、データ記憶
回路１７には図８中（ｂ）に示すような波形が格納され
ている。但し、図８から分かるように両者には位相差が
存在する。
【００４８】第４に演算制御回路１８は先に求めたディ
ジタル・フィルタＺＦ(ｊ)を図８中（ｂ）に適用して図
８中（ｃ）のデータを得る。この処理によって図８中
（ａ）と（ｃ）との間には位相差がなくなる。
ジタル・フィルタＺＦ(ｊ)を図８中（ｂ）に適用して図
８中（ｃ）のデータを得る。この処理によって図８中
（ａ）と（ｃ）との間には位相差がなくなる。
【００４９】演算制御回路１８はさらに第１の実施例の
説明の際述べたようにデータの置換を行う。即ち、図８
中（ｄ）において”イ”及び”ハ”の部分は図８中
（ａ）のデータを用い、”ロ”の部分は図８中（ｃ）の
データを用いる。
説明の際述べたようにデータの置換を行う。即ち、図８
中（ｄ）において”イ”及び”ハ”の部分は図８中
（ａ）のデータを用い、”ロ”の部分は図８中（ｃ）の
データを用いる。
【００５０】この結果、低利得処理チャンネル５３のデ
ータの位相をディジタル・フィルタ処理することによ
り、置換部分との位相差が無くなってサイドローブが生
じなくなり、スペクトル強度に誤差が生じない。
ータの位相をディジタル・フィルタ処理することによ
り、置換部分との位相差が無くなってサイドローブが生
じなくなり、スペクトル強度に誤差が生じない。
【００５１】なお、図９は本発明に係るフーリエ分光器
の第３の実施例を示す構成ブロック図である。但し、６
〜８、１１〜１８及び１００に関しては図１と同一符号
を付してある。また、接続関係についてもスイッチ回路
１０を取り除いた以外は同一であるので説明は省略す
る。
の第３の実施例を示す構成ブロック図である。但し、６
〜８、１１〜１８及び１００に関しては図１と同一符号
を付してある。また、接続関係についてもスイッチ回路
１０を取り除いた以外は同一であるので説明は省略す
る。
【００５２】ここで、図９に示す第３の実施例の動作を
説明する。基本動作は図１に示す第１の実施例と同一で
あり、異なる点は相関式を求める方法である。即ち、通
常の干渉信号をそのままフィルタ回路１１を介して高利
得増幅器１２及び低利得増幅器１５に入力し、Ａ／Ｄ変
換器１３及び１６でディジタル信号に変換した後データ
記憶回路１４及び１７に格納する。
説明する。基本動作は図１に示す第１の実施例と同一で
あり、異なる点は相関式を求める方法である。即ち、通
常の干渉信号をそのままフィルタ回路１１を介して高利
得増幅器１２及び低利得増幅器１５に入力し、Ａ／Ｄ変
換器１３及び１６でディジタル信号に変換した後データ
記憶回路１４及び１７に格納する。
【００５３】演算制御回路１８はデータ記憶回路１４及
び１７に格納されているデータの内、飽和していないデ
ータに基づき前述と同様に高利得増幅器１２と低利得増
幅器１５との間の相関式を演算する。
び１７に格納されているデータの内、飽和していないデ
ータに基づき前述と同様に高利得増幅器１２と低利得増
幅器１５との間の相関式を演算する。
【００５４】この結果、第１の実施例と比較して基準信
号発生回路９及びスイッチ回路１０が不要になるので回
路規模を小さくすることが可能となる。
号発生回路９及びスイッチ回路１０が不要になるので回
路規模を小さくすることが可能となる。
【００５５】また、図１０は本発明に係るフーリエ分光
器の第４の実施例を示す構成ブロック図である。但し、
６〜８、１１〜１３、１５〜１６、１８、５１及び１０
０に関しては図１と同一符号を付してある。
器の第４の実施例を示す構成ブロック図である。但し、
６〜８、１１〜１３、１５〜１６、１８、５１及び１０
０に関しては図１と同一符号を付してある。
【００５６】図１０において２１は基準電圧、２２は比
較器、２３はスイッチ回路、２４はデータ記憶回路であ
る。受光手段５１の出力はフィルタ回路１１を介して高
利得増幅器１２、低利得増幅器１５及び比較器２２の一
方の入力端子にそれぞれ接続される。また、比較器２２
の他方の入力端子には基準電圧２１の一端が接続され、
基準電圧２１の他端は接地される。
較器、２３はスイッチ回路、２４はデータ記憶回路であ
る。受光手段５１の出力はフィルタ回路１１を介して高
利得増幅器１２、低利得増幅器１５及び比較器２２の一
方の入力端子にそれぞれ接続される。また、比較器２２
の他方の入力端子には基準電圧２１の一端が接続され、
基準電圧２１の他端は接地される。
【００５７】高利得増幅器１２及び低利得増幅器１５の
出力はＡ／Ｄ変換器１３及び１６にそれぞれ接続され、
Ａ／Ｄ変換器１３及び１６の出力はスイッチ回路２３の
２つの入力端子にそれぞれ接続される。
出力はＡ／Ｄ変換器１３及び１６にそれぞれ接続され、
Ａ／Ｄ変換器１３及び１６の出力はスイッチ回路２３の
２つの入力端子にそれぞれ接続される。
【００５８】また、スイッチ回路２３の出力端子はデー
タ記憶回路２４に接続され、データ記憶回路２４の出力
は演算制御回路１８に接続される。
タ記憶回路２４に接続され、データ記憶回路２４の出力
は演算制御回路１８に接続される。
【００５９】図１０に示す第４の実施例では比較器２２
の出力でスイッチ回路２３を制御して、Ａ／Ｄ変換器１
３若しくはＡ／Ｄ変換器１６のどちらか一方の出力を選
択することにより、記憶回路を２つから１つに削減する
ことが可能になる。また、データ転送が半分になるので
高速処理が可能となる。
の出力でスイッチ回路２３を制御して、Ａ／Ｄ変換器１
３若しくはＡ／Ｄ変換器１６のどちらか一方の出力を選
択することにより、記憶回路を２つから１つに削減する
ことが可能になる。また、データ転送が半分になるので
高速処理が可能となる。
【００６０】また、図１１は式（９）の利得”Ａ”をパ
ラメータとした場合のＳ／Ｎの向上を示す特性曲線図で
ある。図１１中”イ”は前述の合成の際に用いられる低
利得処理チャンネル５３側のデータ数”Ｎ１”を”
１”，”５”，”１０”，”２０”若しくは”５０”と
固定した場合である。この場合、利得が大きくなるに従
ってＳ／Ｎが向上し、ある程度利得が大きくなるとＳ／
Ｎの向上が飽和する。
ラメータとした場合のＳ／Ｎの向上を示す特性曲線図で
ある。図１１中”イ”は前述の合成の際に用いられる低
利得処理チャンネル５３側のデータ数”Ｎ１”を”
１”，”５”，”１０”，”２０”若しくは”５０”と
固定した場合である。この場合、利得が大きくなるに従
ってＳ／Ｎが向上し、ある程度利得が大きくなるとＳ／
Ｎの向上が飽和する。
【００６１】但し、実際には利得の変化に伴い閾値のレ
ベルも変化するのでＳ／Ｎの向上は図１１中”ロ”に示
すような曲線になる。従って、図１１中”ハ”に示すよ
うな極大点が存在し、この極大点に利得を設定すること
により最適化を図ることが可能になる。
ベルも変化するのでＳ／Ｎの向上は図１１中”ロ”に示
すような曲線になる。従って、図１１中”ハ”に示すよ
うな極大点が存在し、この極大点に利得を設定すること
により最適化を図ることが可能になる。
【００６２】例えば、以下に示す手法により最適化が図
れる。図１２は利得最適化手法の一例を示すフローチャ
ートである。即ち、図１２（ａ）において予め初期利
得”Ａ 0 ”を設定しておき、図１２（ｂ）においてＳ／
Ｎを計算する。
れる。図１２は利得最適化手法の一例を示すフローチャ
ートである。即ち、図１２（ａ）において予め初期利
得”Ａ 0 ”を設定しておき、図１２（ｂ）においてＳ／
Ｎを計算する。
【００６３】次に図１２（ｃ）のように利得を”ａ”だ
け増加させ、さらに図１２（ｄ）においてＳ／Ｎを計算
する。
け増加させ、さらに図１２（ｄ）においてＳ／Ｎを計算
する。
【００６４】もし、図１２（ｅ）において１回前に計算
した”Ｓ／Ｎold ”と比較して値が大きければさらに図
１２（ｃ）〜（ｄ）の処理を繰り返す。また、もし、”
Ｓ／Ｎold ”と比較して値が小さい場合には図１２
（ｆ）のように利得を”ａ”だけ減少させＳ／Ｎが最大
であった時の利得に戻す。
した”Ｓ／Ｎold ”と比較して値が大きければさらに図
１２（ｃ）〜（ｄ）の処理を繰り返す。また、もし、”
Ｓ／Ｎold ”と比較して値が小さい場合には図１２
（ｆ）のように利得を”ａ”だけ減少させＳ／Ｎが最大
であった時の利得に戻す。
【００６５】この結果、高利得増幅器１２の利得を変化
させＳ／Ｎの値が極大となるようにすることにより、高
利得増幅器１２の利得の最適化を図ることが可能にな
る。但し、この処理は初期化時に１回行うだけでもよ
く、また、必要に応じて随時行っても良い。
させＳ／Ｎの値が極大となるようにすることにより、高
利得増幅器１２の利得の最適化を図ることが可能にな
る。但し、この処理は初期化時に１回行うだけでもよ
く、また、必要に応じて随時行っても良い。
【００６６】また、実施例の説明においてはセンタバー
スト部分の全体である図２中”ロ”の部分を全てＡ／Ｄ
変換器１６の出力データで置換していたが、これに限る
訳ではなく細かく区切ってデータの置換を行ってもよ
い。
スト部分の全体である図２中”ロ”の部分を全てＡ／Ｄ
変換器１６の出力データで置換していたが、これに限る
訳ではなく細かく区切ってデータの置換を行ってもよ
い。
【００６７】例えば、図２中”ホ”、”ヘ”、”ト”及
び”チ”の部分は実際には飽和していないので、これら
の部分を置換しなければ前述の式（９）中の”Ｎ１”が
減少して、Ｓ／Ｎがより向上することになる。
び”チ”の部分は実際には飽和していないので、これら
の部分を置換しなければ前述の式（９）中の”Ｎ１”が
減少して、Ｓ／Ｎがより向上することになる。
【００６８】また、実施例の説明においては利得の異な
る２つの処理チャンネル５２及び５３を用いているが、
勿論これに限るわけではなく、２以上の処理チャンネル
を用いることによりよりＳ／Ｎの向上が可能になる。
る２つの処理チャンネル５２及び５３を用いているが、
勿論これに限るわけではなく、２以上の処理チャンネル
を用いることによりよりＳ／Ｎの向上が可能になる。
【００６９】また、データの置換の閾値を以前に実測し
たデータを用いて学習機能により自動的に設定変更して
もよい。
たデータを用いて学習機能により自動的に設定変更して
もよい。
【００７０】
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。請求項１の発明
に関しては、１つのＡ／Ｄ変換器でゼロ付近の微小な信
号を検出し、他のＡ／Ｄ変換器でセンタバースト部分の
変動を非飽和で検出し、両者の信号を相関式を用いて合
成することにより、高Ｓ／Ｎのフーリエ分光器が実現で
きる。
本発明によれば次のような効果がある。請求項１の発明
に関しては、１つのＡ／Ｄ変換器でゼロ付近の微小な信
号を検出し、他のＡ／Ｄ変換器でセンタバースト部分の
変動を非飽和で検出し、両者の信号を相関式を用いて合
成することにより、高Ｓ／Ｎのフーリエ分光器が実現で
きる。
【００７１】また、請求項２の発明に関しては、低利得
処理チャンネルのデータを伝達関数に基づきディジタル
・フィルタ処理して位相を変換することにより、置換部
分との位相差が無くなり、高Ｓ／Ｎのフーリエ分光器が
実現できる。
処理チャンネルのデータを伝達関数に基づきディジタル
・フィルタ処理して位相を変換することにより、置換部
分との位相差が無くなり、高Ｓ／Ｎのフーリエ分光器が
実現できる。
【００７２】また、請求項３乃至請求項５の発明に関し
ては、相関式若しくは伝達関数を随時求めることによ
り、若しくは、増幅率の異なる２系統のチャンネルの内
高利得処理チャンネルの利得の最適化を図ることにより
高Ｓ／Ｎのフーリエ分光器が実現できる。
ては、相関式若しくは伝達関数を随時求めることによ
り、若しくは、増幅率の異なる２系統のチャンネルの内
高利得処理チャンネルの利得の最適化を図ることにより
高Ｓ／Ｎのフーリエ分光器が実現できる。
【図１】本発明に係るフーリエ分光器の第１の実施例を
示す構成ブロック図である。
示す構成ブロック図である。
【図２】高Ｓ／Ｎのインターフェログラムの生成を示す
タイミング図である。
タイミング図である。
【図３】Ａ／Ｄ変換器のノイズ計算のためのブロック図
である。
である。
【図４】計算値と実験値を示した特性曲線図である。
【図５】位相差が有る場合のデータの合成を示す特性曲
線図である。
線図である。
【図６】分光スペクトルの一例を示す特性曲線図であ
る。
る。
【図７】本発明に係るフーリエ分光器の第２の実施例を
示す構成ブロック図である。
示す構成ブロック図である。
【図８】データの合成を説明する特性曲線図である。
【図９】本発明に係るフーリエ分光器の第３の実施例を
示す構成ブロック図である。
示す構成ブロック図である。
【図１０】本発明に係るフーリエ分光器の第４の実施例
を示す構成ブロック図である。
を示す構成ブロック図である。
【図１１】利得をパラメータとした場合のＳ／Ｎの向上
を示す特性曲線図である。
を示す特性曲線図である。
【図１２】利得最適化手法の一例を示すフローチャート
である。
である。
【図１３】従来のフーリエ分光器の一例を示す構成ブロ
ック図である。
ック図である。
【図１４】インターフェログラムの一例を示す特性曲線
図である。
図である。
１ 光源 ２ 干渉計 ３ 光検出器 ４，１３，１３ａ，１６，１６ａ Ａ／Ｄ変換器 ５，１８ 演算制御回路 ６ 受光素子 ７ 演算増幅器 ８ 抵抗 ９ 基準信号発生回路 １０，２３ スイッチ回路 １１ フィルタ回路 １２，１２ａ 高利得増幅器 １４，１７，２４ データ記憶回路 １５，１５ａ 低利得増幅器 １９ 演算器 ２０ 減衰回路 ２１ 基準電圧 ２２ 比較器 ５０，５０ａ 信号処理手段 ５１ 受光手段 ５２ 高利得処理チャンネル ５３ 低利得処理チャンネル １００ 干渉信号
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01J 3/00 - 3/52 G01N 21/00 - 21/01 G01N 21/17 - 21/61
Claims (5)
- 【請求項１】干渉計を走査して測定光の干渉光を測定
し、この測定結果を演算制御手段でフーリエ変換するこ
とにより測定光のスペクトルを求めるフーリエ分光器に
おいて、 前記干渉光を受光する受光手段と、 この受光手段の出力をディジタル信号に変換して保持す
る低利得処理チャンネル及び高利得処理チャンネルと、基準信号を印加してデータを取り込み 前記低利得処理チ
ャンネルと前記高利得処理チャンネルとの相関式を求め
ておき、前記高利得処理チャンネルの出力の飽和部分を
前記相関式で変換された前記低利得処理チャンネルの出
力で置換する前記演算制御回路とを備えたことを特徴と
するフーリエ分光器。 - 【請求項２】前記演算制御回路が、 前記受光手段の出力を減衰回路を介して印加してデータ
を取り込み 低利得処理チャンネルと高利得処理チャンネ
ルとの伝達関数を求めておき、前記低利得処理チャンネ
ルの出力の位相を前記伝達関数に基づき調整することを
特徴とする特許請求の範囲請求項１記載のフーリエ分光
器。 - 【請求項３】前記演算制御回路が、 低利得処理チャンネルと高利得処理チャンネルとの前記
相関式を随時に求めることを特徴とする特許請求の範囲
請求項１記載のフーリエ分光器。 - 【請求項４】前記演算制御回路が、 低利得処理チャンネルと高利得処理チャンネルとの前記
伝達関数を随時に求めることを特徴とする特許請求の範
囲請求項２記載のフーリエ分光器。 - 【請求項５】前記演算制御回路が、 Ｓ／Ｎの値が極大となるよう高利得処理チャンネルの利
得の最適化を図ることを特徴とする特許請求の範囲請求
項１記載乃至特許請求の範囲請求項４記載のフーリエ分
光器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15418195A JP3211861B2 (ja) | 1995-06-21 | 1995-06-21 | フーリエ分光器 |
| US08/667,205 US5715056A (en) | 1995-06-21 | 1996-06-20 | Fourier transform spectrometer having high and low gain channels |
| EP96110072A EP0750182A3 (en) | 1995-06-21 | 1996-06-21 | Fourier transform spectrometer |
| DE0750182T DE750182T1 (de) | 1995-06-21 | 1996-06-21 | Fourier-Spektrometer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15418195A JP3211861B2 (ja) | 1995-06-21 | 1995-06-21 | フーリエ分光器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH095160A JPH095160A (ja) | 1997-01-10 |
| JP3211861B2 true JP3211861B2 (ja) | 2001-09-25 |
Family
ID=15578612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15418195A Expired - Lifetime JP3211861B2 (ja) | 1995-06-21 | 1995-06-21 | フーリエ分光器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5715056A (ja) |
| EP (1) | EP0750182A3 (ja) |
| JP (1) | JP3211861B2 (ja) |
| DE (1) | DE750182T1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000009970A1 (en) * | 1998-08-10 | 2000-02-24 | Midac Corporation | Spectrometer with dual digitizer for high-dynamic range spectroscopic data collection |
| JP4460678B2 (ja) * | 1999-07-09 | 2010-05-12 | 株式会社ケンウッド | 周波数分析装置 |
| JP2002214259A (ja) * | 2001-01-22 | 2002-07-31 | Toyo Commun Equip Co Ltd | 周波数分析装置 |
| JP3695360B2 (ja) * | 2001-07-04 | 2005-09-14 | 株式会社島津製作所 | フーリエ変換赤外分光光度計 |
| US7268881B2 (en) * | 2004-02-17 | 2007-09-11 | The Curators Of The University Of Missouri | Light scattering detector |
| US7903252B2 (en) * | 2005-01-13 | 2011-03-08 | The Curators Of The University Of Missouri | Noise cancellation in fourier transform spectrophotometry |
| WO2009152321A1 (en) * | 2008-06-11 | 2009-12-17 | The Curators Of The University Of Missouri | Liquid chromatography detector and flow controller therefor |
| JP2010225735A (ja) * | 2009-03-23 | 2010-10-07 | Mitsubishi Electric Corp | フォトセンサー及びその製造方法 |
| JP5891955B2 (ja) * | 2012-05-31 | 2016-03-23 | コニカミノルタ株式会社 | フーリエ変換型分光計用タイミング生成装置および該生成方法ならびにフーリエ変換型分光計および該分光方法 |
| JP5771641B2 (ja) * | 2013-03-28 | 2015-09-02 | アンリツ株式会社 | 信号解析装置及び信号解析方法 |
| CN105222893A (zh) * | 2015-08-31 | 2016-01-06 | 无锡伊佩克科技有限公司 | 一种基于高压调整电路的光谱数据采集系统 |
| CN105136666A (zh) * | 2015-08-31 | 2015-12-09 | 无锡伊佩克科技有限公司 | 一种光谱数据采集系统 |
| CN105181139A (zh) * | 2015-08-31 | 2015-12-23 | 无锡伊佩克科技有限公司 | 基于移相全桥开关电源控制器的光谱数据采集系统 |
| CN105157834A (zh) * | 2015-08-31 | 2015-12-16 | 无锡伊佩克科技有限公司 | 一种基于ccd和光电倍增管的光谱数据采集系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4792230A (en) * | 1986-09-08 | 1988-12-20 | Nippon Telegraph And Telephone Corporation | Method and apparatus for measuring ultrashort optical pulses |
| DD274671A1 (de) * | 1988-08-03 | 1989-12-27 | Zeiss Jena Veb Carl | Schaltungsanordnung zur messwertdigitalisierung fuer fourierspektrometer |
| DE3935617A1 (de) * | 1989-10-26 | 1991-05-02 | Bruker Analytische Messtechnik | Infrarot-fouriertransformations-spektrometer |
| US5110211A (en) * | 1990-01-04 | 1992-05-05 | Shoji Niki | Optical interference signal extractor with device for reduced noise from optical light power variation |
-
1995
- 1995-06-21 JP JP15418195A patent/JP3211861B2/ja not_active Expired - Lifetime
-
1996
- 1996-06-20 US US08/667,205 patent/US5715056A/en not_active Expired - Lifetime
- 1996-06-21 EP EP96110072A patent/EP0750182A3/en not_active Withdrawn
- 1996-06-21 DE DE0750182T patent/DE750182T1/de active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH095160A (ja) | 1997-01-10 |
| EP0750182A2 (en) | 1996-12-27 |
| EP0750182A3 (en) | 1998-09-30 |
| US5715056A (en) | 1998-02-03 |
| DE750182T1 (de) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3211861B2 (ja) | フーリエ分光器 | |
| US5923422A (en) | Method of obtaining an optical FT spectrum | |
| AU2001245740B2 (en) | Adaptive microphone matching in multi-microphone directional system | |
| JPS63314024A (ja) | アナログ／デジタルコンバータ | |
| US7245372B2 (en) | Optical analyzer for improving resolution of a time-varying spectrum and method therefor | |
| JPH057154A (ja) | Ａ／ｄ変換回路 | |
| JPS6053938B2 (ja) | アナログ信号のサンプリング方法 | |
| US5933013A (en) | Calibration circuit for calibrating frequency characteristics of an AC/DC converter | |
| JP3332080B2 (ja) | フーリエ分光器 | |
| JP3744723B2 (ja) | フーリエ分光器 | |
| JP2564009Y2 (ja) | 分光分析装置 | |
| JP2000314662A (ja) | フーリエ分光器 | |
| JP3055716B2 (ja) | 光スペクトラムアナライザ | |
| JP3223789B2 (ja) | レーザ測長器 | |
| JPS6314290B2 (ja) | ||
| JPH071868B2 (ja) | アナログ−ディジタル変換装置 | |
| JP3373742B2 (ja) | Ａｃ／ｄｃ変換装置及び方法 | |
| KR100384744B1 (ko) | 디지털적으로 오프셋과 게인을 보정하는 비디오신호샘플링 방법 및 장치 | |
| JP2002005742A (ja) | アナログデジタル変換器およびそれを用いたフーリエ変換型分光装置 | |
| JPH0894690A (ja) | サーボアナライザ | |
| CN115396018A (zh) | 一种光纤放大器增益和噪声系数的测试系统及方法 | |
| JP2994145B2 (ja) | 温度分布検出装置 | |
| JPH04276525A (ja) | 光検出装置 | |
| US20040118995A1 (en) | Correction for non-linearities in FTIR photo detectors | |
| JPH09243461A (ja) | 光ソリトンパルスの波形再生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140719 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |