JP3744723B2 - フーリエ分光器 - Google Patents
フーリエ分光器 Download PDFInfo
- Publication number
- JP3744723B2 JP3744723B2 JP12993499A JP12993499A JP3744723B2 JP 3744723 B2 JP3744723 B2 JP 3744723B2 JP 12993499 A JP12993499 A JP 12993499A JP 12993499 A JP12993499 A JP 12993499A JP 3744723 B2 JP3744723 B2 JP 3744723B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- circuit
- light
- output
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005259 measurement Methods 0.000 claims description 69
- 230000003287 optical effect Effects 0.000 claims description 18
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 12
- 238000002835 absorbance Methods 0.000 claims description 11
- 238000001228 spectrum Methods 0.000 claims description 5
- 230000001131 transforming effect Effects 0.000 claims description 4
- 230000002194 synthesizing effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 11
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
- G01J3/28—Investigating the spectrum
- G01J3/45—Interferometric spectrometry
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- General Physics & Mathematics (AREA)
- Spectrometry And Color Measurement (AREA)
Description
【発明の属する技術分野】
本発明は、フーリエ分光器に関し、特にS/Nを向上させることがフーリエ分光器に関する。
【0002】
【従来の技術】
従来のフーリエ分光器は、干渉計を走査して測定光の干渉光を測定し、この測定結果をコンピュータ等の演算制御手段でフーリエ変換することにより測定光のスペクトルを求める。
【0003】
測定結果であるインターフェログラムの中央部には急峻なセンターバーストと呼ばれるピークが存在する。このため従来のフーリエ分光器ではこのセンターバーストを飽和させないようにA/D変換器のフルスパンを設定するので、量子化電圧が増大してしまいS/Nが低下してしまうと言った問題点があった。
【0004】
このような問題点を解決するため本願出願人の出願に係る「特願平7−154181(特開平9−005160)」がある。前記出願では高利得処理チャンネルと低利得処理チャンネルの2系統の処理チャンネルを設け、高利得処理チャンネルでの測定結果の内飽和した部分を低利得処理チャンネルでの測定結果で置換することにより高S/Nのフーリエ分光器を実現している。
【0005】
図7はこのような従来のフーリエ分光器の一例を示す構成ブロック図である。図7において1は受光素子であるフォトダイオード及び電流電圧変換回路から構成される受光手段、2はサンプリング周波数の1/2以上の高周波数信号を減衰させるフィルタ回路、3はセンターバースト部分が飽和しないように利得が設定された低利得増幅器、4及び7はA/D変換器、5及び8は記憶回路、6はセンターバースト部分が飽和するように利得が設定された高利得増幅器、9は演算制御回路、100は図示しない干渉計からの干渉光である。
【0006】
また、3〜5は低利得処理チャンネル50を、6〜8は高利得処理チャンネル51を、1〜8は処理手段52をそれぞれ構成している。
【0007】
干渉光100は受光手段1に入射され、受光手段1の出力はフィルタ回路2を介して低利得増幅器3及び高利得増幅器6にそれぞれ接続される。低利得増幅器3及び高利得増幅器6の出力はそれぞれA/D変換器4及び7に接続され、A/D変換器4及び7の出力は記憶回路5及び8に接続される。また、記憶回路5及び8の出力は演算制御回路9にそれぞれ接続される。
【0008】
ここで、図7に示す従来例の動作を図8を用いて説明する図8は高S/Nのインターフェログラムの生成を示すタイミング図である。
【0009】
受光手段1で検出された干渉光100は電気信号に変換され、フィルタ回路2でサンプリング周波数の1/2以上の高周波数信号が減衰される。このフィルタ回路2の出力信号は低利得増幅器3及び高利得増幅器6でそれぞれ増幅され、A/D変換器4及び7でディジタル信号に変換された後記憶回路5及び8に格納される。
【0010】
演算制御回路9は記憶回路5及び8に格納された各々のインターフェログラムの合成処理を行い。合成されたインターフェログラムをフーリエ変換して測定光のスペクトルを求める。
【0011】
図8(a)は低利得処理チャンネル50で得られたインターフェログラム(以下単に低利得データと呼ぶ。)の一例を、図8(b)は高利得処理チャンネル51で得られたインターフェログラム(以下単に高利得データと呼ぶ。)の一例をそれぞれ示す特性曲線である。但し、図8(b)に示す特性曲線は高利得増幅器6の設定利得で除算されて図8(a)の特性曲線に対して電圧値が換算されている。
【0012】
図8中”SV01”及び”SV02”に示す飽和電圧レベルを越える部分では信号が飽和しているので、演算制御回路9は図8中”SR01”に示す飽和範囲を検出する。
【0013】
そして、演算制御回路9は前記飽和範囲の高利得データを低利得データに置き換えて図8(c)に示す合成されたインターフェログラムを生成させる。すなわち、図8中”SV03”及び”SV04”に示す飽和電圧レベルを越える範囲である図8中”LD01”の部分は低利得データが適用され、その他の部分である図8中”HD01”及び”HD02”の部分には低利得データに対して換算された高利得データがそれぞれ適用される。
【0014】
この結果、高利得処理チャンネル51でゼロ付記の微小な信号を検出し、低利得処理チャンネル50でセンターバースト付近の変動を非飽和で検出して両者の信号を合成することにより、見かけ上入力レンジが広くなり、A/D変換器のノイズが低減するので高S/Nのフーリエ分光器が実現できる。
【0015】
一方、図7に示す従来例とは別の考え方、すなわち、インターフェログラムが飽和しない程度に回路の利得を制御することによりS/Nを向上させることができる。このような問題点解決法は本願出願人の出願に係る「特願平11−126759」に記載されている。
【0016】
図9はこのような従来のフーリエ分光器の一例を示す構成ブロック図である。図9において10は干渉計、11は測定対象、12はフォトダイオードと電流電圧変換回路から構成される受光手段、13はハイパスフィルタ回路、14はローパスフィルタ回路、15は正弦波、三角波や直流信号等の基準信号を発生させる基準信号発生回路、16はスイッチ回路、17は利得の異なる複数個の増幅器の一を選択する利得変更回路、18は高周波ノイズを除去するハイパスフィルタ回路、19はA/D変換器、20は記憶回路、21は演算制御回路である。また、13〜14はフィルタ手段53を、18〜20は信号処理手段54をそれぞれ構成している。
【0017】
干渉計10からの出力光である干渉光は測定対象11を透過して受光手段12に入射される。受光手段12の出力はハイパスフィルタ回路13及びローパスフィルタ回路14にそれぞれ接続され、ハイパスフィルタ回路13の出力はスイッチ回路16の第1の入力端子に接続され、ローパスフィルタ回路14の出力はスイッチ回路16の第2の入力端子に接続される。また、基準信号発生回路15の出力はスイッチ回路16の第3の入力端子に接続される。
【0018】
スイッチ回路16の出力端子は利得変更回路17に接続され、利得変更回路17の出力はフィルタ回路18を介してA/D変換器19に接続される。A/D変換器19の出力は記憶回路20に接続され、記憶回路20の出力は演算制御回路21に接続される。また、演算制御回路21からの制御信号がスイッチ回路16の制御入力端子及び利得変更回路17の制御入力端子にそれぞれ接続される。
【0019】
ここで、図9に示す実施例の動作を図10を用いて説明する。図10は演算制御回路21の動作を説明するフロー図である。
【0020】
干渉計10からの干渉光は測定対象11を透過する際に減衰を受けて受光手段12において電圧信号に変換される。この電圧信号には直流成分が含まれているのでハイパスフィルタ回路13により直流成分を除去した後、利得変更回路17で適宜増幅される。
【0021】
利得変更回路17の出力はA/D変換器19でディジタル信号に変換され、演算制御回路21においてフーリエ変換処理等を行い光のスペクトルが求められる。
【0022】
さらに、図10を用いて詳細に説明する。図10中”S001”において演算制御回路21はスイッチ回路16を制御してローパスフィルタ回路14の出力を選択する。
【0023】
例えば、スイッチ回路16を制御して図1中”B”に示す第2の入力端子に出力端子を接続する。
【0024】
図10中”S002”において演算制御回路21は利得変更回路17を制御して利得変更回路17の利得を”1”に設定する。例えば、利得変更回路17を構成する複数の増幅器のうちで利得が”1”のものを選択するように利得変更回路17内部のスイッチを切り換える。
【0025】
図10中”S003”において演算制御回路21は受光手段12の出力のうちローパスフィルタ回路14を通過した直流値をA/D変換器20でディジタル信号に変換して取り込むと共に図10中”S004”において測定された直流値に基づき利得変更回路17の利得を変更する。
【0026】
例えば、A/D変換器20の入力レンジが飽和しない程度に利得を変更して、A/D変換のノイズ成分が大きくならないようにする。
【0027】
また、図10中”S005”において演算制御回路21はスイッチ回路16を制御してハイパスフィルタ回路13の出力を選択する。例えば、スイッチ回路16を制御して図1中”A”に示す第1の入力端子に出力端子を接続する。
【0028】
図10中”S006”において演算制御回路21は受光手段12の出力のうちハイパスフィルタ回路13を通過した信号成分(交流成分)をA/D変換器20でディジタル信号に変換して取り込みインターフェログラムを得る。
【0029】
図10中”S007”において演算制御回路21はスイッチ回路16を制御して基準信号発生回路15の出力を選択する。例えば、スイッチ回路16を制御して図1中”C”に示す第3の入力端子に出力端子を接続する。
【0030】
図10中”S008”において演算制御回路21は基準信号発生回路15からの出力である基準信号を測定して利得変更回路17の実際の利得を求める。そして、図10中”S009”において先に測定したインターフェログラムの利得を求められた実際の利得で補償した上でフーリエ変換して波数毎の光量を計算する。
【0031】
この結果、測定された直流値に基づき利得変更回路17の利得を変更することにより、回路利得が固定であって従来例と比較してS/Nが向上することになる。また、基準信号によって得られた利得に基づきインターフェログラムの補償を行うことにより、変動した回路特性の校正処理をすることが可能になる。
【0032】
【発明が解決しようとする課題】
しかし、図7に示す従来例では低利得増幅器3の利得は固定であるので測定対象の透過時により多くの減衰が生じた場合にはA/D変換器4に入力される電圧信号が低下してしまい、A/D変換のノイズ成分が大きくなりS/Nが悪化してしまうと言った問題点があった。
【0033】
一方、図9に示す従来例では利得を切り換えることによりA/D変換器の量子化誤差は減少するものの、利得の補正が必要になる。特に測定光のみのシングルビーム構成で補正する場合には回路の絶対利得を測定する必要性があり、基準信号の安定性が要求されると言った問題点があった。
従って本発明が解決しようとする課題は、ダブルビーム構成でS/Nを向上させると共に回路特性の変動を校正することが可能なフーリエ分光器を実現することにある。
【0034】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項1記載の発明は、
干渉計を走査して測定光の干渉光を測定し、この測定結果を演算制御回路でフーリエ変換することにより測定光のスペクトルを求めるフーリエ分光器において、
前記干渉計の出力光を2つに分岐する光分岐手段と、この光分岐手段で分岐され測定対象を透過した測定光を検出する第1の受光手段と、この第1の受光手段の出力が印加される第1のローパスフィルタ回路と、前記第1の受光手段の出力が印加される第1のハイパスフィルタ回路と、前記第1のローパスフィルタ回路の出力若しくは前記第1のハイパスフィルタ回路の出力のいずれか一方を選択する第1のスイッチ回路と、この第1のスイッチ回路の出力を設定された利得で増幅する第1の利得変更回路と、この第1の利得変更回路の出力をディジタル信号に変換して保持する第1の低利得処理チャンネルと、前記の第1の利得変更回路の出力をディジタル信号に変換して保持する第1の高利得処理チャンネルとから構成される測定光用チャンネルと、前記光分岐手段で分岐され直接入射される参照光を検出する第2の受光手段と、この第2の受光手段の出力が印加される第2のローパスフィルタ回路と、前記第2の受光手段の出力が印加される第2のハイパスフィルタ回路と、前記第2のローパスフィルタ回路の出力若しくは前記第2のハイパスフィルタ回路の出力のいずれか一方を選択する第2のスイッチ回路と、この第2のスイッチ回路の出力を設定された利得で増幅する第2の利得変更回路と、この第2の利得変更回路の出力をディジタル信号に変換して保持する第2の低利得処理チャンネルと、前記第2の利得変更回路の出力をディジタル信号に変換して保持する第2の高利得処理チャンネルとから構成される参照光用チャンネルと、前記測定光用チャンネル及び前記参照光用チャンネルにトリガ信号若しくは内部クロック信号を供給するクロック供給手段と、基準信号を発生させる基準信号発生回路と、前記基準信号を測定して得られた前記第1の低利得処理チャンネルと前記第1の高利得処理チャンネルとの間の利得比及び両者の位相差に基づき前記測定光用チャンネルで合成されるインターフェログラムの補償を行い、前記基準信号を測定して得られた前記第2の低利得処理チャンネルと前記第2の高利得処理チャンネルとの間の利得比及び両者の位相差に基づき前記参照光用チャンネルで合成されるインターフェログラムの補償を行うと共に、前記第1及び第2の利得変更回路間の利得比及び両者の位相差に基づき吸光度の補償を行う演算制御回路とを備えたことにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネルと参照光チャンネルとの間の回路特性の補償が可能になる。
【0035】
請求項2記載の発明は、
請求項1記載の発明であるフーリエ分光器において、
前記演算制御回路が、
前記測定対象を干渉光の光路から外しておき、前記第1及び第2の利得変更回路間の利得比及び両者の位相差に基づき前記測定光用チャンネルで得られたインターフェログラムを前記参照光用チャンネルで得られたインターフェログラムで割ってセルブランク時の光量比を計算し、前記測定対象を干渉光の光路に挿入し、前記第1及び第2の利得変更回路間の利得比及び両者の位相差に基づき前記測定光用チャンネルで得られたインターフェログラムを前記参照光用チャンネルで得られたインターフェログラムで割って測定時の光量比を計算し、前記測定時の光量比を前記セルブランク時の光量比を割って吸光度を計算することにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネルと参照光チャンネルとの間の回路特性の補償が可能になる。
【0036】
請求項3記載の発明は、
請求項2記載の発明であるフーリエ分光器において、
前記演算制御回路が、
前記第1のローパスフィルタ回路の出力と内部クロック信号とを選択して測定された前記直流値に基づき利得を変更し、前記第1のハイパスフィルタ回路とトリガ信号とを選択してインターフェログラムを測定し、内部クロック信号と選択して基準信号を測定し、前記前記第1の低利得処理チャンネルと前記前記第1の高利得処理チャンネルとの間の利得比及び両者の位相差を計算し、前記前記第1の低利得処理チャンネルと前記前記第1の高利得処理チャンネルとの間の利得比及び両者の位相差に基づきデータを合成して前記測定光用チャンネルのインターフェログラムを生成することにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネルと参照光チャンネルとの間の回路特性の補償が可能になる。
【0037】
請求項4記載の発明は、
請求項2記載の発明であるフーリエ分光器において、
前記演算制御回路が、
前記第2のローパスフィルタ回路の出力と内部クロック信号とを選択して測定された前記直流値に基づき利得を変更し、前記第2のハイパスフィルタ回路とトリガ信号とを選択してインターフェログラムを測定し、内部クロック信号と選択して基準信号を測定し、前記前記第2の低利得処理チャンネルと前記前記第2の高利得処理チャンネルとの間の利得比及び両者の位相差を計算し、前記前記第2の低利得処理チャンネルと前記前記第2の高利得処理チャンネルとの間の利得比及び両者の位相差に基づきデータを合成して前記参照光用チャンネルのインターフェログラムを生成することにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネルと参照光チャンネルとの間の回路特性の補償が可能になる。
【0038】
請求項5記載の発明は、
請求項1記載の発明であるフーリエ分光器において、
基準信号利得変更回路を備え、前記演算制御回路が、前記基準信号利得変更回路を制御して前記基準信号の振幅を調整することにより、測定精度を向上させることができる。
【0039】
請求項6記載の発明は、
請求項1若しくは請求項2記載の発明であるフーリエ分光器において、
前記基準信号が、周波数固定の正弦波若しくは三角波であることにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネルと参照光チャンネルとの間の回路特性の補償が可能になる。
【0040】
請求項7記載の発明は、
請求項1若しくは請求項2記載の発明であるフーリエ分光器において、
前記基準信号が、周波数を掃引させた正弦波であることにより、利得変更回路間や高利得増幅器と低利得増幅器との間の伝達関数比が求まり、利得比や位相差を求めることが可能になる。
【0041】
請求項8記載の発明は、
請求項1若しくは請求項2記載の発明であるフーリエ分光器において、
前記基準信号が、前記正弦波と比較して広帯域の周波数成分を含んだ信号であることにより、広帯域の利得比や位相差を測定することが可能になる。
【0042】
請求項9記載の発明は、
請求項8記載の発明であるフーリエ分光器において、
前記広帯域の周波数成分を含んだ信号が、前記参照光用チャンネルで測定されたインターフェログラムであることにより、広帯域の利得比や位相差を測定することが可能になる。
【0043】
請求項10記載の発明は、
請求項1及び請求項7記載の発明であるフーリエ分光器において、
前記基準信号が、
広帯域の周波数成分を含んだ信号であることにより、広帯域の利得比や位相差を測定することが可能になる。
【0044】
請求項11記載の発明は、
請求項10記載の発明であるフーリエ分光器において、
前記広帯域の周波数成分を含んだ信号が、
前記参照光用チャンネルで測定されたインターフェログラムであることにより、広帯域の利得比や位相差を測定することが可能になる。
【0045】
【発明の実施の形態】
以下本発明を図面を用いて詳細に説明する。図1は本発明に係るフーリエ分光器の一実施例を示す構成ブロック図である。
【0046】
図1において10,11及び15は図9と同一符号を付してあり、3a及び3bは低利得増幅器、4a,4b,7a及び7bはA/D変換器、5a,5b,8a及び8bは記憶回路、6a及び6bは高利得増幅器、12a,12b及び12cは受光手段、13a,13b,18a,18b,24及び25はハイパスフィルタ回路、14a及び14bはローパスフィルタ回路、16a,16b及び28はスイッチ回路、17a及び17bは利得変更回路、23は演算制御回路、26は比較器、27はトリガ生成回路、29は内部クロック発生回路である。
【0047】
また、101は測定光、102は参照光、103は基準信号、104はトリガ信号、105は内部クロック信号である。
【0048】
さらに、3a〜8a、12a〜14a及び16a〜18aは測定光用チャンネル55を、3b〜8b、12b〜14b及び16b〜18bは参照光用チャンネル56を、12c及び24〜29はクロック供給手段57をそれぞれ構成している。また、3a〜5aと3b〜5bは低利得処理チャンネルを構成し、6a〜8aと6b〜8bは高利得処理チャンネルを構成している。
【0049】
干渉計10からの出力光である干渉光は光分岐手段22で2つに分岐され一方の干渉光は測定対象11を透過して測定光101として受光手段12aに入射され、他方の干渉光は参照光102として直接受光手段12bに入射される
【0050】
受光手段12aの出力はハイパスフィルタ回路13a及びローパスフィルタ回路14aにそれぞれ接続され、ハイパスフィルタ回路13aの出力はスイッチ回路16aの第1の入力端子に接続され、ローパスフィルタ回路14aの出力はスイッチ回路16aの第2の入力端子に接続される。
【0051】
また、受光手段12bの出力はハイパスフィルタ回路13b及びローパスフィルタ回路14bにそれぞれ接続され、ハイパスフィルタ回路13bの出力はスイッチ回路16bの第1の入力端子に接続され、ローパスフィルタ回路14bの出力はスイッチ回路16bの第2の入力端子に接続される。
【0052】
また、基準信号発生回路15の出力である基準信号103はスイッチ回路16a及び16bの第3の入力端子にそれぞれ接続される。
【0053】
スイッチ回路16aの出力端子は利得変更回路17aに接続され、利得変更回路17aの出力はハイパスフィルタ回路18aを介して低利得増幅器3a及び高利得増幅器6aにそれぞれ接続される。
【0054】
低利得増幅器3a及び高利得増幅器6aの出力はそれぞれA/D変換器4a及び7aに接続され、A/D変換器4a及び7aの出力は記憶回路5a及び8aにそれぞれ接続される。また、記憶回路5a及び8aの出力は演算制御回路23にそれぞれ接続される。
【0055】
スイッチ回路16bの出力端子は利得変更回路17bに接続され、利得変更回路17bの出力はハイパスフィルタ回路18bを介して低利得増幅器3b及び高利得増幅器6bにそれぞれ接続される。
【0056】
低利得増幅器3b及び高利得増幅器6bの出力はそれぞれA/D変換器4b及び7bに接続され、A/D変換器4b及び7bの出力は記憶回路5b及び8bにそれぞれ接続される。また、記憶回路5b及び8bの出力は演算制御回路23にそれぞれ接続される。
【0057】
一方、干渉計10内部で発生した変位信号を得るためのHeNeレーザの干渉光は受光手段12cに入射され、受光手段12cの出力はハイパスフィルタ回路24及び25を介して比較器26に接続される。
【0058】
比較器26の出力はトリガ生成回路27に接続され、トリガ生成回路27の出力であるトリガ信号104はスイッチ回路28の一方の入力端子に接続される。また、内部クロック発生回路29の出力である内部クロック信号105はスイッチ回路28の他方の入力端子に接続される。
【0059】
スイッチ回路28の出力はA/D変換器4a,4b,7a及び7bのクロック入力端子にそれぞれ接続される。また、演算制御回路23からの制御信号がスイッチ回路16a,16b及び28の制御入力端子及び利得変更回路17a及び17bの制御入力端子にそれぞれ接続される。
【0060】
ここで、図1に示す実施例の動作を図2,図3及び図4を用いて説明する。図2〜図4は演算制御回路23の動作を説明するフロー図である。但し、従来例と同様の部分に関しては説明は省略する。
【0061】
干渉計10からの干渉光は光分岐手段22で2つに分岐され一方の光は測定対象11を透過する際に減衰を受けて受光手段12aにおいて電圧信号に変換される。また、他方の光は直接受光手段12bに入射されて電圧信号に変換される。
【0062】
また、干渉計10からのHeNeレーザの干渉光は受光手段12cに入射されて電気信号に変換されて、2つのハイパスフィルタ回路24及び25を介して比較器26で2値の信号に変換され、トリガ生成回路27においてトリガ信号104として生成される。
【0063】
ハイパスフィルタ回路24はハイパスフィルタ回路13a及び13bと同一特性を有しており、ハイパスフィルタ回路25はハイパスフィルタ回路18aと同一特性を有している。
【0064】
また、測定光用チャンネル55及び参照光用チャンネル56の内部の動作に関しては従来例と同様であるので説明は省略する。
【0065】
図2中”S101”において演算制御回路23は測定対象11を干渉光の光路から外して(セルブランク)、図2中”S102”においてセルブランク時の光量比を測定する。
【0066】
また、図2中”S103”において演算制御回路23は測定対象11を干渉光の光路に挿入し、図2中”S104”において測定時の光量比及び吸光度を測定する。図2中”S105”において演算制御回路23は連続測定か否かを判断して連続測定の場合は図2中”S104”の処理に戻る。
【0067】
ここで、さらに、セルブランク時の光量比の測定と測定時の光量比及び吸光度を測定に関して説明する。
【0068】
セルブランク時の光量比の測定は、図3中”201”において演算制御回路23はスイッチ回路16a及び16bを制御してローパスフィルタ回路14a及び14bの出力を選択し、スイッチ回路28を制御して内部クロック発生回路29の出力である内部クロック信号105を選択する。
【0069】
例えば、スイッチ回路16a及び16bを制御して図1中”B”及び”E”に示す第2の入力端子に出力端子を接続し、スイッチ回路28を制御して図1中”G”に示す入力端子に出力端子を接続する。
【0070】
図3中”S202”において演算制御回路23は利得変更回路17a及び17bの利得を”1”に設定し、受光手段12a及び12bの出力のうちローパスフィルタ回路14a及び14bを通過した直流値をA/D変換器4a及び4b等でディジタル信号に変換して取り込むと共に測定された直流値に基づき利得変更回路17a及び17bの利得を変更する。
【0071】
また、図3中”S203”において演算制御回路23はスイッチ回路16a及び16bを制御してハイパスフィルタ回路13a及び13bの出力を選択し、スイッチ回路28を制御してトリガ生成回路27の出力であるトリガ信号104を選択する。
【0072】
例えば、スイッチ回路16a及び16bを制御して図1中”A”及び”D”に示す第1の入力端子に出力端子を接続し、スイッチ回路28を制御して図1中”H”に示す入力端子に出力端子を接続する。
【0073】
図3中”S204”において演算制御回路23は受光手段12a及び12bの出力のうちハイパスフィルタ回路13a及び13bを通過した信号成分(交流成分)をA/D変換器4a,4b,7a及び7bでディジタル信号に変換して取り込みインターフェログラムを得る。
【0074】
図3中”S205”において演算制御回路23はスイッチ回路16a及び16bを制御して基準信号発生回路15の出力である基準信号103を選択し、スイッチ回路28を制御して内部クロック発生回路28の出力である内部クロック信号105を選択する。
【0075】
例えば、スイッチ回路16a及び16bを制御して図1中”C”及び”F”に示す第3の入力端子に出力端子を接続し、スイッチ回路28を制御して図1中”G”に示す入力端子に出力端子を接続する。
【0076】
図3中”S206”において演算制御回路23は基準信号発生回路15からの出力である基準信号103を測定する。
【0077】
また、図3中”S207”において演算制御回路23はA/D変換器4a,4b,7a及び7bで測定された基準信号の値に基づいて利得変更回路17aと利得変更回路17bとの間の利得比及び両者の位相差を計算する。また、測定された基準信号の値に基づいて低利得増幅器3aと高利得増幅器6aとの間の利得比及び両者の位相差を計算し、低利得増幅器3bと高利得増幅器6bとの間の利得比及び両者の位相差を計算する。
【0078】
最後に、図3中”S208”において演算制御回路23は計算した低利得増幅器3aと高利得増幅器6aとの間の利得比及び両者の位相差に基づき低利得データと高利得データを合成して測定光用チャンネル55で得られたインターフェログラムを生成し、計算した低利得増幅器3bと高利得増幅器6bとの間の利得比及び両者の位相差に基づき低利得データと高利得データを合成して参照光用チャンネル56で得られたインターフェログラムを生成する。
【0079】
さらに、演算制御回路23は利得変更回路17aと利得変更回路17bとの間の利得比及び両者の位相差に基づき測定光用チャンネル55で得られたインターフェログラムを参照光用チャンネル56で得られたインターフェログラムで割ってセルブランク時の光量比を計算する。
【0080】
一方、測定時の光量比及び吸光度を測定は、図4中”S301”において演算制御回路23はスイッチ回路16a及び16bを制御してローパスフィルタ回路14a及び14bの出力を選択し、スイッチ回路28を制御して内部クロック発生回路29の出力である内部クロック信号105を選択する。
【0081】
例えば、スイッチ回路16a及び16bを制御して図1中”B”及び”E”に示す第2の入力端子に出力端子を接続し、スイッチ回路28を制御して図1中”G”に示す入力端子に出力端子を接続する。
【0082】
図4中”S302”において演算制御回路23は利得変更回路17a及び17bの利得を”1”に設定し、受光手段12a及び12bの出力のうちローパスフィルタ回路14a及び14bを通過した直流値をA/D変換器4a及び4b等でディジタル信号に変換して取り込むと共に測定された直流値に基づき利得変更回路17a及び17bの利得を変更する。
【0083】
また、図4中”S303”において演算制御回路23はスイッチ回路16a及び16bを制御してハイパスフィルタ回路13a及び13bの出力を選択し、スイッチ回路28を制御してトリガ生成回路27の出力であるトリガ信号104を選択する。
【0084】
例えば、スイッチ回路16a及び16bを制御して図1中”A”及び”D”に示す第1の入力端子に出力端子を接続し、スイッチ回路28を制御して図1中”H”に示す入力端子に出力端子を接続する。
【0085】
図4中”S304”において演算制御回路23は受光手段12a及び12bの出力のうちハイパスフィルタ回路13a及び13bを通過した信号成分(交流成分)をA/D変換器4a,4b,7a及び7bでディジタル信号に変換して取り込みインターフェログラムを得る。
【0086】
図4中”S305”において演算制御回路23はスイッチ回路16a及び16bを制御して基準信号発生回路15の出力である基準信号103を選択し、スイッチ回路28を制御して内部クロック発生回路28の出力である内部クロック信号105を選択する。
【0087】
例えば、スイッチ回路16a及び16bを制御して図1中”C”及び”F”に示す第3の入力端子に出力端子を接続し、スイッチ回路28を制御して図1中”G”に示す入力端子に出力端子を接続する。
【0088】
図4中”S306”において演算制御回路23は基準信号発生回路15からの出力である基準信号103を測定する。
【0089】
また、図4中”S307”において演算制御回路23はA/D変換器4a,4b,7a及び7bで測定された基準信号の値に基づいて利得変更回路17aと利得変更回路17bとの間の利得比及び両者の位相差を計算する。また、測定された基準信号の値に基づいて低利得増幅器3aと高利得増幅器6aとの間の利得比及び両者の位相差を計算し、低利得増幅器3bと高利得増幅器6bとの間の利得比及び両者の位相差を計算する。
【0090】
図4中”S308”において演算制御回路23は計算した低利得増幅器3aと高利得増幅器6aとの間の利得比及び両者の位相差に基づき低利得データと高利得データを合成して測定光用チャンネル55で得られたインターフェログラムを生成し、計算した低利得増幅器3bと高利得増幅器6bとの間の利得比及び両者の位相差に基づき低利得データと高利得データを合成して参照光用チャンネル56で得られたインターフェログラムを生成する。
【0091】
さらに、演算制御回路23は利得変更回路17aと利得変更回路17bとの間の利得比及び両者の位相差に基づき測定光用チャンネル55で得られたインターフェログラムを参照光用チャンネル56で得られたインターフェログラムで割って測定時の光量比を計算する。
【0092】
最後に、図4中”S309”において演算制御回路23は吸光度を以下の式により計算する。
吸光度=(測定時時の光量比)/(セルブランク時の光量比) (1)
【0093】
すなわち、低利得増幅器と高利得増幅器との間の利得比及び両者の位相差に基づき合成されるインターフェログラムが補償され、利得変更回路17aと利得変更回路17bとの間の利得比及び両者の位相差に基づき測定光チャンネル55と参照光チャンネル56との間の吸光度が補償されることになる。
【0094】
この結果、測定された直流値に基づき利得変更回路の利得を変更し、基準信号を測定して得られた利得比及び位相差に基づき合成されるインターフェログラム及び吸光度の補償を行うことにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネル55と参照光チャンネル56との間の回路特性の補償が可能になる。
【0095】
また、図5は本発明に係るフーリエ分光器の第2の実施例を示す構成ブロック図である。図5において3a〜8a,3b〜8b,10,11,12a,12b,12c,13a,13b,14a,14b,15,16a,16b,17a,17b,18a,18b,22,24〜29,101,102,104及び105は図1と同一符号を付してあり、23aは演算制御回路、30は基準信号利得変更回路,103aは基準信号である。
【0096】
接続関係についても基本的に図1に示す実施例と同様であり、異なる点は基準信号発生回路15の出力が基準信号利得変更回路30を介してスイッチ回路16a及び16bの第3の入力端子に接続され、演算制御回路23aからの制御信号が基準信号利得変更回路30の制御端子に接続される点である。
【0097】
ここで、図5に示す実施例の動作を説明する。但し、図1と同一部分に関する説明は省略する。基準信号103の振幅が一定であり、尚且つ、利得変更回路17a若しくは利得変更回路17bの利得が最大になると高利得増幅器6a若しくは高利得増幅器6bで飽和が生じる場合がある。
【0098】
このように、高利得増幅器6a若しくは高利得増幅器6bで飽和が生じると利得比や位相差の計算に必要なデータが得られなくなる。このため、高利得増幅器6a若しくは高利得増幅器6bで飽和が生じないように基準信号103の振幅を予め設定する必要がある。
【0099】
但し、このように基準信号103の振幅を設定した場合、逆に、利得変更回路17a若しくは利得変更回路17bの利得が最小になると測定精度が低下してしまうことになる。
【0100】
このため、演算制御回路23は基準信号利得変更回路30により利得変更回路17a若しくは利得変更回路17bの利得に応じて高利得増幅器6a若しくは高利得増幅器6bで飽和が生じないように基準信号103の振幅を調整する。
【0101】
この結果、基準信号利得変更回路30で基準信号103の振幅を調整することにより、測定精度を向上させることができる。
【0102】
また、図6は本発明に係るフーリエ分光器の第3の実施例を示す構成ブロック図である。図6において3a〜8a,3b〜8b,10,11,12a,12b,12c,13a,13b,14a,14b,16a,16b,17a,17b,18a,18b,22,24〜29,101,102,104及び105は図5と同一符号を付してあり、23bは演算制御回路、31は基準信号利得変更回路、107は参照光のインターフェログラムを用いた基準信号である。
【0103】
接続関係についても基本的に図5に示す実施例と同様であり、異なる点は基準信号発生回路15が無く、ハイパスフィルタ13bの出力がスイッチ回路16bの第1の入力端子及び基準信号利得変更回路31に入力端子に接続される点である。
【0104】
ここで、図6に示す実施例の動作を説明する。但し、図5と同一部分に関する説明は省略する。図6に示す実施例ではハイパスフィルタ回路13bの出力である参照光のインターフェログラムを振幅を調整したものを基準信号107として用いている。
【0105】
この場合、基準信号としてインターフェログラムを用いることにより、正弦波と比較してインターフェログラムは広帯域の周波数成分を包含しているので広帯域の利得比や位相差を測定することが可能になる。すなわち、広帯域の周波数成分を含んだ信号を用いることにより、広帯域の利得比や位相差を測定することが可能になる。
【0106】
なお、基準信号発生回路15としては周波数固定の正弦波や三角波を用いるだけではなく、周波数を掃引させた正弦波を用いることにより、利得変更回路間や高利得増幅器と低利得増幅器との間の伝達関数比を求めることできて、前述の利得比や位相差を求めることも可能である。
【0107】
また、図1の説明においては受光手段の直流値に基づき利得変更回路の利得を変更していたが、干渉によりインターフェログラムの絶対値は直流値よりも小さくなる。このため、低利得増幅器3a及び3bの出力を測定した得られたインターフェログラムの最大値に基づき利得変更回路の利得を変更することによりA/D変換器のレンジを有効に使用することが可能になる。
【0108】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項1乃至請求項6及び請求項8の発明によれば、測定された直流値に基づき利得変更回路の利得を変更し、基準信号を測定して得られた利得比及び位相差に基づき合成されるインターフェログラム及び吸光度の補償を行うことにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネルと参照光チャンネルとの間の回路特性の補償が可能になる。
【0109】
また、請求項7の発明によれば、基準信号利得変更回路で基準信号の振幅を調整することにより、測定精度を向上させることができる。
【0110】
また、請求項9の発明によれば、周波数を掃引させた正弦波を用いることにより、利得変更回路間や高利得増幅器と低利得増幅器との間の伝達関数比を求めることできて、前述の利得比や位相差を求めることも可能である。
【0111】
また、請求項10及び請求項11の発明によれば、基準信号として広帯域の周波数成分を含んだ信号を用いることにより、広帯域の利得比や位相差を測定することが可能になる。
【図面の簡単な説明】
【図1】本発明に係るフーリエ分光器の一実施例を示す構成ブロック図である。
【図2】演算制御回路の動作を説明するフロー図である。
【図3】演算制御回路の動作を説明するフロー図である。
【図4】演算制御回路の動作を説明するフロー図である。
【図5】本発明に係るフーリエ分光器の第2の実施例を示す構成ブロック図である。
【図6】本発明に係るフーリエ分光器の第3の実施例を示す構成ブロック図である。
【図7】従来のフーリエ分光器の一例を示す構成ブロック図である。
【図8】高S/Nのインターフェログラムの生成を示すタイミング図である。
【図9】従来のフーリエ分光器の一例を示す構成ブロック図である。
【図10】演算制御回路の動作を説明するフロー図である。
【符号の説明】
1,12,12a,12b,12c 受光手段
2 フィルタ回路
3,3a,3b 低利得増幅器
4,4a,4b,7,7a,7b,19 A/D変換器
5,5a,5b,8,8a,8b 記憶回路
6,6a,6b 高利得増幅器
9,21,23,23a,23b 演算制御回路
10 干渉計
11 測定対象
13,13a,13b,18,18a,18b,24,25 ハイパスフィルタ回路
14,14a,14b ローパスフィルタ回路
15 基準信号発生回路
16,16a,16b,28 スイッチ回路
17,17a,17b 利得変更回路
20 記憶回路
21 光分岐手段
26 比較器
27 トリガ生成回路
29 内部クロック発生回路
30,31 基準信号利得変更回路
50 低利得処理チャンネル
51 高利得処理チャンネル
52 処理手段
53 フィルタ手段
54 信号処理手段
55 測定光用チャンネル
56 参照光用チャンネル
57 クロック供給手段
100 干渉光
101 測定光
102 参照光
103,103a,106 基準信号
104 トリガ信号
105 内部クロック信号
Claims (9)
- 干渉計を走査して測定光の干渉光を測定し、この測定結果を演算制御回路でフーリエ変換することにより測定光のスペクトルを求めるフーリエ分光器において、
前記干渉計の出力光を2つに分岐する光分岐手段と、
この光分岐手段で分岐され測定対象を透過した測定光を検出する第1の受光手段と、この第1の受光手段の出力が印加される第1のローパスフィルタ回路と、前記第1の受光手段の出力が印加される第1のハイパスフィルタ回路と、前記第1のローパスフィルタ回路の出力若しくは前記第1のハイパスフィルタ回路の出力のいずれか一方を選択する第1のスイッチ回路と、この第1のスイッチ回路の出力を設定された利得で増幅する第1の利得変更回路と、この第1の利得変更回路の出力をディジタル信号に変換して保持する第1の低利得処理チャンネルと、前記の第1の利得変更回路の出力をディジタル信号に変換して保持する第1の高利得処理チャンネルとから構成される測定光用チャンネルと、
前記光分岐手段で分岐され直接入射される参照光を検出する第2の受光手段と、この第2の受光手段の出力が印加される第2のローパスフィルタ回路と、前記第2の受光手段の出力が印加される第2のハイパスフィルタ回路と、前記第2のローパスフィルタ回路の出力若しくは前記第2のハイパスフィルタ回路の出力のいずれか一方を選択する第2のスイッチ回路と、この第2のスイッチ回路の出力を設定された利得で増幅する第2の利得変更回路と、この第2の利得変更回路の出力をディジタル信号に変換して保持する第2の低利得処理チャンネルと、前記第2の利得変更回路の出力をディジタル信号に変換して保持する第2の高利得処理チャンネルとから構成される参照光用チャンネルと、
前記測定光用チャンネル及び前記参照光用チャンネルにトリガ信号若しくは内部クロック信号を供給するクロック供給手段と、
基準信号を発生させる基準信号発生回路と、
前記基準信号を測定して得られた前記第1の低利得処理チャンネルと前記第1の高利得処理チャンネルとの間の利得比及び両者の位相差に基づき前記測定光用チャンネルで合成されるインターフェログラムの補償を行い、前記基準信号を測定して得られた前記第2の低利得処理チャンネルと前記第2の高利得処理チャンネルとの間の利得比及び両者の位相差に基づき前記参照光用チャンネルで合成されるインターフェログラムの補償を行うと共に、前記第1及び第2の利得変更回路間の利得比及び両者の位相差に基づき吸光度の補償を行う演算制御回路とを備えたことを特徴とするフーリエ分光器。 - 前記演算制御回路が、
前記測定対象を干渉光の光路から外しておき、
前記第1及び第2の利得変更回路間の利得比及び両者の位相差に基づき前記測定光用チャンネルで得られたインターフェログラムを前記参照光用チャンネルで得られたインターフェログラムで割ってセルブランク時の光量比を計算し、
前記測定対象を干渉光の光路に挿入し、
前記第1及び第2の利得変更回路間の利得比及び両者の位相差に基づき前記測定光用チャンネルで得られたインターフェログラムを前記参照光用チャンネルで得られたインターフェログラムで割って測定時の光量比を計算し、
前記測定時の光量比を前記セルブランク時の光量比を割って吸光度を計算することを特徴とする
請求項1記載のフーリエ分光器。 - 前記演算制御回路が、
前記第1のローパスフィルタ回路の出力と内部クロック信号とを選択して測定された前記直流値に基づき利得を変更し、前記第1のハイパスフィルタ回路とトリガ信号とを選択してインターフェログラムを測定し、内部クロック信号と選択して基準信号を測定し、前記前記第1の低利得処理チャンネルと前記前記第1の高利得処理チャンネルとの間の利得比及び両者の位相差を計算し、前記前記第1の低利得処理チャンネルと前記前記第1の高利得処理チャンネルとの間の利得比及び両者の位相差に基づきデータを合成して前記測定光用チャンネルのインターフェログラムを生成することを特徴とする
請求項2記載のフーリエ分光器。 - 前記演算制御回路が、
前記第2のローパスフィルタ回路の出力と内部クロック信号とを選択して測定された前記直流値に基づき利得を変更し、前記第2のハイパスフィルタ回路とトリガ信号とを選択してインターフェログラムを測定し、内部クロック信号と選択して基準信号を測定し、前記前記第2の低利得処理チャンネルと前記前記第2の高利得処理チャンネルとの間の利得比及び両者の位相差を計算し、前記前記第2の低利得処理チャンネルと前記前記第2の高利得処理チャンネルとの間の利得比及び両者の位相差に基づきデータを合成して前記参照光用チャンネルのインターフェログラムを生成することを特徴とする
請求項2記載のフーリエ分光器。 - 基準信号利得変更回路を備え、
前記演算制御回路が、
前記基準信号利得変更回路を制御して前記基準信号の振幅を調整することを特徴とする
請求項1記載のフーリエ分光器。 - 前記基準信号が、
周波数固定の正弦波若しくは三角波であることを特徴とする
請求項1若しくは請求項2記載のフーリエ分光器。 - 前記基準信号が、
周波数を掃引させた正弦波であることを特徴とする
請求項1若しくは請求項2記載のフーリエ分光器。 - 前記基準信号が、
前記正弦波と比較して広帯域の周波数成分を含んだ信号であることを特徴とする
請求項1若しくは請求項2記載のフーリエ分光器。 - 前記広帯域の周波数成分を含んだ信号が、
前記参照光用チャンネルで測定されたインターフェログラムであることを特徴とする
請求項8記載のフーリエ分光器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12993499A JP3744723B2 (ja) | 1999-05-11 | 1999-05-11 | フーリエ分光器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12993499A JP3744723B2 (ja) | 1999-05-11 | 1999-05-11 | フーリエ分光器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000321140A JP2000321140A (ja) | 2000-11-24 |
JP3744723B2 true JP3744723B2 (ja) | 2006-02-15 |
Family
ID=15022049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12993499A Expired - Lifetime JP3744723B2 (ja) | 1999-05-11 | 1999-05-11 | フーリエ分光器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3744723B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110749545B (zh) * | 2018-07-24 | 2022-04-29 | 谱钜科技股份有限公司 | 光谱仪引擎及其调整方法 |
US11606154B2 (en) * | 2021-01-26 | 2023-03-14 | Rohde & Schwarz Gmbh & Co. Kg | Wideband spectrum analyzer |
-
1999
- 1999-05-11 JP JP12993499A patent/JP3744723B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000321140A (ja) | 2000-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5336717B2 (ja) | Rf受信器 | |
KR100750004B1 (ko) | D급 증폭기 | |
US7155019B2 (en) | Adaptive microphone matching in multi-microphone directional system | |
US7193462B2 (en) | RF power amplifier system employing an analog predistortion module using zero crossings | |
KR101097093B1 (ko) | 멱급수형 디지털 프리디스토터 및 그 제어 방법 | |
US8018600B2 (en) | Interferometer for measuring displacement information of an object | |
US6683495B2 (en) | Reduced architecture for multibranch feedforward power amplifier linearizers | |
JP6174296B2 (ja) | インターリーブ・デジタイザ・チャネルの校正方法 | |
US5715056A (en) | Fourier transform spectrometer having high and low gain channels | |
US9712251B2 (en) | Distortion compensation device and compensation distortion method | |
JP2007135214A (ja) | フィルタ等化方法 | |
US7848455B2 (en) | Transmission circuit comprising multistage amplifier, and communication device | |
JP3744723B2 (ja) | フーリエ分光器 | |
JP2004069696A (ja) | カルマンフィルタによる光ヘテロダイン受信機の強度雑音除去 | |
JP4130276B2 (ja) | ディジタル−アナログ変換器のスプリアスのないダイナミック・レンジを拡大する方法および装置 | |
JP2000314662A (ja) | フーリエ分光器 | |
JP3332080B2 (ja) | フーリエ分光器 | |
KR100540575B1 (ko) | 배열 안테나 시스템의 캘리브레이션 장치 및 방법 | |
JP4331135B2 (ja) | ループバック装置及び無線通信装置 | |
WO2022269886A1 (ja) | 出力信号生成装置、フェーズドアレーアンテナおよびフェーズドアレーアンテナの出力信号校正方法 | |
US20230188155A1 (en) | Signal processing apparatus for use in optical communication | |
JP2008193719A (ja) | 無線送信装置 | |
JP4546052B2 (ja) | Am−pm歪補償回路および方法 | |
JP2023114735A (ja) | 信号発生装置、レベル補正値算出システム、レベル補正値算出方法 | |
JP2007134769A (ja) | 無線送信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |