JP3744723B2 - フーリエ分光器 - Google Patents
フーリエ分光器 Download PDFInfo
- Publication number
- JP3744723B2 JP3744723B2 JP12993499A JP12993499A JP3744723B2 JP 3744723 B2 JP3744723 B2 JP 3744723B2 JP 12993499 A JP12993499 A JP 12993499A JP 12993499 A JP12993499 A JP 12993499A JP 3744723 B2 JP3744723 B2 JP 3744723B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- circuit
- light
- output
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005259 measurement Methods 0.000 claims description 69
- 230000003287 optical effect Effects 0.000 claims description 18
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 12
- 238000002835 absorbance Methods 0.000 claims description 11
- 238000001228 spectrum Methods 0.000 claims description 5
- 230000001131 transforming effect Effects 0.000 claims description 4
- 230000002194 synthesizing effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 11
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
- G01J3/28—Investigating the spectrum
- G01J3/45—Interferometric spectrometry
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- General Physics & Mathematics (AREA)
- Spectrometry And Color Measurement (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フーリエ分光器に関し、特にＳ／Ｎを向上させることがフーリエ分光器に関する。
【０００２】
【従来の技術】
従来のフーリエ分光器は、干渉計を走査して測定光の干渉光を測定し、この測定結果をコンピュータ等の演算制御手段でフーリエ変換することにより測定光のスペクトルを求める。
【０００３】
測定結果であるインターフェログラムの中央部には急峻なセンターバーストと呼ばれるピークが存在する。このため従来のフーリエ分光器ではこのセンターバーストを飽和させないようにＡ／Ｄ変換器のフルスパンを設定するので、量子化電圧が増大してしまいＳ／Ｎが低下してしまうと言った問題点があった。
【０００４】
このような問題点を解決するため本願出願人の出願に係る「特願平７−１５４１８１（特開平９−００５１６０）」がある。前記出願では高利得処理チャンネルと低利得処理チャンネルの２系統の処理チャンネルを設け、高利得処理チャンネルでの測定結果の内飽和した部分を低利得処理チャンネルでの測定結果で置換することにより高Ｓ／Ｎのフーリエ分光器を実現している。
【０００５】
図７はこのような従来のフーリエ分光器の一例を示す構成ブロック図である。図７において１は受光素子であるフォトダイオード及び電流電圧変換回路から構成される受光手段、２はサンプリング周波数の１／２以上の高周波数信号を減衰させるフィルタ回路、３はセンターバースト部分が飽和しないように利得が設定された低利得増幅器、４及び７はＡ／Ｄ変換器、５及び８は記憶回路、６はセンターバースト部分が飽和するように利得が設定された高利得増幅器、９は演算制御回路、１００は図示しない干渉計からの干渉光である。
【０００６】
また、３〜５は低利得処理チャンネル５０を、６〜８は高利得処理チャンネル５１を、１〜８は処理手段５２をそれぞれ構成している。
【０００７】
干渉光１００は受光手段１に入射され、受光手段１の出力はフィルタ回路２を介して低利得増幅器３及び高利得増幅器６にそれぞれ接続される。低利得増幅器３及び高利得増幅器６の出力はそれぞれＡ／Ｄ変換器４及び７に接続され、Ａ／Ｄ変換器４及び７の出力は記憶回路５及び８に接続される。また、記憶回路５及び８の出力は演算制御回路９にそれぞれ接続される。
【０００８】
ここで、図７に示す従来例の動作を図８を用いて説明する図８は高Ｓ／Ｎのインターフェログラムの生成を示すタイミング図である。
【０００９】
受光手段１で検出された干渉光１００は電気信号に変換され、フィルタ回路２でサンプリング周波数の１／２以上の高周波数信号が減衰される。このフィルタ回路２の出力信号は低利得増幅器３及び高利得増幅器６でそれぞれ増幅され、Ａ／Ｄ変換器４及び７でディジタル信号に変換された後記憶回路５及び８に格納される。
【００１０】
演算制御回路９は記憶回路５及び８に格納された各々のインターフェログラムの合成処理を行い。合成されたインターフェログラムをフーリエ変換して測定光のスペクトルを求める。
【００１１】
図８（ａ）は低利得処理チャンネル５０で得られたインターフェログラム（以下単に低利得データと呼ぶ。）の一例を、図８（ｂ）は高利得処理チャンネル５１で得られたインターフェログラム（以下単に高利得データと呼ぶ。）の一例をそれぞれ示す特性曲線である。但し、図８（ｂ）に示す特性曲線は高利得増幅器６の設定利得で除算されて図８（ａ）の特性曲線に対して電圧値が換算されている。
【００１２】
図８中”ＳＶ０１”及び”ＳＶ０２”に示す飽和電圧レベルを越える部分では信号が飽和しているので、演算制御回路９は図８中”ＳＲ０１”に示す飽和範囲を検出する。
【００１３】
そして、演算制御回路９は前記飽和範囲の高利得データを低利得データに置き換えて図８（ｃ）に示す合成されたインターフェログラムを生成させる。すなわち、図８中”ＳＶ０３”及び”ＳＶ０４”に示す飽和電圧レベルを越える範囲である図８中”ＬＤ０１”の部分は低利得データが適用され、その他の部分である図８中”ＨＤ０１”及び”ＨＤ０２”の部分には低利得データに対して換算された高利得データがそれぞれ適用される。
【００１４】
この結果、高利得処理チャンネル５１でゼロ付記の微小な信号を検出し、低利得処理チャンネル５０でセンターバースト付近の変動を非飽和で検出して両者の信号を合成することにより、見かけ上入力レンジが広くなり、Ａ／Ｄ変換器のノイズが低減するので高Ｓ／Ｎのフーリエ分光器が実現できる。
【００１５】
一方、図７に示す従来例とは別の考え方、すなわち、インターフェログラムが飽和しない程度に回路の利得を制御することによりＳ／Ｎを向上させることができる。このような問題点解決法は本願出願人の出願に係る「特願平１１−１２６７５９」に記載されている。
【００１６】
図９はこのような従来のフーリエ分光器の一例を示す構成ブロック図である。図９において１０は干渉計、１１は測定対象、１２はフォトダイオードと電流電圧変換回路から構成される受光手段、１３はハイパスフィルタ回路、１４はローパスフィルタ回路、１５は正弦波、三角波や直流信号等の基準信号を発生させる基準信号発生回路、１６はスイッチ回路、１７は利得の異なる複数個の増幅器の一を選択する利得変更回路、１８は高周波ノイズを除去するハイパスフィルタ回路、１９はＡ／Ｄ変換器、２０は記憶回路、２１は演算制御回路である。また、１３〜１４はフィルタ手段５３を、１８〜２０は信号処理手段５４をそれぞれ構成している。
【００１７】
干渉計１０からの出力光である干渉光は測定対象１１を透過して受光手段１２に入射される。受光手段１２の出力はハイパスフィルタ回路１３及びローパスフィルタ回路１４にそれぞれ接続され、ハイパスフィルタ回路１３の出力はスイッチ回路１６の第１の入力端子に接続され、ローパスフィルタ回路１４の出力はスイッチ回路１６の第２の入力端子に接続される。また、基準信号発生回路１５の出力はスイッチ回路１６の第３の入力端子に接続される。
【００１８】
スイッチ回路１６の出力端子は利得変更回路１７に接続され、利得変更回路１７の出力はフィルタ回路１８を介してＡ／Ｄ変換器１９に接続される。Ａ／Ｄ変換器１９の出力は記憶回路２０に接続され、記憶回路２０の出力は演算制御回路２１に接続される。また、演算制御回路２１からの制御信号がスイッチ回路１６の制御入力端子及び利得変更回路１７の制御入力端子にそれぞれ接続される。
【００１９】
ここで、図９に示す実施例の動作を図１０を用いて説明する。図１０は演算制御回路２１の動作を説明するフロー図である。
【００２０】
干渉計１０からの干渉光は測定対象１１を透過する際に減衰を受けて受光手段１２において電圧信号に変換される。この電圧信号には直流成分が含まれているのでハイパスフィルタ回路１３により直流成分を除去した後、利得変更回路１７で適宜増幅される。
【００２１】
利得変更回路１７の出力はＡ／Ｄ変換器１９でディジタル信号に変換され、演算制御回路２１においてフーリエ変換処理等を行い光のスペクトルが求められる。
【００２２】
さらに、図１０を用いて詳細に説明する。図１０中”Ｓ００１”において演算制御回路２１はスイッチ回路１６を制御してローパスフィルタ回路１４の出力を選択する。
【００２３】
例えば、スイッチ回路１６を制御して図１中”Ｂ”に示す第２の入力端子に出力端子を接続する。
【００２４】
図１０中”Ｓ００２”において演算制御回路２１は利得変更回路１７を制御して利得変更回路１７の利得を”１”に設定する。例えば、利得変更回路１７を構成する複数の増幅器のうちで利得が”１”のものを選択するように利得変更回路１７内部のスイッチを切り換える。
【００２５】
図１０中”Ｓ００３”において演算制御回路２１は受光手段１２の出力のうちローパスフィルタ回路１４を通過した直流値をＡ／Ｄ変換器２０でディジタル信号に変換して取り込むと共に図１０中”Ｓ００４”において測定された直流値に基づき利得変更回路１７の利得を変更する。
【００２６】
例えば、Ａ／Ｄ変換器２０の入力レンジが飽和しない程度に利得を変更して、Ａ／Ｄ変換のノイズ成分が大きくならないようにする。
【００２７】
また、図１０中”Ｓ００５”において演算制御回路２１はスイッチ回路１６を制御してハイパスフィルタ回路１３の出力を選択する。例えば、スイッチ回路１６を制御して図１中”Ａ”に示す第１の入力端子に出力端子を接続する。
【００２８】
図１０中”Ｓ００６”において演算制御回路２１は受光手段１２の出力のうちハイパスフィルタ回路１３を通過した信号成分（交流成分）をＡ／Ｄ変換器２０でディジタル信号に変換して取り込みインターフェログラムを得る。
【００２９】
図１０中”Ｓ００７”において演算制御回路２１はスイッチ回路１６を制御して基準信号発生回路１５の出力を選択する。例えば、スイッチ回路１６を制御して図１中”Ｃ”に示す第３の入力端子に出力端子を接続する。
【００３０】
図１０中”Ｓ００８”において演算制御回路２１は基準信号発生回路１５からの出力である基準信号を測定して利得変更回路１７の実際の利得を求める。そして、図１０中”Ｓ００９”において先に測定したインターフェログラムの利得を求められた実際の利得で補償した上でフーリエ変換して波数毎の光量を計算する。
【００３１】
この結果、測定された直流値に基づき利得変更回路１７の利得を変更することにより、回路利得が固定であって従来例と比較してＳ／Ｎが向上することになる。また、基準信号によって得られた利得に基づきインターフェログラムの補償を行うことにより、変動した回路特性の校正処理をすることが可能になる。
【００３２】
【発明が解決しようとする課題】
しかし、図７に示す従来例では低利得増幅器３の利得は固定であるので測定対象の透過時により多くの減衰が生じた場合にはＡ／Ｄ変換器４に入力される電圧信号が低下してしまい、Ａ／Ｄ変換のノイズ成分が大きくなりＳ／Ｎが悪化してしまうと言った問題点があった。
【００３３】
一方、図９に示す従来例では利得を切り換えることによりＡ／Ｄ変換器の量子化誤差は減少するものの、利得の補正が必要になる。特に測定光のみのシングルビーム構成で補正する場合には回路の絶対利得を測定する必要性があり、基準信号の安定性が要求されると言った問題点があった。
従って本発明が解決しようとする課題は、ダブルビーム構成でＳ／Ｎを向上させると共に回路特性の変動を校正することが可能なフーリエ分光器を実現することにある。
【００３４】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
干渉計を走査して測定光の干渉光を測定し、この測定結果を演算制御回路でフーリエ変換することにより測定光のスペクトルを求めるフーリエ分光器において、
前記干渉計の出力光を２つに分岐する光分岐手段と、この光分岐手段で分岐され測定対象を透過した測定光を検出する第１の受光手段と、この第１の受光手段の出力が印加される第１のローパスフィルタ回路と、前記第１の受光手段の出力が印加される第１のハイパスフィルタ回路と、前記第１のローパスフィルタ回路の出力若しくは前記第１のハイパスフィルタ回路の出力のいずれか一方を選択する第１のスイッチ回路と、この第１のスイッチ回路の出力を設定された利得で増幅する第１の利得変更回路と、この第１の利得変更回路の出力をディジタル信号に変換して保持する第１の低利得処理チャンネルと、前記の第１の利得変更回路の出力をディジタル信号に変換して保持する第１の高利得処理チャンネルとから構成される測定光用チャンネルと、前記光分岐手段で分岐され直接入射される参照光を検出する第２の受光手段と、この第２の受光手段の出力が印加される第２のローパスフィルタ回路と、前記第２の受光手段の出力が印加される第２のハイパスフィルタ回路と、前記第２のローパスフィルタ回路の出力若しくは前記第２のハイパスフィルタ回路の出力のいずれか一方を選択する第２のスイッチ回路と、この第２のスイッチ回路の出力を設定された利得で増幅する第２の利得変更回路と、この第２の利得変更回路の出力をディジタル信号に変換して保持する第２の低利得処理チャンネルと、前記第２の利得変更回路の出力をディジタル信号に変換して保持する第２の高利得処理チャンネルとから構成される参照光用チャンネルと、前記測定光用チャンネル及び前記参照光用チャンネルにトリガ信号若しくは内部クロック信号を供給するクロック供給手段と、基準信号を発生させる基準信号発生回路と、前記基準信号を測定して得られた前記第１の低利得処理チャンネルと前記第１の高利得処理チャンネルとの間の利得比及び両者の位相差に基づき前記測定光用チャンネルで合成されるインターフェログラムの補償を行い、前記基準信号を測定して得られた前記第２の低利得処理チャンネルと前記第２の高利得処理チャンネルとの間の利得比及び両者の位相差に基づき前記参照光用チャンネルで合成されるインターフェログラムの補償を行うと共に、前記第１及び第２の利得変更回路間の利得比及び両者の位相差に基づき吸光度の補償を行う演算制御回路とを備えたことにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネルと参照光チャンネルとの間の回路特性の補償が可能になる。
【００３５】
請求項２記載の発明は、
請求項１記載の発明であるフーリエ分光器において、
前記演算制御回路が、
前記測定対象を干渉光の光路から外しておき、前記第１及び第２の利得変更回路間の利得比及び両者の位相差に基づき前記測定光用チャンネルで得られたインターフェログラムを前記参照光用チャンネルで得られたインターフェログラムで割ってセルブランク時の光量比を計算し、前記測定対象を干渉光の光路に挿入し、前記第１及び第２の利得変更回路間の利得比及び両者の位相差に基づき前記測定光用チャンネルで得られたインターフェログラムを前記参照光用チャンネルで得られたインターフェログラムで割って測定時の光量比を計算し、前記測定時の光量比を前記セルブランク時の光量比を割って吸光度を計算することにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネルと参照光チャンネルとの間の回路特性の補償が可能になる。
【００３６】
請求項３記載の発明は、
請求項２記載の発明であるフーリエ分光器において、
前記演算制御回路が、
前記第１のローパスフィルタ回路の出力と内部クロック信号とを選択して測定された前記直流値に基づき利得を変更し、前記第１のハイパスフィルタ回路とトリガ信号とを選択してインターフェログラムを測定し、内部クロック信号と選択して基準信号を測定し、前記前記第１の低利得処理チャンネルと前記前記第１の高利得処理チャンネルとの間の利得比及び両者の位相差を計算し、前記前記第１の低利得処理チャンネルと前記前記第１の高利得処理チャンネルとの間の利得比及び両者の位相差に基づきデータを合成して前記測定光用チャンネルのインターフェログラムを生成することにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネルと参照光チャンネルとの間の回路特性の補償が可能になる。
【００３７】
請求項４記載の発明は、
請求項２記載の発明であるフーリエ分光器において、
前記演算制御回路が、
前記第２のローパスフィルタ回路の出力と内部クロック信号とを選択して測定された前記直流値に基づき利得を変更し、前記第２のハイパスフィルタ回路とトリガ信号とを選択してインターフェログラムを測定し、内部クロック信号と選択して基準信号を測定し、前記前記第２の低利得処理チャンネルと前記前記第２の高利得処理チャンネルとの間の利得比及び両者の位相差を計算し、前記前記第２の低利得処理チャンネルと前記前記第２の高利得処理チャンネルとの間の利得比及び両者の位相差に基づきデータを合成して前記参照光用チャンネルのインターフェログラムを生成することにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネルと参照光チャンネルとの間の回路特性の補償が可能になる。
【００３８】
請求項５記載の発明は、
請求項１記載の発明であるフーリエ分光器において、
基準信号利得変更回路を備え、前記演算制御回路が、前記基準信号利得変更回路を制御して前記基準信号の振幅を調整することにより、測定精度を向上させることができる。
【００３９】
請求項６記載の発明は、
請求項１若しくは請求項２記載の発明であるフーリエ分光器において、
前記基準信号が、周波数固定の正弦波若しくは三角波であることにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネルと参照光チャンネルとの間の回路特性の補償が可能になる。
【００４０】
請求項７記載の発明は、
請求項１若しくは請求項２記載の発明であるフーリエ分光器において、
前記基準信号が、周波数を掃引させた正弦波であることにより、利得変更回路間や高利得増幅器と低利得増幅器との間の伝達関数比が求まり、利得比や位相差を求めることが可能になる。
【００４１】
請求項８記載の発明は、
請求項１若しくは請求項２記載の発明であるフーリエ分光器において、
前記基準信号が、前記正弦波と比較して広帯域の周波数成分を含んだ信号であることにより、広帯域の利得比や位相差を測定することが可能になる。
【００４２】
請求項９記載の発明は、
請求項８記載の発明であるフーリエ分光器において、
前記広帯域の周波数成分を含んだ信号が、前記参照光用チャンネルで測定されたインターフェログラムであることにより、広帯域の利得比や位相差を測定することが可能になる。
【００４３】
請求項１０記載の発明は、
請求項１及び請求項７記載の発明であるフーリエ分光器において、
前記基準信号が、
広帯域の周波数成分を含んだ信号であることにより、広帯域の利得比や位相差を測定することが可能になる。
【００４４】
請求項１１記載の発明は、
請求項１０記載の発明であるフーリエ分光器において、
前記広帯域の周波数成分を含んだ信号が、
前記参照光用チャンネルで測定されたインターフェログラムであることにより、広帯域の利得比や位相差を測定することが可能になる。
【００４５】
【発明の実施の形態】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るフーリエ分光器の一実施例を示す構成ブロック図である。
【００４６】
図１において１０，１１及び１５は図９と同一符号を付してあり、３ａ及び３ｂは低利得増幅器、４ａ，４ｂ，７ａ及び７ｂはＡ／Ｄ変換器、５ａ，５ｂ，８ａ及び８ｂは記憶回路、６ａ及び６ｂは高利得増幅器、１２ａ，１２ｂ及び１２ｃは受光手段、１３ａ，１３ｂ，１８ａ，１８ｂ，２４及び２５はハイパスフィルタ回路、１４ａ及び１４ｂはローパスフィルタ回路、１６ａ，１６ｂ及び２８はスイッチ回路、１７ａ及び１７ｂは利得変更回路、２３は演算制御回路、２６は比較器、２７はトリガ生成回路、２９は内部クロック発生回路である。
【００４７】
また、１０１は測定光、１０２は参照光、１０３は基準信号、１０４はトリガ信号、１０５は内部クロック信号である。
【００４８】
さらに、３ａ〜８ａ、１２ａ〜１４ａ及び１６ａ〜１８ａは測定光用チャンネル５５を、３ｂ〜８ｂ、１２ｂ〜１４ｂ及び１６ｂ〜１８ｂは参照光用チャンネル５６を、１２ｃ及び２４〜２９はクロック供給手段５７をそれぞれ構成している。また、３ａ〜５ａと３ｂ〜５ｂは低利得処理チャンネルを構成し、６ａ〜８ａと６ｂ〜８ｂは高利得処理チャンネルを構成している。
【００４９】
干渉計１０からの出力光である干渉光は光分岐手段２２で２つに分岐され一方の干渉光は測定対象１１を透過して測定光１０１として受光手段１２ａに入射され、他方の干渉光は参照光１０２として直接受光手段１２ｂに入射される
【００５０】
受光手段１２ａの出力はハイパスフィルタ回路１３ａ及びローパスフィルタ回路１４ａにそれぞれ接続され、ハイパスフィルタ回路１３ａの出力はスイッチ回路１６ａの第１の入力端子に接続され、ローパスフィルタ回路１４ａの出力はスイッチ回路１６ａの第２の入力端子に接続される。
【００５１】
また、受光手段１２ｂの出力はハイパスフィルタ回路１３ｂ及びローパスフィルタ回路１４ｂにそれぞれ接続され、ハイパスフィルタ回路１３ｂの出力はスイッチ回路１６ｂの第１の入力端子に接続され、ローパスフィルタ回路１４ｂの出力はスイッチ回路１６ｂの第２の入力端子に接続される。
【００５２】
また、基準信号発生回路１５の出力である基準信号１０３はスイッチ回路１６ａ及び１６ｂの第３の入力端子にそれぞれ接続される。
【００５３】
スイッチ回路１６ａの出力端子は利得変更回路１７ａに接続され、利得変更回路１７ａの出力はハイパスフィルタ回路１８ａを介して低利得増幅器３ａ及び高利得増幅器６ａにそれぞれ接続される。
【００５４】
低利得増幅器３ａ及び高利得増幅器６ａの出力はそれぞれＡ／Ｄ変換器４ａ及び７ａに接続され、Ａ／Ｄ変換器４ａ及び７ａの出力は記憶回路５ａ及び８ａにそれぞれ接続される。また、記憶回路５ａ及び８ａの出力は演算制御回路２３にそれぞれ接続される。
【００５５】
スイッチ回路１６ｂの出力端子は利得変更回路１７ｂに接続され、利得変更回路１７ｂの出力はハイパスフィルタ回路１８ｂを介して低利得増幅器３ｂ及び高利得増幅器６ｂにそれぞれ接続される。
【００５６】
低利得増幅器３ｂ及び高利得増幅器６ｂの出力はそれぞれＡ／Ｄ変換器４ｂ及び７ｂに接続され、Ａ／Ｄ変換器４ｂ及び７ｂの出力は記憶回路５ｂ及び８ｂにそれぞれ接続される。また、記憶回路５ｂ及び８ｂの出力は演算制御回路２３にそれぞれ接続される。
【００５７】
一方、干渉計１０内部で発生した変位信号を得るためのＨｅＮｅレーザの干渉光は受光手段１２ｃに入射され、受光手段１２ｃの出力はハイパスフィルタ回路２４及び２５を介して比較器２６に接続される。
【００５８】
比較器２６の出力はトリガ生成回路２７に接続され、トリガ生成回路２７の出力であるトリガ信号１０４はスイッチ回路２８の一方の入力端子に接続される。また、内部クロック発生回路２９の出力である内部クロック信号１０５はスイッチ回路２８の他方の入力端子に接続される。
【００５９】
スイッチ回路２８の出力はＡ／Ｄ変換器４ａ，４ｂ，７ａ及び７ｂのクロック入力端子にそれぞれ接続される。また、演算制御回路２３からの制御信号がスイッチ回路１６ａ，１６ｂ及び２８の制御入力端子及び利得変更回路１７ａ及び１７ｂの制御入力端子にそれぞれ接続される。
【００６０】
ここで、図１に示す実施例の動作を図２，図３及び図４を用いて説明する。図２〜図４は演算制御回路２３の動作を説明するフロー図である。但し、従来例と同様の部分に関しては説明は省略する。
【００６１】
干渉計１０からの干渉光は光分岐手段２２で２つに分岐され一方の光は測定対象１１を透過する際に減衰を受けて受光手段１２ａにおいて電圧信号に変換される。また、他方の光は直接受光手段１２ｂに入射されて電圧信号に変換される。
【００６２】
また、干渉計１０からのＨｅＮｅレーザの干渉光は受光手段１２ｃに入射されて電気信号に変換されて、２つのハイパスフィルタ回路２４及び２５を介して比較器２６で２値の信号に変換され、トリガ生成回路２７においてトリガ信号１０４として生成される。
【００６３】
ハイパスフィルタ回路２４はハイパスフィルタ回路１３ａ及び１３ｂと同一特性を有しており、ハイパスフィルタ回路２５はハイパスフィルタ回路１８ａと同一特性を有している。
【００６４】
また、測定光用チャンネル５５及び参照光用チャンネル５６の内部の動作に関しては従来例と同様であるので説明は省略する。
【００６５】
図２中”Ｓ１０１”において演算制御回路２３は測定対象１１を干渉光の光路から外して（セルブランク）、図２中”Ｓ１０２”においてセルブランク時の光量比を測定する。
【００６６】
また、図２中”Ｓ１０３”において演算制御回路２３は測定対象１１を干渉光の光路に挿入し、図２中”Ｓ１０４”において測定時の光量比及び吸光度を測定する。図２中”Ｓ１０５”において演算制御回路２３は連続測定か否かを判断して連続測定の場合は図２中”Ｓ１０４”の処理に戻る。
【００６７】
ここで、さらに、セルブランク時の光量比の測定と測定時の光量比及び吸光度を測定に関して説明する。
【００６８】
セルブランク時の光量比の測定は、図３中”２０１”において演算制御回路２３はスイッチ回路１６ａ及び１６ｂを制御してローパスフィルタ回路１４ａ及び１４ｂの出力を選択し、スイッチ回路２８を制御して内部クロック発生回路２９の出力である内部クロック信号１０５を選択する。
【００６９】
例えば、スイッチ回路１６ａ及び１６ｂを制御して図１中”Ｂ”及び”Ｅ”に示す第２の入力端子に出力端子を接続し、スイッチ回路２８を制御して図１中”Ｇ”に示す入力端子に出力端子を接続する。
【００７０】
図３中”Ｓ２０２”において演算制御回路２３は利得変更回路１７ａ及び１７ｂの利得を”１”に設定し、受光手段１２ａ及び１２ｂの出力のうちローパスフィルタ回路１４ａ及び１４ｂを通過した直流値をＡ／Ｄ変換器４ａ及び４ｂ等でディジタル信号に変換して取り込むと共に測定された直流値に基づき利得変更回路１７ａ及び１７ｂの利得を変更する。
【００７１】
また、図３中”Ｓ２０３”において演算制御回路２３はスイッチ回路１６ａ及び１６ｂを制御してハイパスフィルタ回路１３ａ及び１３ｂの出力を選択し、スイッチ回路２８を制御してトリガ生成回路２７の出力であるトリガ信号１０４を選択する。
【００７２】
例えば、スイッチ回路１６ａ及び１６ｂを制御して図１中”Ａ”及び”Ｄ”に示す第１の入力端子に出力端子を接続し、スイッチ回路２８を制御して図１中”Ｈ”に示す入力端子に出力端子を接続する。
【００７３】
図３中”Ｓ２０４”において演算制御回路２３は受光手段１２ａ及び１２ｂの出力のうちハイパスフィルタ回路１３ａ及び１３ｂを通過した信号成分（交流成分）をＡ／Ｄ変換器４ａ，４ｂ，７ａ及び７ｂでディジタル信号に変換して取り込みインターフェログラムを得る。
【００７４】
図３中”Ｓ２０５”において演算制御回路２３はスイッチ回路１６ａ及び１６ｂを制御して基準信号発生回路１５の出力である基準信号１０３を選択し、スイッチ回路２８を制御して内部クロック発生回路２８の出力である内部クロック信号１０５を選択する。
【００７５】
例えば、スイッチ回路１６ａ及び１６ｂを制御して図１中”Ｃ”及び”Ｆ”に示す第３の入力端子に出力端子を接続し、スイッチ回路２８を制御して図１中”Ｇ”に示す入力端子に出力端子を接続する。
【００７６】
図３中”Ｓ２０６”において演算制御回路２３は基準信号発生回路１５からの出力である基準信号１０３を測定する。
【００７７】
また、図３中”Ｓ２０７”において演算制御回路２３はＡ／Ｄ変換器４ａ，４ｂ，７ａ及び７ｂで測定された基準信号の値に基づいて利得変更回路１７ａと利得変更回路１７ｂとの間の利得比及び両者の位相差を計算する。また、測定された基準信号の値に基づいて低利得増幅器３ａと高利得増幅器６ａとの間の利得比及び両者の位相差を計算し、低利得増幅器３ｂと高利得増幅器６ｂとの間の利得比及び両者の位相差を計算する。
【００７８】
最後に、図３中”Ｓ２０８”において演算制御回路２３は計算した低利得増幅器３ａと高利得増幅器６ａとの間の利得比及び両者の位相差に基づき低利得データと高利得データを合成して測定光用チャンネル５５で得られたインターフェログラムを生成し、計算した低利得増幅器３ｂと高利得増幅器６ｂとの間の利得比及び両者の位相差に基づき低利得データと高利得データを合成して参照光用チャンネル５６で得られたインターフェログラムを生成する。
【００７９】
さらに、演算制御回路２３は利得変更回路１７ａと利得変更回路１７ｂとの間の利得比及び両者の位相差に基づき測定光用チャンネル５５で得られたインターフェログラムを参照光用チャンネル５６で得られたインターフェログラムで割ってセルブランク時の光量比を計算する。
【００８０】
一方、測定時の光量比及び吸光度を測定は、図４中”Ｓ３０１”において演算制御回路２３はスイッチ回路１６ａ及び１６ｂを制御してローパスフィルタ回路１４ａ及び１４ｂの出力を選択し、スイッチ回路２８を制御して内部クロック発生回路２９の出力である内部クロック信号１０５を選択する。
【００８１】
例えば、スイッチ回路１６ａ及び１６ｂを制御して図１中”Ｂ”及び”Ｅ”に示す第２の入力端子に出力端子を接続し、スイッチ回路２８を制御して図１中”Ｇ”に示す入力端子に出力端子を接続する。
【００８２】
図４中”Ｓ３０２”において演算制御回路２３は利得変更回路１７ａ及び１７ｂの利得を”１”に設定し、受光手段１２ａ及び１２ｂの出力のうちローパスフィルタ回路１４ａ及び１４ｂを通過した直流値をＡ／Ｄ変換器４ａ及び４ｂ等でディジタル信号に変換して取り込むと共に測定された直流値に基づき利得変更回路１７ａ及び１７ｂの利得を変更する。
【００８３】
また、図４中”Ｓ３０３”において演算制御回路２３はスイッチ回路１６ａ及び１６ｂを制御してハイパスフィルタ回路１３ａ及び１３ｂの出力を選択し、スイッチ回路２８を制御してトリガ生成回路２７の出力であるトリガ信号１０４を選択する。
【００８４】
例えば、スイッチ回路１６ａ及び１６ｂを制御して図１中”Ａ”及び”Ｄ”に示す第１の入力端子に出力端子を接続し、スイッチ回路２８を制御して図１中”Ｈ”に示す入力端子に出力端子を接続する。
【００８５】
図４中”Ｓ３０４”において演算制御回路２３は受光手段１２ａ及び１２ｂの出力のうちハイパスフィルタ回路１３ａ及び１３ｂを通過した信号成分（交流成分）をＡ／Ｄ変換器４ａ，４ｂ，７ａ及び７ｂでディジタル信号に変換して取り込みインターフェログラムを得る。
【００８６】
図４中”Ｓ３０５”において演算制御回路２３はスイッチ回路１６ａ及び１６ｂを制御して基準信号発生回路１５の出力である基準信号１０３を選択し、スイッチ回路２８を制御して内部クロック発生回路２８の出力である内部クロック信号１０５を選択する。
【００８７】
例えば、スイッチ回路１６ａ及び１６ｂを制御して図１中”Ｃ”及び”Ｆ”に示す第３の入力端子に出力端子を接続し、スイッチ回路２８を制御して図１中”Ｇ”に示す入力端子に出力端子を接続する。
【００８８】
図４中”Ｓ３０６”において演算制御回路２３は基準信号発生回路１５からの出力である基準信号１０３を測定する。
【００８９】
また、図４中”Ｓ３０７”において演算制御回路２３はＡ／Ｄ変換器４ａ，４ｂ，７ａ及び７ｂで測定された基準信号の値に基づいて利得変更回路１７ａと利得変更回路１７ｂとの間の利得比及び両者の位相差を計算する。また、測定された基準信号の値に基づいて低利得増幅器３ａと高利得増幅器６ａとの間の利得比及び両者の位相差を計算し、低利得増幅器３ｂと高利得増幅器６ｂとの間の利得比及び両者の位相差を計算する。
【００９０】
図４中”Ｓ３０８”において演算制御回路２３は計算した低利得増幅器３ａと高利得増幅器６ａとの間の利得比及び両者の位相差に基づき低利得データと高利得データを合成して測定光用チャンネル５５で得られたインターフェログラムを生成し、計算した低利得増幅器３ｂと高利得増幅器６ｂとの間の利得比及び両者の位相差に基づき低利得データと高利得データを合成して参照光用チャンネル５６で得られたインターフェログラムを生成する。
【００９１】
さらに、演算制御回路２３は利得変更回路１７ａと利得変更回路１７ｂとの間の利得比及び両者の位相差に基づき測定光用チャンネル５５で得られたインターフェログラムを参照光用チャンネル５６で得られたインターフェログラムで割って測定時の光量比を計算する。
【００９２】
最後に、図４中”Ｓ３０９”において演算制御回路２３は吸光度を以下の式により計算する。
吸光度＝(測定時時の光量比)／(セルブランク時の光量比) （１）
【００９３】
すなわち、低利得増幅器と高利得増幅器との間の利得比及び両者の位相差に基づき合成されるインターフェログラムが補償され、利得変更回路１７ａと利得変更回路１７ｂとの間の利得比及び両者の位相差に基づき測定光チャンネル５５と参照光チャンネル５６との間の吸光度が補償されることになる。
【００９４】
この結果、測定された直流値に基づき利得変更回路の利得を変更し、基準信号を測定して得られた利得比及び位相差に基づき合成されるインターフェログラム及び吸光度の補償を行うことにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネル５５と参照光チャンネル５６との間の回路特性の補償が可能になる。
【００９５】
また、図５は本発明に係るフーリエ分光器の第２の実施例を示す構成ブロック図である。図５において３ａ〜８ａ，３ｂ〜８ｂ，１０，１１，１２ａ，１２ｂ，１２ｃ，１３ａ，１３ｂ，１４ａ，１４ｂ，１５，１６ａ，１６ｂ，１７ａ，１７ｂ，１８ａ，１８ｂ，２２，２４〜２９，１０１，１０２，１０４及び１０５は図１と同一符号を付してあり、２３ａは演算制御回路、３０は基準信号利得変更回路，１０３ａは基準信号である。
【００９６】
接続関係についても基本的に図１に示す実施例と同様であり、異なる点は基準信号発生回路１５の出力が基準信号利得変更回路３０を介してスイッチ回路１６ａ及び１６ｂの第３の入力端子に接続され、演算制御回路２３ａからの制御信号が基準信号利得変更回路３０の制御端子に接続される点である。
【００９７】
ここで、図５に示す実施例の動作を説明する。但し、図１と同一部分に関する説明は省略する。基準信号１０３の振幅が一定であり、尚且つ、利得変更回路１７ａ若しくは利得変更回路１７ｂの利得が最大になると高利得増幅器６ａ若しくは高利得増幅器６ｂで飽和が生じる場合がある。
【００９８】
このように、高利得増幅器６ａ若しくは高利得増幅器６ｂで飽和が生じると利得比や位相差の計算に必要なデータが得られなくなる。このため、高利得増幅器６ａ若しくは高利得増幅器６ｂで飽和が生じないように基準信号１０３の振幅を予め設定する必要がある。
【００９９】
但し、このように基準信号１０３の振幅を設定した場合、逆に、利得変更回路１７ａ若しくは利得変更回路１７ｂの利得が最小になると測定精度が低下してしまうことになる。
【０１００】
このため、演算制御回路２３は基準信号利得変更回路３０により利得変更回路１７ａ若しくは利得変更回路１７ｂの利得に応じて高利得増幅器６ａ若しくは高利得増幅器６ｂで飽和が生じないように基準信号１０３の振幅を調整する。
【０１０１】
この結果、基準信号利得変更回路３０で基準信号１０３の振幅を調整することにより、測定精度を向上させることができる。
【０１０２】
また、図６は本発明に係るフーリエ分光器の第３の実施例を示す構成ブロック図である。図６において３ａ〜８ａ，３ｂ〜８ｂ，１０，１１，１２ａ，１２ｂ，１２ｃ，１３ａ，１３ｂ，１４ａ，１４ｂ，１６ａ，１６ｂ，１７ａ，１７ｂ，１８ａ，１８ｂ，２２，２４〜２９，１０１，１０２，１０４及び１０５は図５と同一符号を付してあり、２３ｂは演算制御回路、３１は基準信号利得変更回路、１０７は参照光のインターフェログラムを用いた基準信号である。
【０１０３】
接続関係についても基本的に図５に示す実施例と同様であり、異なる点は基準信号発生回路１５が無く、ハイパスフィルタ１３ｂの出力がスイッチ回路１６ｂの第１の入力端子及び基準信号利得変更回路３１に入力端子に接続される点である。
【０１０４】
ここで、図６に示す実施例の動作を説明する。但し、図５と同一部分に関する説明は省略する。図６に示す実施例ではハイパスフィルタ回路１３ｂの出力である参照光のインターフェログラムを振幅を調整したものを基準信号１０７として用いている。
【０１０５】
この場合、基準信号としてインターフェログラムを用いることにより、正弦波と比較してインターフェログラムは広帯域の周波数成分を包含しているので広帯域の利得比や位相差を測定することが可能になる。すなわち、広帯域の周波数成分を含んだ信号を用いることにより、広帯域の利得比や位相差を測定することが可能になる。
【０１０６】
なお、基準信号発生回路１５としては周波数固定の正弦波や三角波を用いるだけではなく、周波数を掃引させた正弦波を用いることにより、利得変更回路間や高利得増幅器と低利得増幅器との間の伝達関数比を求めることできて、前述の利得比や位相差を求めることも可能である。
【０１０７】
また、図１の説明においては受光手段の直流値に基づき利得変更回路の利得を変更していたが、干渉によりインターフェログラムの絶対値は直流値よりも小さくなる。このため、低利得増幅器３ａ及び３ｂの出力を測定した得られたインターフェログラムの最大値に基づき利得変更回路の利得を変更することによりＡ／Ｄ変換器のレンジを有効に使用することが可能になる。
【０１０８】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１乃至請求項６及び請求項８の発明によれば、測定された直流値に基づき利得変更回路の利得を変更し、基準信号を測定して得られた利得比及び位相差に基づき合成されるインターフェログラム及び吸光度の補償を行うことにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネルと参照光チャンネルとの間の回路特性の補償が可能になる。
【０１０９】
また、請求項７の発明によれば、基準信号利得変更回路で基準信号の振幅を調整することにより、測定精度を向上させることができる。
【０１１０】
また、請求項９の発明によれば、周波数を掃引させた正弦波を用いることにより、利得変更回路間や高利得増幅器と低利得増幅器との間の伝達関数比を求めることできて、前述の利得比や位相差を求めることも可能である。
【０１１１】
また、請求項１０及び請求項１１の発明によれば、基準信号として広帯域の周波数成分を含んだ信号を用いることにより、広帯域の利得比や位相差を測定することが可能になる。
【図面の簡単な説明】
【図１】本発明に係るフーリエ分光器の一実施例を示す構成ブロック図である。
【図２】演算制御回路の動作を説明するフロー図である。
【図３】演算制御回路の動作を説明するフロー図である。
【図４】演算制御回路の動作を説明するフロー図である。
【図５】本発明に係るフーリエ分光器の第２の実施例を示す構成ブロック図である。
【図６】本発明に係るフーリエ分光器の第３の実施例を示す構成ブロック図である。
【図７】従来のフーリエ分光器の一例を示す構成ブロック図である。
【図８】高Ｓ／Ｎのインターフェログラムの生成を示すタイミング図である。
【図９】従来のフーリエ分光器の一例を示す構成ブロック図である。
【図１０】演算制御回路の動作を説明するフロー図である。
【符号の説明】
１，１２，１２ａ，１２ｂ，１２ｃ 受光手段
２ フィルタ回路
３，３ａ，３ｂ 低利得増幅器
４，４ａ，４ｂ，７，７ａ，７ｂ，１９ Ａ／Ｄ変換器
５，５ａ，５ｂ，８，８ａ，８ｂ 記憶回路
６，６ａ，６ｂ 高利得増幅器
９，２１，２３，２３ａ，２３ｂ 演算制御回路
１０ 干渉計
１１ 測定対象
１３，１３ａ，１３ｂ，１８，１８ａ，１８ｂ，２４，２５ ハイパスフィルタ回路
１４，１４ａ，１４ｂ ローパスフィルタ回路
１５ 基準信号発生回路
１６，１６ａ，１６ｂ，２８ スイッチ回路
１７，１７ａ，１７ｂ 利得変更回路
２０ 記憶回路
２１ 光分岐手段
２６ 比較器
２７ トリガ生成回路
２９ 内部クロック発生回路
３０，３１ 基準信号利得変更回路
５０ 低利得処理チャンネル
５１ 高利得処理チャンネル
５２ 処理手段
５３ フィルタ手段
５４ 信号処理手段
５５ 測定光用チャンネル
５６ 参照光用チャンネル
５７ クロック供給手段
１００ 干渉光
１０１ 測定光
１０２ 参照光
１０３，１０３ａ，１０６ 基準信号
１０４ トリガ信号
１０５ 内部クロック信号
【発明の属する技術分野】
本発明は、フーリエ分光器に関し、特にＳ／Ｎを向上させることがフーリエ分光器に関する。
【０００２】
【従来の技術】
従来のフーリエ分光器は、干渉計を走査して測定光の干渉光を測定し、この測定結果をコンピュータ等の演算制御手段でフーリエ変換することにより測定光のスペクトルを求める。
【０００３】
測定結果であるインターフェログラムの中央部には急峻なセンターバーストと呼ばれるピークが存在する。このため従来のフーリエ分光器ではこのセンターバーストを飽和させないようにＡ／Ｄ変換器のフルスパンを設定するので、量子化電圧が増大してしまいＳ／Ｎが低下してしまうと言った問題点があった。
【０００４】
このような問題点を解決するため本願出願人の出願に係る「特願平７−１５４１８１（特開平９−００５１６０）」がある。前記出願では高利得処理チャンネルと低利得処理チャンネルの２系統の処理チャンネルを設け、高利得処理チャンネルでの測定結果の内飽和した部分を低利得処理チャンネルでの測定結果で置換することにより高Ｓ／Ｎのフーリエ分光器を実現している。
【０００５】
図７はこのような従来のフーリエ分光器の一例を示す構成ブロック図である。図７において１は受光素子であるフォトダイオード及び電流電圧変換回路から構成される受光手段、２はサンプリング周波数の１／２以上の高周波数信号を減衰させるフィルタ回路、３はセンターバースト部分が飽和しないように利得が設定された低利得増幅器、４及び７はＡ／Ｄ変換器、５及び８は記憶回路、６はセンターバースト部分が飽和するように利得が設定された高利得増幅器、９は演算制御回路、１００は図示しない干渉計からの干渉光である。
【０００６】
また、３〜５は低利得処理チャンネル５０を、６〜８は高利得処理チャンネル５１を、１〜８は処理手段５２をそれぞれ構成している。
【０００７】
干渉光１００は受光手段１に入射され、受光手段１の出力はフィルタ回路２を介して低利得増幅器３及び高利得増幅器６にそれぞれ接続される。低利得増幅器３及び高利得増幅器６の出力はそれぞれＡ／Ｄ変換器４及び７に接続され、Ａ／Ｄ変換器４及び７の出力は記憶回路５及び８に接続される。また、記憶回路５及び８の出力は演算制御回路９にそれぞれ接続される。
【０００８】
ここで、図７に示す従来例の動作を図８を用いて説明する図８は高Ｓ／Ｎのインターフェログラムの生成を示すタイミング図である。
【０００９】
受光手段１で検出された干渉光１００は電気信号に変換され、フィルタ回路２でサンプリング周波数の１／２以上の高周波数信号が減衰される。このフィルタ回路２の出力信号は低利得増幅器３及び高利得増幅器６でそれぞれ増幅され、Ａ／Ｄ変換器４及び７でディジタル信号に変換された後記憶回路５及び８に格納される。
【００１０】
演算制御回路９は記憶回路５及び８に格納された各々のインターフェログラムの合成処理を行い。合成されたインターフェログラムをフーリエ変換して測定光のスペクトルを求める。
【００１１】
図８（ａ）は低利得処理チャンネル５０で得られたインターフェログラム（以下単に低利得データと呼ぶ。）の一例を、図８（ｂ）は高利得処理チャンネル５１で得られたインターフェログラム（以下単に高利得データと呼ぶ。）の一例をそれぞれ示す特性曲線である。但し、図８（ｂ）に示す特性曲線は高利得増幅器６の設定利得で除算されて図８（ａ）の特性曲線に対して電圧値が換算されている。
【００１２】
図８中”ＳＶ０１”及び”ＳＶ０２”に示す飽和電圧レベルを越える部分では信号が飽和しているので、演算制御回路９は図８中”ＳＲ０１”に示す飽和範囲を検出する。
【００１３】
そして、演算制御回路９は前記飽和範囲の高利得データを低利得データに置き換えて図８（ｃ）に示す合成されたインターフェログラムを生成させる。すなわち、図８中”ＳＶ０３”及び”ＳＶ０４”に示す飽和電圧レベルを越える範囲である図８中”ＬＤ０１”の部分は低利得データが適用され、その他の部分である図８中”ＨＤ０１”及び”ＨＤ０２”の部分には低利得データに対して換算された高利得データがそれぞれ適用される。
【００１４】
この結果、高利得処理チャンネル５１でゼロ付記の微小な信号を検出し、低利得処理チャンネル５０でセンターバースト付近の変動を非飽和で検出して両者の信号を合成することにより、見かけ上入力レンジが広くなり、Ａ／Ｄ変換器のノイズが低減するので高Ｓ／Ｎのフーリエ分光器が実現できる。
【００１５】
一方、図７に示す従来例とは別の考え方、すなわち、インターフェログラムが飽和しない程度に回路の利得を制御することによりＳ／Ｎを向上させることができる。このような問題点解決法は本願出願人の出願に係る「特願平１１−１２６７５９」に記載されている。
【００１６】
図９はこのような従来のフーリエ分光器の一例を示す構成ブロック図である。図９において１０は干渉計、１１は測定対象、１２はフォトダイオードと電流電圧変換回路から構成される受光手段、１３はハイパスフィルタ回路、１４はローパスフィルタ回路、１５は正弦波、三角波や直流信号等の基準信号を発生させる基準信号発生回路、１６はスイッチ回路、１７は利得の異なる複数個の増幅器の一を選択する利得変更回路、１８は高周波ノイズを除去するハイパスフィルタ回路、１９はＡ／Ｄ変換器、２０は記憶回路、２１は演算制御回路である。また、１３〜１４はフィルタ手段５３を、１８〜２０は信号処理手段５４をそれぞれ構成している。
【００１７】
干渉計１０からの出力光である干渉光は測定対象１１を透過して受光手段１２に入射される。受光手段１２の出力はハイパスフィルタ回路１３及びローパスフィルタ回路１４にそれぞれ接続され、ハイパスフィルタ回路１３の出力はスイッチ回路１６の第１の入力端子に接続され、ローパスフィルタ回路１４の出力はスイッチ回路１６の第２の入力端子に接続される。また、基準信号発生回路１５の出力はスイッチ回路１６の第３の入力端子に接続される。
【００１８】
スイッチ回路１６の出力端子は利得変更回路１７に接続され、利得変更回路１７の出力はフィルタ回路１８を介してＡ／Ｄ変換器１９に接続される。Ａ／Ｄ変換器１９の出力は記憶回路２０に接続され、記憶回路２０の出力は演算制御回路２１に接続される。また、演算制御回路２１からの制御信号がスイッチ回路１６の制御入力端子及び利得変更回路１７の制御入力端子にそれぞれ接続される。
【００１９】
ここで、図９に示す実施例の動作を図１０を用いて説明する。図１０は演算制御回路２１の動作を説明するフロー図である。
【００２０】
干渉計１０からの干渉光は測定対象１１を透過する際に減衰を受けて受光手段１２において電圧信号に変換される。この電圧信号には直流成分が含まれているのでハイパスフィルタ回路１３により直流成分を除去した後、利得変更回路１７で適宜増幅される。
【００２１】
利得変更回路１７の出力はＡ／Ｄ変換器１９でディジタル信号に変換され、演算制御回路２１においてフーリエ変換処理等を行い光のスペクトルが求められる。
【００２２】
さらに、図１０を用いて詳細に説明する。図１０中”Ｓ００１”において演算制御回路２１はスイッチ回路１６を制御してローパスフィルタ回路１４の出力を選択する。
【００２３】
例えば、スイッチ回路１６を制御して図１中”Ｂ”に示す第２の入力端子に出力端子を接続する。
【００２４】
図１０中”Ｓ００２”において演算制御回路２１は利得変更回路１７を制御して利得変更回路１７の利得を”１”に設定する。例えば、利得変更回路１７を構成する複数の増幅器のうちで利得が”１”のものを選択するように利得変更回路１７内部のスイッチを切り換える。
【００２５】
図１０中”Ｓ００３”において演算制御回路２１は受光手段１２の出力のうちローパスフィルタ回路１４を通過した直流値をＡ／Ｄ変換器２０でディジタル信号に変換して取り込むと共に図１０中”Ｓ００４”において測定された直流値に基づき利得変更回路１７の利得を変更する。
【００２６】
例えば、Ａ／Ｄ変換器２０の入力レンジが飽和しない程度に利得を変更して、Ａ／Ｄ変換のノイズ成分が大きくならないようにする。
【００２７】
また、図１０中”Ｓ００５”において演算制御回路２１はスイッチ回路１６を制御してハイパスフィルタ回路１３の出力を選択する。例えば、スイッチ回路１６を制御して図１中”Ａ”に示す第１の入力端子に出力端子を接続する。
【００２８】
図１０中”Ｓ００６”において演算制御回路２１は受光手段１２の出力のうちハイパスフィルタ回路１３を通過した信号成分（交流成分）をＡ／Ｄ変換器２０でディジタル信号に変換して取り込みインターフェログラムを得る。
【００２９】
図１０中”Ｓ００７”において演算制御回路２１はスイッチ回路１６を制御して基準信号発生回路１５の出力を選択する。例えば、スイッチ回路１６を制御して図１中”Ｃ”に示す第３の入力端子に出力端子を接続する。
【００３０】
図１０中”Ｓ００８”において演算制御回路２１は基準信号発生回路１５からの出力である基準信号を測定して利得変更回路１７の実際の利得を求める。そして、図１０中”Ｓ００９”において先に測定したインターフェログラムの利得を求められた実際の利得で補償した上でフーリエ変換して波数毎の光量を計算する。
【００３１】
この結果、測定された直流値に基づき利得変更回路１７の利得を変更することにより、回路利得が固定であって従来例と比較してＳ／Ｎが向上することになる。また、基準信号によって得られた利得に基づきインターフェログラムの補償を行うことにより、変動した回路特性の校正処理をすることが可能になる。
【００３２】
【発明が解決しようとする課題】
しかし、図７に示す従来例では低利得増幅器３の利得は固定であるので測定対象の透過時により多くの減衰が生じた場合にはＡ／Ｄ変換器４に入力される電圧信号が低下してしまい、Ａ／Ｄ変換のノイズ成分が大きくなりＳ／Ｎが悪化してしまうと言った問題点があった。
【００３３】
一方、図９に示す従来例では利得を切り換えることによりＡ／Ｄ変換器の量子化誤差は減少するものの、利得の補正が必要になる。特に測定光のみのシングルビーム構成で補正する場合には回路の絶対利得を測定する必要性があり、基準信号の安定性が要求されると言った問題点があった。
従って本発明が解決しようとする課題は、ダブルビーム構成でＳ／Ｎを向上させると共に回路特性の変動を校正することが可能なフーリエ分光器を実現することにある。
【００３４】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
干渉計を走査して測定光の干渉光を測定し、この測定結果を演算制御回路でフーリエ変換することにより測定光のスペクトルを求めるフーリエ分光器において、
前記干渉計の出力光を２つに分岐する光分岐手段と、この光分岐手段で分岐され測定対象を透過した測定光を検出する第１の受光手段と、この第１の受光手段の出力が印加される第１のローパスフィルタ回路と、前記第１の受光手段の出力が印加される第１のハイパスフィルタ回路と、前記第１のローパスフィルタ回路の出力若しくは前記第１のハイパスフィルタ回路の出力のいずれか一方を選択する第１のスイッチ回路と、この第１のスイッチ回路の出力を設定された利得で増幅する第１の利得変更回路と、この第１の利得変更回路の出力をディジタル信号に変換して保持する第１の低利得処理チャンネルと、前記の第１の利得変更回路の出力をディジタル信号に変換して保持する第１の高利得処理チャンネルとから構成される測定光用チャンネルと、前記光分岐手段で分岐され直接入射される参照光を検出する第２の受光手段と、この第２の受光手段の出力が印加される第２のローパスフィルタ回路と、前記第２の受光手段の出力が印加される第２のハイパスフィルタ回路と、前記第２のローパスフィルタ回路の出力若しくは前記第２のハイパスフィルタ回路の出力のいずれか一方を選択する第２のスイッチ回路と、この第２のスイッチ回路の出力を設定された利得で増幅する第２の利得変更回路と、この第２の利得変更回路の出力をディジタル信号に変換して保持する第２の低利得処理チャンネルと、前記第２の利得変更回路の出力をディジタル信号に変換して保持する第２の高利得処理チャンネルとから構成される参照光用チャンネルと、前記測定光用チャンネル及び前記参照光用チャンネルにトリガ信号若しくは内部クロック信号を供給するクロック供給手段と、基準信号を発生させる基準信号発生回路と、前記基準信号を測定して得られた前記第１の低利得処理チャンネルと前記第１の高利得処理チャンネルとの間の利得比及び両者の位相差に基づき前記測定光用チャンネルで合成されるインターフェログラムの補償を行い、前記基準信号を測定して得られた前記第２の低利得処理チャンネルと前記第２の高利得処理チャンネルとの間の利得比及び両者の位相差に基づき前記参照光用チャンネルで合成されるインターフェログラムの補償を行うと共に、前記第１及び第２の利得変更回路間の利得比及び両者の位相差に基づき吸光度の補償を行う演算制御回路とを備えたことにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネルと参照光チャンネルとの間の回路特性の補償が可能になる。
【００３５】
請求項２記載の発明は、
請求項１記載の発明であるフーリエ分光器において、
前記演算制御回路が、
前記測定対象を干渉光の光路から外しておき、前記第１及び第２の利得変更回路間の利得比及び両者の位相差に基づき前記測定光用チャンネルで得られたインターフェログラムを前記参照光用チャンネルで得られたインターフェログラムで割ってセルブランク時の光量比を計算し、前記測定対象を干渉光の光路に挿入し、前記第１及び第２の利得変更回路間の利得比及び両者の位相差に基づき前記測定光用チャンネルで得られたインターフェログラムを前記参照光用チャンネルで得られたインターフェログラムで割って測定時の光量比を計算し、前記測定時の光量比を前記セルブランク時の光量比を割って吸光度を計算することにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネルと参照光チャンネルとの間の回路特性の補償が可能になる。
【００３６】
請求項３記載の発明は、
請求項２記載の発明であるフーリエ分光器において、
前記演算制御回路が、
前記第１のローパスフィルタ回路の出力と内部クロック信号とを選択して測定された前記直流値に基づき利得を変更し、前記第１のハイパスフィルタ回路とトリガ信号とを選択してインターフェログラムを測定し、内部クロック信号と選択して基準信号を測定し、前記前記第１の低利得処理チャンネルと前記前記第１の高利得処理チャンネルとの間の利得比及び両者の位相差を計算し、前記前記第１の低利得処理チャンネルと前記前記第１の高利得処理チャンネルとの間の利得比及び両者の位相差に基づきデータを合成して前記測定光用チャンネルのインターフェログラムを生成することにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネルと参照光チャンネルとの間の回路特性の補償が可能になる。
【００３７】
請求項４記載の発明は、
請求項２記載の発明であるフーリエ分光器において、
前記演算制御回路が、
前記第２のローパスフィルタ回路の出力と内部クロック信号とを選択して測定された前記直流値に基づき利得を変更し、前記第２のハイパスフィルタ回路とトリガ信号とを選択してインターフェログラムを測定し、内部クロック信号と選択して基準信号を測定し、前記前記第２の低利得処理チャンネルと前記前記第２の高利得処理チャンネルとの間の利得比及び両者の位相差を計算し、前記前記第２の低利得処理チャンネルと前記前記第２の高利得処理チャンネルとの間の利得比及び両者の位相差に基づきデータを合成して前記参照光用チャンネルのインターフェログラムを生成することにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネルと参照光チャンネルとの間の回路特性の補償が可能になる。
【００３８】
請求項５記載の発明は、
請求項１記載の発明であるフーリエ分光器において、
基準信号利得変更回路を備え、前記演算制御回路が、前記基準信号利得変更回路を制御して前記基準信号の振幅を調整することにより、測定精度を向上させることができる。
【００３９】
請求項６記載の発明は、
請求項１若しくは請求項２記載の発明であるフーリエ分光器において、
前記基準信号が、周波数固定の正弦波若しくは三角波であることにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネルと参照光チャンネルとの間の回路特性の補償が可能になる。
【００４０】
請求項７記載の発明は、
請求項１若しくは請求項２記載の発明であるフーリエ分光器において、
前記基準信号が、周波数を掃引させた正弦波であることにより、利得変更回路間や高利得増幅器と低利得増幅器との間の伝達関数比が求まり、利得比や位相差を求めることが可能になる。
【００４１】
請求項８記載の発明は、
請求項１若しくは請求項２記載の発明であるフーリエ分光器において、
前記基準信号が、前記正弦波と比較して広帯域の周波数成分を含んだ信号であることにより、広帯域の利得比や位相差を測定することが可能になる。
【００４２】
請求項９記載の発明は、
請求項８記載の発明であるフーリエ分光器において、
前記広帯域の周波数成分を含んだ信号が、前記参照光用チャンネルで測定されたインターフェログラムであることにより、広帯域の利得比や位相差を測定することが可能になる。
【００４３】
請求項１０記載の発明は、
請求項１及び請求項７記載の発明であるフーリエ分光器において、
前記基準信号が、
広帯域の周波数成分を含んだ信号であることにより、広帯域の利得比や位相差を測定することが可能になる。
【００４４】
請求項１１記載の発明は、
請求項１０記載の発明であるフーリエ分光器において、
前記広帯域の周波数成分を含んだ信号が、
前記参照光用チャンネルで測定されたインターフェログラムであることにより、広帯域の利得比や位相差を測定することが可能になる。
【００４５】
【発明の実施の形態】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るフーリエ分光器の一実施例を示す構成ブロック図である。
【００４６】
図１において１０，１１及び１５は図９と同一符号を付してあり、３ａ及び３ｂは低利得増幅器、４ａ，４ｂ，７ａ及び７ｂはＡ／Ｄ変換器、５ａ，５ｂ，８ａ及び８ｂは記憶回路、６ａ及び６ｂは高利得増幅器、１２ａ，１２ｂ及び１２ｃは受光手段、１３ａ，１３ｂ，１８ａ，１８ｂ，２４及び２５はハイパスフィルタ回路、１４ａ及び１４ｂはローパスフィルタ回路、１６ａ，１６ｂ及び２８はスイッチ回路、１７ａ及び１７ｂは利得変更回路、２３は演算制御回路、２６は比較器、２７はトリガ生成回路、２９は内部クロック発生回路である。
【００４７】
また、１０１は測定光、１０２は参照光、１０３は基準信号、１０４はトリガ信号、１０５は内部クロック信号である。
【００４８】
さらに、３ａ〜８ａ、１２ａ〜１４ａ及び１６ａ〜１８ａは測定光用チャンネル５５を、３ｂ〜８ｂ、１２ｂ〜１４ｂ及び１６ｂ〜１８ｂは参照光用チャンネル５６を、１２ｃ及び２４〜２９はクロック供給手段５７をそれぞれ構成している。また、３ａ〜５ａと３ｂ〜５ｂは低利得処理チャンネルを構成し、６ａ〜８ａと６ｂ〜８ｂは高利得処理チャンネルを構成している。
【００４９】
干渉計１０からの出力光である干渉光は光分岐手段２２で２つに分岐され一方の干渉光は測定対象１１を透過して測定光１０１として受光手段１２ａに入射され、他方の干渉光は参照光１０２として直接受光手段１２ｂに入射される
【００５０】
受光手段１２ａの出力はハイパスフィルタ回路１３ａ及びローパスフィルタ回路１４ａにそれぞれ接続され、ハイパスフィルタ回路１３ａの出力はスイッチ回路１６ａの第１の入力端子に接続され、ローパスフィルタ回路１４ａの出力はスイッチ回路１６ａの第２の入力端子に接続される。
【００５１】
また、受光手段１２ｂの出力はハイパスフィルタ回路１３ｂ及びローパスフィルタ回路１４ｂにそれぞれ接続され、ハイパスフィルタ回路１３ｂの出力はスイッチ回路１６ｂの第１の入力端子に接続され、ローパスフィルタ回路１４ｂの出力はスイッチ回路１６ｂの第２の入力端子に接続される。
【００５２】
また、基準信号発生回路１５の出力である基準信号１０３はスイッチ回路１６ａ及び１６ｂの第３の入力端子にそれぞれ接続される。
【００５３】
スイッチ回路１６ａの出力端子は利得変更回路１７ａに接続され、利得変更回路１７ａの出力はハイパスフィルタ回路１８ａを介して低利得増幅器３ａ及び高利得増幅器６ａにそれぞれ接続される。
【００５４】
低利得増幅器３ａ及び高利得増幅器６ａの出力はそれぞれＡ／Ｄ変換器４ａ及び７ａに接続され、Ａ／Ｄ変換器４ａ及び７ａの出力は記憶回路５ａ及び８ａにそれぞれ接続される。また、記憶回路５ａ及び８ａの出力は演算制御回路２３にそれぞれ接続される。
【００５５】
スイッチ回路１６ｂの出力端子は利得変更回路１７ｂに接続され、利得変更回路１７ｂの出力はハイパスフィルタ回路１８ｂを介して低利得増幅器３ｂ及び高利得増幅器６ｂにそれぞれ接続される。
【００５６】
低利得増幅器３ｂ及び高利得増幅器６ｂの出力はそれぞれＡ／Ｄ変換器４ｂ及び７ｂに接続され、Ａ／Ｄ変換器４ｂ及び７ｂの出力は記憶回路５ｂ及び８ｂにそれぞれ接続される。また、記憶回路５ｂ及び８ｂの出力は演算制御回路２３にそれぞれ接続される。
【００５７】
一方、干渉計１０内部で発生した変位信号を得るためのＨｅＮｅレーザの干渉光は受光手段１２ｃに入射され、受光手段１２ｃの出力はハイパスフィルタ回路２４及び２５を介して比較器２６に接続される。
【００５８】
比較器２６の出力はトリガ生成回路２７に接続され、トリガ生成回路２７の出力であるトリガ信号１０４はスイッチ回路２８の一方の入力端子に接続される。また、内部クロック発生回路２９の出力である内部クロック信号１０５はスイッチ回路２８の他方の入力端子に接続される。
【００５９】
スイッチ回路２８の出力はＡ／Ｄ変換器４ａ，４ｂ，７ａ及び７ｂのクロック入力端子にそれぞれ接続される。また、演算制御回路２３からの制御信号がスイッチ回路１６ａ，１６ｂ及び２８の制御入力端子及び利得変更回路１７ａ及び１７ｂの制御入力端子にそれぞれ接続される。
【００６０】
ここで、図１に示す実施例の動作を図２，図３及び図４を用いて説明する。図２〜図４は演算制御回路２３の動作を説明するフロー図である。但し、従来例と同様の部分に関しては説明は省略する。
【００６１】
干渉計１０からの干渉光は光分岐手段２２で２つに分岐され一方の光は測定対象１１を透過する際に減衰を受けて受光手段１２ａにおいて電圧信号に変換される。また、他方の光は直接受光手段１２ｂに入射されて電圧信号に変換される。
【００６２】
また、干渉計１０からのＨｅＮｅレーザの干渉光は受光手段１２ｃに入射されて電気信号に変換されて、２つのハイパスフィルタ回路２４及び２５を介して比較器２６で２値の信号に変換され、トリガ生成回路２７においてトリガ信号１０４として生成される。
【００６３】
ハイパスフィルタ回路２４はハイパスフィルタ回路１３ａ及び１３ｂと同一特性を有しており、ハイパスフィルタ回路２５はハイパスフィルタ回路１８ａと同一特性を有している。
【００６４】
また、測定光用チャンネル５５及び参照光用チャンネル５６の内部の動作に関しては従来例と同様であるので説明は省略する。
【００６５】
図２中”Ｓ１０１”において演算制御回路２３は測定対象１１を干渉光の光路から外して（セルブランク）、図２中”Ｓ１０２”においてセルブランク時の光量比を測定する。
【００６６】
また、図２中”Ｓ１０３”において演算制御回路２３は測定対象１１を干渉光の光路に挿入し、図２中”Ｓ１０４”において測定時の光量比及び吸光度を測定する。図２中”Ｓ１０５”において演算制御回路２３は連続測定か否かを判断して連続測定の場合は図２中”Ｓ１０４”の処理に戻る。
【００６７】
ここで、さらに、セルブランク時の光量比の測定と測定時の光量比及び吸光度を測定に関して説明する。
【００６８】
セルブランク時の光量比の測定は、図３中”２０１”において演算制御回路２３はスイッチ回路１６ａ及び１６ｂを制御してローパスフィルタ回路１４ａ及び１４ｂの出力を選択し、スイッチ回路２８を制御して内部クロック発生回路２９の出力である内部クロック信号１０５を選択する。
【００６９】
例えば、スイッチ回路１６ａ及び１６ｂを制御して図１中”Ｂ”及び”Ｅ”に示す第２の入力端子に出力端子を接続し、スイッチ回路２８を制御して図１中”Ｇ”に示す入力端子に出力端子を接続する。
【００７０】
図３中”Ｓ２０２”において演算制御回路２３は利得変更回路１７ａ及び１７ｂの利得を”１”に設定し、受光手段１２ａ及び１２ｂの出力のうちローパスフィルタ回路１４ａ及び１４ｂを通過した直流値をＡ／Ｄ変換器４ａ及び４ｂ等でディジタル信号に変換して取り込むと共に測定された直流値に基づき利得変更回路１７ａ及び１７ｂの利得を変更する。
【００７１】
また、図３中”Ｓ２０３”において演算制御回路２３はスイッチ回路１６ａ及び１６ｂを制御してハイパスフィルタ回路１３ａ及び１３ｂの出力を選択し、スイッチ回路２８を制御してトリガ生成回路２７の出力であるトリガ信号１０４を選択する。
【００７２】
例えば、スイッチ回路１６ａ及び１６ｂを制御して図１中”Ａ”及び”Ｄ”に示す第１の入力端子に出力端子を接続し、スイッチ回路２８を制御して図１中”Ｈ”に示す入力端子に出力端子を接続する。
【００７３】
図３中”Ｓ２０４”において演算制御回路２３は受光手段１２ａ及び１２ｂの出力のうちハイパスフィルタ回路１３ａ及び１３ｂを通過した信号成分（交流成分）をＡ／Ｄ変換器４ａ，４ｂ，７ａ及び７ｂでディジタル信号に変換して取り込みインターフェログラムを得る。
【００７４】
図３中”Ｓ２０５”において演算制御回路２３はスイッチ回路１６ａ及び１６ｂを制御して基準信号発生回路１５の出力である基準信号１０３を選択し、スイッチ回路２８を制御して内部クロック発生回路２８の出力である内部クロック信号１０５を選択する。
【００７５】
例えば、スイッチ回路１６ａ及び１６ｂを制御して図１中”Ｃ”及び”Ｆ”に示す第３の入力端子に出力端子を接続し、スイッチ回路２８を制御して図１中”Ｇ”に示す入力端子に出力端子を接続する。
【００７６】
図３中”Ｓ２０６”において演算制御回路２３は基準信号発生回路１５からの出力である基準信号１０３を測定する。
【００７７】
また、図３中”Ｓ２０７”において演算制御回路２３はＡ／Ｄ変換器４ａ，４ｂ，７ａ及び７ｂで測定された基準信号の値に基づいて利得変更回路１７ａと利得変更回路１７ｂとの間の利得比及び両者の位相差を計算する。また、測定された基準信号の値に基づいて低利得増幅器３ａと高利得増幅器６ａとの間の利得比及び両者の位相差を計算し、低利得増幅器３ｂと高利得増幅器６ｂとの間の利得比及び両者の位相差を計算する。
【００７８】
最後に、図３中”Ｓ２０８”において演算制御回路２３は計算した低利得増幅器３ａと高利得増幅器６ａとの間の利得比及び両者の位相差に基づき低利得データと高利得データを合成して測定光用チャンネル５５で得られたインターフェログラムを生成し、計算した低利得増幅器３ｂと高利得増幅器６ｂとの間の利得比及び両者の位相差に基づき低利得データと高利得データを合成して参照光用チャンネル５６で得られたインターフェログラムを生成する。
【００７９】
さらに、演算制御回路２３は利得変更回路１７ａと利得変更回路１７ｂとの間の利得比及び両者の位相差に基づき測定光用チャンネル５５で得られたインターフェログラムを参照光用チャンネル５６で得られたインターフェログラムで割ってセルブランク時の光量比を計算する。
【００８０】
一方、測定時の光量比及び吸光度を測定は、図４中”Ｓ３０１”において演算制御回路２３はスイッチ回路１６ａ及び１６ｂを制御してローパスフィルタ回路１４ａ及び１４ｂの出力を選択し、スイッチ回路２８を制御して内部クロック発生回路２９の出力である内部クロック信号１０５を選択する。
【００８１】
例えば、スイッチ回路１６ａ及び１６ｂを制御して図１中”Ｂ”及び”Ｅ”に示す第２の入力端子に出力端子を接続し、スイッチ回路２８を制御して図１中”Ｇ”に示す入力端子に出力端子を接続する。
【００８２】
図４中”Ｓ３０２”において演算制御回路２３は利得変更回路１７ａ及び１７ｂの利得を”１”に設定し、受光手段１２ａ及び１２ｂの出力のうちローパスフィルタ回路１４ａ及び１４ｂを通過した直流値をＡ／Ｄ変換器４ａ及び４ｂ等でディジタル信号に変換して取り込むと共に測定された直流値に基づき利得変更回路１７ａ及び１７ｂの利得を変更する。
【００８３】
また、図４中”Ｓ３０３”において演算制御回路２３はスイッチ回路１６ａ及び１６ｂを制御してハイパスフィルタ回路１３ａ及び１３ｂの出力を選択し、スイッチ回路２８を制御してトリガ生成回路２７の出力であるトリガ信号１０４を選択する。
【００８４】
例えば、スイッチ回路１６ａ及び１６ｂを制御して図１中”Ａ”及び”Ｄ”に示す第１の入力端子に出力端子を接続し、スイッチ回路２８を制御して図１中”Ｈ”に示す入力端子に出力端子を接続する。
【００８５】
図４中”Ｓ３０４”において演算制御回路２３は受光手段１２ａ及び１２ｂの出力のうちハイパスフィルタ回路１３ａ及び１３ｂを通過した信号成分（交流成分）をＡ／Ｄ変換器４ａ，４ｂ，７ａ及び７ｂでディジタル信号に変換して取り込みインターフェログラムを得る。
【００８６】
図４中”Ｓ３０５”において演算制御回路２３はスイッチ回路１６ａ及び１６ｂを制御して基準信号発生回路１５の出力である基準信号１０３を選択し、スイッチ回路２８を制御して内部クロック発生回路２８の出力である内部クロック信号１０５を選択する。
【００８７】
例えば、スイッチ回路１６ａ及び１６ｂを制御して図１中”Ｃ”及び”Ｆ”に示す第３の入力端子に出力端子を接続し、スイッチ回路２８を制御して図１中”Ｇ”に示す入力端子に出力端子を接続する。
【００８８】
図４中”Ｓ３０６”において演算制御回路２３は基準信号発生回路１５からの出力である基準信号１０３を測定する。
【００８９】
また、図４中”Ｓ３０７”において演算制御回路２３はＡ／Ｄ変換器４ａ，４ｂ，７ａ及び７ｂで測定された基準信号の値に基づいて利得変更回路１７ａと利得変更回路１７ｂとの間の利得比及び両者の位相差を計算する。また、測定された基準信号の値に基づいて低利得増幅器３ａと高利得増幅器６ａとの間の利得比及び両者の位相差を計算し、低利得増幅器３ｂと高利得増幅器６ｂとの間の利得比及び両者の位相差を計算する。
【００９０】
図４中”Ｓ３０８”において演算制御回路２３は計算した低利得増幅器３ａと高利得増幅器６ａとの間の利得比及び両者の位相差に基づき低利得データと高利得データを合成して測定光用チャンネル５５で得られたインターフェログラムを生成し、計算した低利得増幅器３ｂと高利得増幅器６ｂとの間の利得比及び両者の位相差に基づき低利得データと高利得データを合成して参照光用チャンネル５６で得られたインターフェログラムを生成する。
【００９１】
さらに、演算制御回路２３は利得変更回路１７ａと利得変更回路１７ｂとの間の利得比及び両者の位相差に基づき測定光用チャンネル５５で得られたインターフェログラムを参照光用チャンネル５６で得られたインターフェログラムで割って測定時の光量比を計算する。
【００９２】
最後に、図４中”Ｓ３０９”において演算制御回路２３は吸光度を以下の式により計算する。
吸光度＝(測定時時の光量比)／(セルブランク時の光量比) （１）
【００９３】
すなわち、低利得増幅器と高利得増幅器との間の利得比及び両者の位相差に基づき合成されるインターフェログラムが補償され、利得変更回路１７ａと利得変更回路１７ｂとの間の利得比及び両者の位相差に基づき測定光チャンネル５５と参照光チャンネル５６との間の吸光度が補償されることになる。
【００９４】
この結果、測定された直流値に基づき利得変更回路の利得を変更し、基準信号を測定して得られた利得比及び位相差に基づき合成されるインターフェログラム及び吸光度の補償を行うことにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネル５５と参照光チャンネル５６との間の回路特性の補償が可能になる。
【００９５】
また、図５は本発明に係るフーリエ分光器の第２の実施例を示す構成ブロック図である。図５において３ａ〜８ａ，３ｂ〜８ｂ，１０，１１，１２ａ，１２ｂ，１２ｃ，１３ａ，１３ｂ，１４ａ，１４ｂ，１５，１６ａ，１６ｂ，１７ａ，１７ｂ，１８ａ，１８ｂ，２２，２４〜２９，１０１，１０２，１０４及び１０５は図１と同一符号を付してあり、２３ａは演算制御回路、３０は基準信号利得変更回路，１０３ａは基準信号である。
【００９６】
接続関係についても基本的に図１に示す実施例と同様であり、異なる点は基準信号発生回路１５の出力が基準信号利得変更回路３０を介してスイッチ回路１６ａ及び１６ｂの第３の入力端子に接続され、演算制御回路２３ａからの制御信号が基準信号利得変更回路３０の制御端子に接続される点である。
【００９７】
ここで、図５に示す実施例の動作を説明する。但し、図１と同一部分に関する説明は省略する。基準信号１０３の振幅が一定であり、尚且つ、利得変更回路１７ａ若しくは利得変更回路１７ｂの利得が最大になると高利得増幅器６ａ若しくは高利得増幅器６ｂで飽和が生じる場合がある。
【００９８】
このように、高利得増幅器６ａ若しくは高利得増幅器６ｂで飽和が生じると利得比や位相差の計算に必要なデータが得られなくなる。このため、高利得増幅器６ａ若しくは高利得増幅器６ｂで飽和が生じないように基準信号１０３の振幅を予め設定する必要がある。
【００９９】
但し、このように基準信号１０３の振幅を設定した場合、逆に、利得変更回路１７ａ若しくは利得変更回路１７ｂの利得が最小になると測定精度が低下してしまうことになる。
【０１００】
このため、演算制御回路２３は基準信号利得変更回路３０により利得変更回路１７ａ若しくは利得変更回路１７ｂの利得に応じて高利得増幅器６ａ若しくは高利得増幅器６ｂで飽和が生じないように基準信号１０３の振幅を調整する。
【０１０１】
この結果、基準信号利得変更回路３０で基準信号１０３の振幅を調整することにより、測定精度を向上させることができる。
【０１０２】
また、図６は本発明に係るフーリエ分光器の第３の実施例を示す構成ブロック図である。図６において３ａ〜８ａ，３ｂ〜８ｂ，１０，１１，１２ａ，１２ｂ，１２ｃ，１３ａ，１３ｂ，１４ａ，１４ｂ，１６ａ，１６ｂ，１７ａ，１７ｂ，１８ａ，１８ｂ，２２，２４〜２９，１０１，１０２，１０４及び１０５は図５と同一符号を付してあり、２３ｂは演算制御回路、３１は基準信号利得変更回路、１０７は参照光のインターフェログラムを用いた基準信号である。
【０１０３】
接続関係についても基本的に図５に示す実施例と同様であり、異なる点は基準信号発生回路１５が無く、ハイパスフィルタ１３ｂの出力がスイッチ回路１６ｂの第１の入力端子及び基準信号利得変更回路３１に入力端子に接続される点である。
【０１０４】
ここで、図６に示す実施例の動作を説明する。但し、図５と同一部分に関する説明は省略する。図６に示す実施例ではハイパスフィルタ回路１３ｂの出力である参照光のインターフェログラムを振幅を調整したものを基準信号１０７として用いている。
【０１０５】
この場合、基準信号としてインターフェログラムを用いることにより、正弦波と比較してインターフェログラムは広帯域の周波数成分を包含しているので広帯域の利得比や位相差を測定することが可能になる。すなわち、広帯域の周波数成分を含んだ信号を用いることにより、広帯域の利得比や位相差を測定することが可能になる。
【０１０６】
なお、基準信号発生回路１５としては周波数固定の正弦波や三角波を用いるだけではなく、周波数を掃引させた正弦波を用いることにより、利得変更回路間や高利得増幅器と低利得増幅器との間の伝達関数比を求めることできて、前述の利得比や位相差を求めることも可能である。
【０１０７】
また、図１の説明においては受光手段の直流値に基づき利得変更回路の利得を変更していたが、干渉によりインターフェログラムの絶対値は直流値よりも小さくなる。このため、低利得増幅器３ａ及び３ｂの出力を測定した得られたインターフェログラムの最大値に基づき利得変更回路の利得を変更することによりＡ／Ｄ変換器のレンジを有効に使用することが可能になる。
【０１０８】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１乃至請求項６及び請求項８の発明によれば、測定された直流値に基づき利得変更回路の利得を変更し、基準信号を測定して得られた利得比及び位相差に基づき合成されるインターフェログラム及び吸光度の補償を行うことにより、低利得増幅器と高利得増幅器との間の回路特性や測定光チャンネルと参照光チャンネルとの間の回路特性の補償が可能になる。
【０１０９】
また、請求項７の発明によれば、基準信号利得変更回路で基準信号の振幅を調整することにより、測定精度を向上させることができる。
【０１１０】
また、請求項９の発明によれば、周波数を掃引させた正弦波を用いることにより、利得変更回路間や高利得増幅器と低利得増幅器との間の伝達関数比を求めることできて、前述の利得比や位相差を求めることも可能である。
【０１１１】
また、請求項１０及び請求項１１の発明によれば、基準信号として広帯域の周波数成分を含んだ信号を用いることにより、広帯域の利得比や位相差を測定することが可能になる。
【図面の簡単な説明】
【図１】本発明に係るフーリエ分光器の一実施例を示す構成ブロック図である。
【図２】演算制御回路の動作を説明するフロー図である。
【図３】演算制御回路の動作を説明するフロー図である。
【図４】演算制御回路の動作を説明するフロー図である。
【図５】本発明に係るフーリエ分光器の第２の実施例を示す構成ブロック図である。
【図６】本発明に係るフーリエ分光器の第３の実施例を示す構成ブロック図である。
【図７】従来のフーリエ分光器の一例を示す構成ブロック図である。
【図８】高Ｓ／Ｎのインターフェログラムの生成を示すタイミング図である。
【図９】従来のフーリエ分光器の一例を示す構成ブロック図である。
【図１０】演算制御回路の動作を説明するフロー図である。
【符号の説明】
１，１２，１２ａ，１２ｂ，１２ｃ 受光手段
２ フィルタ回路
３，３ａ，３ｂ 低利得増幅器
４，４ａ，４ｂ，７，７ａ，７ｂ，１９ Ａ／Ｄ変換器
５，５ａ，５ｂ，８，８ａ，８ｂ 記憶回路
６，６ａ，６ｂ 高利得増幅器
９，２１，２３，２３ａ，２３ｂ 演算制御回路
１０ 干渉計
１１ 測定対象
１３，１３ａ，１３ｂ，１８，１８ａ，１８ｂ，２４，２５ ハイパスフィルタ回路
１４，１４ａ，１４ｂ ローパスフィルタ回路
１５ 基準信号発生回路
１６，１６ａ，１６ｂ，２８ スイッチ回路
１７，１７ａ，１７ｂ 利得変更回路
２０ 記憶回路
２１ 光分岐手段
２６ 比較器
２７ トリガ生成回路
２９ 内部クロック発生回路
３０，３１ 基準信号利得変更回路
５０ 低利得処理チャンネル
５１ 高利得処理チャンネル
５２ 処理手段
５３ フィルタ手段
５４ 信号処理手段
５５ 測定光用チャンネル
５６ 参照光用チャンネル
５７ クロック供給手段
１００ 干渉光
１０１ 測定光
１０２ 参照光
１０３，１０３ａ，１０６ 基準信号
１０４ トリガ信号
１０５ 内部クロック信号
Claims (9)
- 干渉計を走査して測定光の干渉光を測定し、この測定結果を演算制御回路でフーリエ変換することにより測定光のスペクトルを求めるフーリエ分光器において、
前記干渉計の出力光を２つに分岐する光分岐手段と、
この光分岐手段で分岐され測定対象を透過した測定光を検出する第１の受光手段と、この第１の受光手段の出力が印加される第１のローパスフィルタ回路と、前記第１の受光手段の出力が印加される第１のハイパスフィルタ回路と、前記第１のローパスフィルタ回路の出力若しくは前記第１のハイパスフィルタ回路の出力のいずれか一方を選択する第１のスイッチ回路と、この第１のスイッチ回路の出力を設定された利得で増幅する第１の利得変更回路と、この第１の利得変更回路の出力をディジタル信号に変換して保持する第１の低利得処理チャンネルと、前記の第１の利得変更回路の出力をディジタル信号に変換して保持する第１の高利得処理チャンネルとから構成される測定光用チャンネルと、
前記光分岐手段で分岐され直接入射される参照光を検出する第２の受光手段と、この第２の受光手段の出力が印加される第２のローパスフィルタ回路と、前記第２の受光手段の出力が印加される第２のハイパスフィルタ回路と、前記第２のローパスフィルタ回路の出力若しくは前記第２のハイパスフィルタ回路の出力のいずれか一方を選択する第２のスイッチ回路と、この第２のスイッチ回路の出力を設定された利得で増幅する第２の利得変更回路と、この第２の利得変更回路の出力をディジタル信号に変換して保持する第２の低利得処理チャンネルと、前記第２の利得変更回路の出力をディジタル信号に変換して保持する第２の高利得処理チャンネルとから構成される参照光用チャンネルと、
前記測定光用チャンネル及び前記参照光用チャンネルにトリガ信号若しくは内部クロック信号を供給するクロック供給手段と、
基準信号を発生させる基準信号発生回路と、
前記基準信号を測定して得られた前記第１の低利得処理チャンネルと前記第１の高利得処理チャンネルとの間の利得比及び両者の位相差に基づき前記測定光用チャンネルで合成されるインターフェログラムの補償を行い、前記基準信号を測定して得られた前記第２の低利得処理チャンネルと前記第２の高利得処理チャンネルとの間の利得比及び両者の位相差に基づき前記参照光用チャンネルで合成されるインターフェログラムの補償を行うと共に、前記第１及び第２の利得変更回路間の利得比及び両者の位相差に基づき吸光度の補償を行う演算制御回路とを備えたことを特徴とするフーリエ分光器。 - 前記演算制御回路が、
前記測定対象を干渉光の光路から外しておき、
前記第１及び第２の利得変更回路間の利得比及び両者の位相差に基づき前記測定光用チャンネルで得られたインターフェログラムを前記参照光用チャンネルで得られたインターフェログラムで割ってセルブランク時の光量比を計算し、
前記測定対象を干渉光の光路に挿入し、
前記第１及び第２の利得変更回路間の利得比及び両者の位相差に基づき前記測定光用チャンネルで得られたインターフェログラムを前記参照光用チャンネルで得られたインターフェログラムで割って測定時の光量比を計算し、
前記測定時の光量比を前記セルブランク時の光量比を割って吸光度を計算することを特徴とする
請求項１記載のフーリエ分光器。 - 前記演算制御回路が、
前記第１のローパスフィルタ回路の出力と内部クロック信号とを選択して測定された前記直流値に基づき利得を変更し、前記第１のハイパスフィルタ回路とトリガ信号とを選択してインターフェログラムを測定し、内部クロック信号と選択して基準信号を測定し、前記前記第１の低利得処理チャンネルと前記前記第１の高利得処理チャンネルとの間の利得比及び両者の位相差を計算し、前記前記第１の低利得処理チャンネルと前記前記第１の高利得処理チャンネルとの間の利得比及び両者の位相差に基づきデータを合成して前記測定光用チャンネルのインターフェログラムを生成することを特徴とする
請求項２記載のフーリエ分光器。 - 前記演算制御回路が、
前記第２のローパスフィルタ回路の出力と内部クロック信号とを選択して測定された前記直流値に基づき利得を変更し、前記第２のハイパスフィルタ回路とトリガ信号とを選択してインターフェログラムを測定し、内部クロック信号と選択して基準信号を測定し、前記前記第２の低利得処理チャンネルと前記前記第２の高利得処理チャンネルとの間の利得比及び両者の位相差を計算し、前記前記第２の低利得処理チャンネルと前記前記第２の高利得処理チャンネルとの間の利得比及び両者の位相差に基づきデータを合成して前記参照光用チャンネルのインターフェログラムを生成することを特徴とする
請求項２記載のフーリエ分光器。 - 基準信号利得変更回路を備え、
前記演算制御回路が、
前記基準信号利得変更回路を制御して前記基準信号の振幅を調整することを特徴とする
請求項１記載のフーリエ分光器。 - 前記基準信号が、
周波数固定の正弦波若しくは三角波であることを特徴とする
請求項１若しくは請求項２記載のフーリエ分光器。 - 前記基準信号が、
周波数を掃引させた正弦波であることを特徴とする
請求項１若しくは請求項２記載のフーリエ分光器。 - 前記基準信号が、
前記正弦波と比較して広帯域の周波数成分を含んだ信号であることを特徴とする
請求項１若しくは請求項２記載のフーリエ分光器。 - 前記広帯域の周波数成分を含んだ信号が、
前記参照光用チャンネルで測定されたインターフェログラムであることを特徴とする
請求項８記載のフーリエ分光器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12993499A JP3744723B2 (ja) | 1999-05-11 | 1999-05-11 | フーリエ分光器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12993499A JP3744723B2 (ja) | 1999-05-11 | 1999-05-11 | フーリエ分光器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000321140A JP2000321140A (ja) | 2000-11-24 |
| JP3744723B2 true JP3744723B2 (ja) | 2006-02-15 |
Family
ID=15022049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12993499A Expired - Lifetime JP3744723B2 (ja) | 1999-05-11 | 1999-05-11 | フーリエ分光器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3744723B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110749545B (zh) * | 2018-07-24 | 2022-04-29 | 谱钜科技股份有限公司 | 光谱仪引擎及其调整方法 |
| US11606154B2 (en) * | 2021-01-26 | 2023-03-14 | Rohde & Schwarz Gmbh & Co. Kg | Wideband spectrum analyzer |
-
1999
- 1999-05-11 JP JP12993499A patent/JP3744723B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000321140A (ja) | 2000-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5336717B2 (ja) | Ｒｆ受信器 | |
| KR100750004B1 (ko) | Ｄ급 증폭기 | |
| US7155019B2 (en) | Adaptive microphone matching in multi-microphone directional system | |
| US7193462B2 (en) | RF power amplifier system employing an analog predistortion module using zero crossings | |
| KR101097093B1 (ko) | 멱급수형 디지털 프리디스토터 및 그 제어 방법 | |
| US8018600B2 (en) | Interferometer for measuring displacement information of an object | |
| US6683495B2 (en) | Reduced architecture for multibranch feedforward power amplifier linearizers | |
| JP6174296B2 (ja) | インターリーブ・デジタイザ・チャネルの校正方法 | |
| US5715056A (en) | Fourier transform spectrometer having high and low gain channels | |
| US9712251B2 (en) | Distortion compensation device and compensation distortion method | |
| JP2007135214A (ja) | フィルタ等化方法 | |
| US7848455B2 (en) | Transmission circuit comprising multistage amplifier, and communication device | |
| JP3744723B2 (ja) | フーリエ分光器 | |
| JP2004069696A (ja) | カルマンフィルタによる光ヘテロダイン受信機の強度雑音除去 | |
| JP4130276B2 (ja) | ディジタル−アナログ変換器のスプリアスのないダイナミック・レンジを拡大する方法および装置 | |
| JP2000314662A (ja) | フーリエ分光器 | |
| JP3332080B2 (ja) | フーリエ分光器 | |
| KR100540575B1 (ko) | 배열 안테나 시스템의 캘리브레이션 장치 및 방법 | |
| JP4331135B2 (ja) | ループバック装置及び無線通信装置 | |
| WO2022269886A1 (ja) | 出力信号生成装置、フェーズドアレーアンテナおよびフェーズドアレーアンテナの出力信号校正方法 | |
| US20230188155A1 (en) | Signal processing apparatus for use in optical communication | |
| JP2008193719A (ja) | 無線送信装置 | |
| JP4546052B2 (ja) | Ａｍ−ｐｍ歪補償回路および方法 | |
| JP2023114735A (ja) | 信号発生装置、レベル補正値算出システム、レベル補正値算出方法 | |
| JP2007134769A (ja) | 無線送信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |