JP3210438B2 - データキャリアの集積回路 - Google Patents
データキャリアの集積回路Info
- Publication number
- JP3210438B2 JP3210438B2 JP25199792A JP25199792A JP3210438B2 JP 3210438 B2 JP3210438 B2 JP 3210438B2 JP 25199792 A JP25199792 A JP 25199792A JP 25199792 A JP25199792 A JP 25199792A JP 3210438 B2 JP3210438 B2 JP 3210438B2
- Authority
- JP
- Japan
- Prior art keywords
- equivalent
- integrated circuit
- data carrier
- type semiconductor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は固定施設との間で電波又
は交流磁界によってデータの交換を行うデータキャリア
に関するものであり、より詳しくはデータキャリアに使
用される集積回路とその使い方に関するものである。こ
こで言うデータキャリアとは工業用のデータタグ、非接
触型ＩＣカード、家畜の固体識別用標識、電子切符、電
子荷札、電子キー等を指している。
は交流磁界によってデータの交換を行うデータキャリア
に関するものであり、より詳しくはデータキャリアに使
用される集積回路とその使い方に関するものである。こ
こで言うデータキャリアとは工業用のデータタグ、非接
触型ＩＣカード、家畜の固体識別用標識、電子切符、電
子荷札、電子キー等を指している。
【０００２】
【従来の技術】データキャリア用ＩＣに限ったことでは
ないが、従来、Ｃ−ＭＯＳ−ＩＣでは電源線から切り離
されたダイオードを同一チップ上に他の回路素子と同時
に作ることは極めて困難なこととされていた。図４は従
来のＣ−ＭＯＳ−ＩＣで普通に使われているダイオード
の構造を示しており、Ｎ型半導体のシリコンウェーハに
作られたＩＣチップの断面を示している。図面上、
（ａ）で示すものはそのカソードがＩＣの構成基板その
ものでありプラス側電源線から切り離すことができな
い。一方、（ｂ）で示すものはＰ−層とＮ＋層の間にＰ
Ｎ接合があるが、ＩＣの構成基板まで含めて考えるとＮ
ＰＮトランジスタ構造をもっている。このため、前記Ｐ
Ｎ接合に電流Ｉｂを流すとＮ−層からＮ＋層へ電流Ｉｃ
の注入が発生するので前記ＰＮ接合をダイオードとして
使うことはできない。普通、このＰＮ接合はＰ−層をＩ
Ｃのマイナス側電源線に接続し、ＩＣの入力端子の保護
装置として使用されるものである。
ないが、従来、Ｃ−ＭＯＳ−ＩＣでは電源線から切り離
されたダイオードを同一チップ上に他の回路素子と同時
に作ることは極めて困難なこととされていた。図４は従
来のＣ−ＭＯＳ−ＩＣで普通に使われているダイオード
の構造を示しており、Ｎ型半導体のシリコンウェーハに
作られたＩＣチップの断面を示している。図面上、
（ａ）で示すものはそのカソードがＩＣの構成基板その
ものでありプラス側電源線から切り離すことができな
い。一方、（ｂ）で示すものはＰ−層とＮ＋層の間にＰ
Ｎ接合があるが、ＩＣの構成基板まで含めて考えるとＮ
ＰＮトランジスタ構造をもっている。このため、前記Ｐ
Ｎ接合に電流Ｉｂを流すとＮ−層からＮ＋層へ電流Ｉｃ
の注入が発生するので前記ＰＮ接合をダイオードとして
使うことはできない。普通、このＰＮ接合はＰ−層をＩ
Ｃのマイナス側電源線に接続し、ＩＣの入力端子の保護
装置として使用されるものである。
【０００３】
【発明が解決しようとする課題】上記の理由により、従
来のデータキャリアにおいては固定施設から送られて来
る電波や交流磁界によってコイルに誘導される電力を整
流して電源としたり、整流検波をして信号を受信したり
するために必要なダイオードを、データキャリアの主回
路を成すＩＣとは別に用意しなければならなかった。こ
のため装置の小型化薄型化に支障があったと同時にコス
ト上の問題があった。
来のデータキャリアにおいては固定施設から送られて来
る電波や交流磁界によってコイルに誘導される電力を整
流して電源としたり、整流検波をして信号を受信したり
するために必要なダイオードを、データキャリアの主回
路を成すＩＣとは別に用意しなければならなかった。こ
のため装置の小型化薄型化に支障があったと同時にコス
ト上の問題があった。
【０００４】本発明の目的は、データキャリアの主要回
路を含むＣ−ＭＯＳ構造の集積回路の中に電源の整流用
ダイオードや信号検波用のダイオードを搭載することに
よって、データキャリアの構成部品を減らし、これによ
ってデータキャリアの小型化と薄型化とコストダウンを
達成することである。
路を含むＣ−ＭＯＳ構造の集積回路の中に電源の整流用
ダイオードや信号検波用のダイオードを搭載することに
よって、データキャリアの構成部品を減らし、これによ
ってデータキャリアの小型化と薄型化とコストダウンを
達成することである。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
め本発明においては、Ｎ型半導体の表面上に形成された
Ｃ−ＭＯＳ構造の集積回路において、前記Ｎ型半導体の
表面上に独立して設けられたＰウェルと、該Ｐウェル上
に形成されたエンハンスメント型のＮチャンネルＭＯＳ
トランジスタを有し、前記Ｐウェルをフローティング状
態にしたまま、前記ＮチャンネルＭＯＳトランジスタの
ドレインとゲートとを接続して等価的アノードとなし、
前記ＮチャンネルＭＯＳトランジスタのソースを等価的
カソードとなした等価ダイオードを具備した。
め本発明においては、Ｎ型半導体の表面上に形成された
Ｃ−ＭＯＳ構造の集積回路において、前記Ｎ型半導体の
表面上に独立して設けられたＰウェルと、該Ｐウェル上
に形成されたエンハンスメント型のＮチャンネルＭＯＳ
トランジスタを有し、前記Ｐウェルをフローティング状
態にしたまま、前記ＮチャンネルＭＯＳトランジスタの
ドレインとゲートとを接続して等価的アノードとなし、
前記ＮチャンネルＭＯＳトランジスタのソースを等価的
カソードとなした等価ダイオードを具備した。
【０００６】また、Ｐ型半導体の表面上に形成されたＣ
−ＭＯＳ構造の集積回路においては、前記Ｐ型半導体の
表面上に独立して設けられたＮウェルと、該Ｎウェル上
に形成されたエンハンスメント型のＰチャンネルＭＯＳ
トランジスタを有し、前記Ｎウェルをフローティング状
態にしたまま、前記ＰチャンネルＭＯＳトランジスタの
ドレインとゲートとを接続して等価的カソードとなし、
前記ＰチャンネルＭＯＳトランジスタのソースを等価的
アノードとなした等価ダイオードを具備した。
−ＭＯＳ構造の集積回路においては、前記Ｐ型半導体の
表面上に独立して設けられたＮウェルと、該Ｎウェル上
に形成されたエンハンスメント型のＰチャンネルＭＯＳ
トランジスタを有し、前記Ｎウェルをフローティング状
態にしたまま、前記ＰチャンネルＭＯＳトランジスタの
ドレインとゲートとを接続して等価的カソードとなし、
前記ＰチャンネルＭＯＳトランジスタのソースを等価的
アノードとなした等価ダイオードを具備した。
【０００７】
【作用】本発明の作用は図１の（ａ）と（ｂ）に示した
本発明の最も基本的な実施例である集積回路の断面構造
によって説明することができる。以下に図１に従って上
記の手段の作用を説明する。
本発明の最も基本的な実施例である集積回路の断面構造
によって説明することができる。以下に図１に従って上
記の手段の作用を説明する。
【０００８】図１の（ａ）では、ＩＣの回路基板となっ
ているＮ型の半導体であるシリコンウェーハ１の表面
に、Ｐ型半導体からなるＰウェル２がイオン打ち込み法
によって形成され、該Ｐウェル２の表面には二つのＮ型
半導体領域３及び４がやはりイオン打ち込み法によって
形成されている。該二つのＮ型半導体領域３及び４の間
のＰウェル２の表面には薄い酸化シリコンのゲート酸化
膜５を挟んでゲート部材６が積層されている。このよう
な構成はＮチャンネルＭＯＳトランジスタと全く同じも
のである。第一のＮ型半導体領域３には電極が設けられ
等価的カソード７とされており、第二のＮ型半導体領域
４に設けられた電極はゲート部材６に接続されて等価的
アノード８とされている。一方、普通のＣ−ＭＯＳ−Ｉ
Ｃではマイナス側電源線に接続されているＰウェル２は
独立して設けられ、いかなるオーミックな接続部材も有
さない。
ているＮ型の半導体であるシリコンウェーハ１の表面
に、Ｐ型半導体からなるＰウェル２がイオン打ち込み法
によって形成され、該Ｐウェル２の表面には二つのＮ型
半導体領域３及び４がやはりイオン打ち込み法によって
形成されている。該二つのＮ型半導体領域３及び４の間
のＰウェル２の表面には薄い酸化シリコンのゲート酸化
膜５を挟んでゲート部材６が積層されている。このよう
な構成はＮチャンネルＭＯＳトランジスタと全く同じも
のである。第一のＮ型半導体領域３には電極が設けられ
等価的カソード７とされており、第二のＮ型半導体領域
４に設けられた電極はゲート部材６に接続されて等価的
アノード８とされている。一方、普通のＣ−ＭＯＳ−Ｉ
Ｃではマイナス側電源線に接続されているＰウェル２は
独立して設けられ、いかなるオーミックな接続部材も有
さない。
【０００９】このような構成においてはＰウェル２の電
位Ｖｐは固定しておらず、Ｎ型半導体領域３及び４のう
ち、より電位の低い方の電位にほぼ等しくなる。今、シ
リコンウェーハ１の電位を基準電位Ｖ０、等価的アノー
ド８の電位をＶａ、等価的カソード７の電位をＶｋと
し、Ｖ０＞Ｖａ＞Ｖｋとすれば、Ｐウェル２の電荷は第
一のＮ型半導体領域３に移動し概略Ｖｐ＝Ｖｋとなる。
この時、第一のＮ型半導体領域３はＮチャンネルトラン
ジスタのソースと見なすことができ、第二のＮ型半導体
領域４はＮチャンネルトランジスタのドレインと見なす
ことができる。又、ゲート部材６にはドレイン電圧と見
なせる電位Ｖａが与えられているので該Ｎチャンネルト
ランジスタはオンになり、等価的アノード８から等価的
カソード７に向かって電流が流れる。一方、Ｖａ＜Ｖｋ
とすれば概略Ｖｐ＝Ｖａとなり、この時は第一のＮ型半
導体領域３がＮチャンネルトランジスタのドレインと見
なされ、第二のＮ型半導体領域４がソースと見なされ
る。又、ゲート部材６にはソース電圧と見なせる電位Ｖ
ａが与えられているので該Ｎチャンネルトランジスタは
オフになって電流を阻止する。このように、二つのＮ型
半導体領域の電位の関係で電流を流したり阻止したりす
ることができるので、等価ダイオード９と見なすことが
できるのである。
位Ｖｐは固定しておらず、Ｎ型半導体領域３及び４のう
ち、より電位の低い方の電位にほぼ等しくなる。今、シ
リコンウェーハ１の電位を基準電位Ｖ０、等価的アノー
ド８の電位をＶａ、等価的カソード７の電位をＶｋと
し、Ｖ０＞Ｖａ＞Ｖｋとすれば、Ｐウェル２の電荷は第
一のＮ型半導体領域３に移動し概略Ｖｐ＝Ｖｋとなる。
この時、第一のＮ型半導体領域３はＮチャンネルトラン
ジスタのソースと見なすことができ、第二のＮ型半導体
領域４はＮチャンネルトランジスタのドレインと見なす
ことができる。又、ゲート部材６にはドレイン電圧と見
なせる電位Ｖａが与えられているので該Ｎチャンネルト
ランジスタはオンになり、等価的アノード８から等価的
カソード７に向かって電流が流れる。一方、Ｖａ＜Ｖｋ
とすれば概略Ｖｐ＝Ｖａとなり、この時は第一のＮ型半
導体領域３がＮチャンネルトランジスタのドレインと見
なされ、第二のＮ型半導体領域４がソースと見なされ
る。又、ゲート部材６にはソース電圧と見なせる電位Ｖ
ａが与えられているので該Ｎチャンネルトランジスタは
オフになって電流を阻止する。このように、二つのＮ型
半導体領域の電位の関係で電流を流したり阻止したりす
ることができるので、等価ダイオード９と見なすことが
できるのである。
【００１０】図１の（ｂ）では、ＩＣの回路基板となっ
ているＰ型の半導体であるシリコンウェーハ１０の表面
に、Ｎ型半導体からなるＮウェル１１がイオン打ち込み
法によって形成され、該Ｎウェル１１の表面には二つの
Ｐ型半導体領域１２及び１３がやはりイオン打ち込み法
によって形成されている。該二つのＰ型半導体領域１２
及び１３の間のＮウェル１１の表面には薄い酸化シリコ
ンのゲート酸化膜１４を挟んでゲート部材１５が積層さ
れている。このような構成はＰチャンネルＭＯＳトラン
ジスタと全く同じものである。第一のＰ型半導体領域１
２には電極が設けられ等価的アノード１６とされてお
り、第二のＰ型半導体領域１３に設けられた電極はゲー
ト部材１５に接続されて等価的カソード１７とされてい
る。一方、普通のＣ−ＭＯＳ−ＩＣではプラス側電源線
に接続されているＮウェル１１は独立して設けられ、い
かなるオーミックな接続部材も有さない。
ているＰ型の半導体であるシリコンウェーハ１０の表面
に、Ｎ型半導体からなるＮウェル１１がイオン打ち込み
法によって形成され、該Ｎウェル１１の表面には二つの
Ｐ型半導体領域１２及び１３がやはりイオン打ち込み法
によって形成されている。該二つのＰ型半導体領域１２
及び１３の間のＮウェル１１の表面には薄い酸化シリコ
ンのゲート酸化膜１４を挟んでゲート部材１５が積層さ
れている。このような構成はＰチャンネルＭＯＳトラン
ジスタと全く同じものである。第一のＰ型半導体領域１
２には電極が設けられ等価的アノード１６とされてお
り、第二のＰ型半導体領域１３に設けられた電極はゲー
ト部材１５に接続されて等価的カソード１７とされてい
る。一方、普通のＣ−ＭＯＳ−ＩＣではプラス側電源線
に接続されているＮウェル１１は独立して設けられ、い
かなるオーミックな接続部材も有さない。
【００１１】このような構成においてはＮウェル１１の
電位Ｖｎは固定しておらず、Ｐ型半導体領域１２及び１
３のうち、より電位の高い方の電位にほぼ等しくなる。
今、シリコンウェーハ１０の電位を基準電位Ｖ０、等価
的カソード１７の電位をＶｋ、等価的アノード１６の電
位をＶａとし、Ｖ０＜Ｖａ＜Ｖｋとすれば、第二のＰ型
半導体領域１３の電荷はＮウェル１１へ移動し概略Ｖｎ
＝Ｖｋとなる。この時、第一のＰ型半導体領域１２はＰ
チャンネルトランジスタのドレインと見なすことがで
き、第二のＰ型半導体領域１３はＰチャンネルトランジ
スタのソースと見なすことができる。又、ゲート部材１
５にはソース電圧と見なせる電位Ｖｋが与えられている
ので該Ｐチャンネルトランジスタはオフになり電流を阻
止する。一方、Ｖａ＞Ｖｋとすれば概略Ｖｎ＝Ｖａとな
り、この時は第一のＰ型半導体領域１２がＰチャンネル
トランジスタのソースと見なされ、第二のＰ型半導体領
域１３がドレインと見なされる。又、ゲート部材１５に
はドレイン電圧と見なせる電位Ｖａが与えられているの
で該Ｐチャンネルトランジスタはオンになって等価的ア
ノード１６から等価的カソード１７に向かって電流が流
れる。このように、二つのＰ型半導体領域の電位の関係
で電流を流したり阻止したりすることができるので、等
価ダイオード１８と見なすことができるのである。
電位Ｖｎは固定しておらず、Ｐ型半導体領域１２及び１
３のうち、より電位の高い方の電位にほぼ等しくなる。
今、シリコンウェーハ１０の電位を基準電位Ｖ０、等価
的カソード１７の電位をＶｋ、等価的アノード１６の電
位をＶａとし、Ｖ０＜Ｖａ＜Ｖｋとすれば、第二のＰ型
半導体領域１３の電荷はＮウェル１１へ移動し概略Ｖｎ
＝Ｖｋとなる。この時、第一のＰ型半導体領域１２はＰ
チャンネルトランジスタのドレインと見なすことがで
き、第二のＰ型半導体領域１３はＰチャンネルトランジ
スタのソースと見なすことができる。又、ゲート部材１
５にはソース電圧と見なせる電位Ｖｋが与えられている
ので該Ｐチャンネルトランジスタはオフになり電流を阻
止する。一方、Ｖａ＞Ｖｋとすれば概略Ｖｎ＝Ｖａとな
り、この時は第一のＰ型半導体領域１２がＰチャンネル
トランジスタのソースと見なされ、第二のＰ型半導体領
域１３がドレインと見なされる。又、ゲート部材１５に
はドレイン電圧と見なせる電位Ｖａが与えられているの
で該Ｐチャンネルトランジスタはオンになって等価的ア
ノード１６から等価的カソード１７に向かって電流が流
れる。このように、二つのＰ型半導体領域の電位の関係
で電流を流したり阻止したりすることができるので、等
価ダイオード１８と見なすことができるのである。
【００１２】
【実施例】図１は本発明の最も基本的な実施例を表して
いるが、その構成及び作用は上述した通りである。
いるが、その構成及び作用は上述した通りである。
【００１３】図２は本発明によりなる電磁結合方式のデ
ータキャリアの回路例を示しており、本発明の実施例の
一つである。図面上、一点鎖線で囲まれた部分はＮ型半
導体上に構成されたＩＣに含まれており、ボンディング
パットＰ１、Ｐ２、Ｐ３、及びＰ４によって外部回路と
接続されている。該ＩＣはＣ−ＭＯＳ構成のデータキャ
リア主回路のほか、電源整流用等価ダイオードとしての
ＮチャンネルトランジスタＴ１、信号検波用等価ダイオ
ードとしてのＮチャンネルトランジスタＴ２、信号検波
用のコンデンサＣＤと抵抗ＲＤ、及び出力変調用のＰチ
ャンネルトランジスタＴ３よりなっている。
ータキャリアの回路例を示しており、本発明の実施例の
一つである。図面上、一点鎖線で囲まれた部分はＮ型半
導体上に構成されたＩＣに含まれており、ボンディング
パットＰ１、Ｐ２、Ｐ３、及びＰ４によって外部回路と
接続されている。該ＩＣはＣ−ＭＯＳ構成のデータキャ
リア主回路のほか、電源整流用等価ダイオードとしての
ＮチャンネルトランジスタＴ１、信号検波用等価ダイオ
ードとしてのＮチャンネルトランジスタＴ２、信号検波
用のコンデンサＣＤと抵抗ＲＤ、及び出力変調用のＰチ
ャンネルトランジスタＴ３よりなっている。
【００１４】前記データキャリア主回路のプラス側電源
端子はボンディングパットＰ１に接続され、基準電位線
ＶＤＤとなっている。一方、データキャリア主回路のマ
イナス側電源端子はボンディングパットＰ４に接続され
電源線ＶＳＳとなると共に、独立したＰウェル上に形成
されたＮチャンネルトランジスタＴ１のゲートとドレイ
ンに接続されている。該トランジスタＴ１のソースはボ
ンディングパットＰ３に接続されているが、Ｐウェルサ
ブストレートはオーミックな電気的接続がなくフローテ
ィング状態にされている。前記ボンディングパットＰ３
には、独立したＰウェル上に形成されたＮチャンネルト
ランジスタＴ２のソースが接続されている。該トランジ
スタＴ２のＰウェルサブストレートもまたフローティン
グ状態であるが、ゲートとドレインはコンデンサＣＤと
抵抗ＲＤとからなる時定数回路に接続されて信号検波回
路を構成し、その出力信号は前記データキャリア主回路
の入力となっている。ＰチャンネルトランジスタＴ３の
ソースとサブストレートは基準電位線ＶＤＤに接続さ
れ、ドレインはボンディングパットＰ２に接続されてい
る。又、ゲートはデータキャリア主回路の出力端子に接
続されており、データキャリアの出力データによってト
ランジスタＴ３がオンオフされるようになっている。
端子はボンディングパットＰ１に接続され、基準電位線
ＶＤＤとなっている。一方、データキャリア主回路のマ
イナス側電源端子はボンディングパットＰ４に接続され
電源線ＶＳＳとなると共に、独立したＰウェル上に形成
されたＮチャンネルトランジスタＴ１のゲートとドレイ
ンに接続されている。該トランジスタＴ１のソースはボ
ンディングパットＰ３に接続されているが、Ｐウェルサ
ブストレートはオーミックな電気的接続がなくフローテ
ィング状態にされている。前記ボンディングパットＰ３
には、独立したＰウェル上に形成されたＮチャンネルト
ランジスタＴ２のソースが接続されている。該トランジ
スタＴ２のＰウェルサブストレートもまたフローティン
グ状態であるが、ゲートとドレインはコンデンサＣＤと
抵抗ＲＤとからなる時定数回路に接続されて信号検波回
路を構成し、その出力信号は前記データキャリア主回路
の入力となっている。ＰチャンネルトランジスタＴ３の
ソースとサブストレートは基準電位線ＶＤＤに接続さ
れ、ドレインはボンディングパットＰ２に接続されてい
る。又、ゲートはデータキャリア主回路の出力端子に接
続されており、データキャリアの出力データによってト
ランジスタＴ３がオンオフされるようになっている。
【００１５】ＩＣの外部回路はコイルＬと共振コンデン
サＣ１、変調コンデンサＣ２、及び整流コンデンサＣ３
とから成り立っている。コイルＬと共振コンデンサＣ１
は並列接続されて共振回路をなし、その一端はボンディ
ングパットＰ１を介してＩＣに接続されている。共振回
路の他の一端は交流電圧線ＶＡＣとしてボンディングパ
ットＰ３を介してＩＣに接続されると共に、変調コンデ
ンサＣ２の一端に接続されている。該変調コンデンサＣ
２の他端はボンディングパットＰ２に接続されている。
ＩＣの電源端子であるボンディングパットＰ１及びＰ４
の間には整流コンデンサＣ３が接続されて電源の安定化
に使われている。このような回路構成において、データ
キャリアシステムの固定施設から発せられる電波若しく
は交流磁界をデータキャリアが受け取ると、前記共振回
路には交流電力が誘導され、交流電圧線ＶＡＣには交流
電圧が発生する。該交流電圧は整流用等価ダイオードと
して機能するＮチャンネルトランジスタＴ１によって整
流され、データキャリア主回路の電源電圧になってい
る。又、前記電波若しくは交流磁界を振幅変調すること
によって送られて来るデータは、前記交流電圧を信号検
波用等価ダイオードとして機能するＮチャンネルトラン
ジスタＴ２によって検波することによって復調され、受
信データとしてデータキャリア主回路へ伝送される。デ
ータキャリアからの出力データは、Ｐチャンネルトラン
ジスタＴ３をオンオフし、前記共振回路に変調コンデン
サＣ２を並列につないだり切り離したりして共振条件を
変えることによってコイルＬの電流を振幅変調して送出
されるのである。
サＣ１、変調コンデンサＣ２、及び整流コンデンサＣ３
とから成り立っている。コイルＬと共振コンデンサＣ１
は並列接続されて共振回路をなし、その一端はボンディ
ングパットＰ１を介してＩＣに接続されている。共振回
路の他の一端は交流電圧線ＶＡＣとしてボンディングパ
ットＰ３を介してＩＣに接続されると共に、変調コンデ
ンサＣ２の一端に接続されている。該変調コンデンサＣ
２の他端はボンディングパットＰ２に接続されている。
ＩＣの電源端子であるボンディングパットＰ１及びＰ４
の間には整流コンデンサＣ３が接続されて電源の安定化
に使われている。このような回路構成において、データ
キャリアシステムの固定施設から発せられる電波若しく
は交流磁界をデータキャリアが受け取ると、前記共振回
路には交流電力が誘導され、交流電圧線ＶＡＣには交流
電圧が発生する。該交流電圧は整流用等価ダイオードと
して機能するＮチャンネルトランジスタＴ１によって整
流され、データキャリア主回路の電源電圧になってい
る。又、前記電波若しくは交流磁界を振幅変調すること
によって送られて来るデータは、前記交流電圧を信号検
波用等価ダイオードとして機能するＮチャンネルトラン
ジスタＴ２によって検波することによって復調され、受
信データとしてデータキャリア主回路へ伝送される。デ
ータキャリアからの出力データは、Ｐチャンネルトラン
ジスタＴ３をオンオフし、前記共振回路に変調コンデン
サＣ２を並列につないだり切り離したりして共振条件を
変えることによってコイルＬの電流を振幅変調して送出
されるのである。
【００１６】図３も又本発明によって実現された電磁結
合方式のデータキャリアの構成を示している回路図であ
り、本発明の実施例である。本実施例は図２の実施例を
更に実用的に改善したものであり、交流電圧線ＶＡＣに
レベルシフト用のコンデンサＣ４を挿入すると共に、ボ
ンディングパットＰ１とＰ３の間にレベルシフトダイオ
ードＤを設けてある。このレベルシフト回路によって、
ＩＣ内の交流電圧線ＶＡＣには、コイルＬに誘導される
交流電圧の振幅に等しい大きさのマイナスの直流電圧が
前記交流電圧に重畳された電圧波形が発生する。この電
圧を等価ダイオードであるＮチャンネルトランジスタＴ
１で整流することによって得られる直流電圧は図２の実
施例の場合の２倍にすることができる。又、同様にＮチ
ャンネルトランジスタＴ２で信号検波をすると検波出力
の大きさが２倍得られる。
合方式のデータキャリアの構成を示している回路図であ
り、本発明の実施例である。本実施例は図２の実施例を
更に実用的に改善したものであり、交流電圧線ＶＡＣに
レベルシフト用のコンデンサＣ４を挿入すると共に、ボ
ンディングパットＰ１とＰ３の間にレベルシフトダイオ
ードＤを設けてある。このレベルシフト回路によって、
ＩＣ内の交流電圧線ＶＡＣには、コイルＬに誘導される
交流電圧の振幅に等しい大きさのマイナスの直流電圧が
前記交流電圧に重畳された電圧波形が発生する。この電
圧を等価ダイオードであるＮチャンネルトランジスタＴ
１で整流することによって得られる直流電圧は図２の実
施例の場合の２倍にすることができる。又、同様にＮチ
ャンネルトランジスタＴ２で信号検波をすると検波出力
の大きさが２倍得られる。
【００１７】以上に図２及び図３のデータキャリアの実
施例について説明したが、これらの回路ではＮ型半導体
の回路基板上に構成されたＩＣを使用している。従って
使用されている等価ダイオードは図１（ａ）に示された
ようなＮチャンネルＭＯＳトランジスタで表されてい
る。もしＩＣの構成基板がＰ型半導体であれば使用され
る等価ダイオードは図１（ｂ）に示されたようなＰチャ
ンネルＭＯＳトランジスタで置き換えられる。勿論この
時はＰチャンネルトランジスタＴ３はＮチャンネルトラ
ンジスタに変えられなければならない。
施例について説明したが、これらの回路ではＮ型半導体
の回路基板上に構成されたＩＣを使用している。従って
使用されている等価ダイオードは図１（ａ）に示された
ようなＮチャンネルＭＯＳトランジスタで表されてい
る。もしＩＣの構成基板がＰ型半導体であれば使用され
る等価ダイオードは図１（ｂ）に示されたようなＰチャ
ンネルＭＯＳトランジスタで置き換えられる。勿論この
時はＰチャンネルトランジスタＴ３はＮチャンネルトラ
ンジスタに変えられなければならない。
【００１８】
【発明の効果】本発明によればＩＣの製造工程に特別の
工程を必要とせず、通常のＣ−ＭＯＳ−ＩＣを製造する
方法で整流ダイオードや検波ダイオードをオンチップ化
することができる。このためＩＣに外付けするダイオー
ドが不要になり、部品点数を削減することが可能になっ
た。更にこの結果、データキャリアの構造が簡潔になる
のでデータキャリアを小型化したり薄型化したりするこ
とができ、カード型データキャリアや超小型データキャ
リアが実現しやすく成った。又、製造工程が簡単にな
り、製品の信頼性の向上と同時にコストダウンも実現さ
れる。
工程を必要とせず、通常のＣ−ＭＯＳ−ＩＣを製造する
方法で整流ダイオードや検波ダイオードをオンチップ化
することができる。このためＩＣに外付けするダイオー
ドが不要になり、部品点数を削減することが可能になっ
た。更にこの結果、データキャリアの構造が簡潔になる
のでデータキャリアを小型化したり薄型化したりするこ
とができ、カード型データキャリアや超小型データキャ
リアが実現しやすく成った。又、製造工程が簡単にな
り、製品の信頼性の向上と同時にコストダウンも実現さ
れる。
【図１】本発明の集積回路の実施例を示すＩＣチップの
断面図である。
断面図である。
【図２】本発明のデータキャリアの実施例を示す回路図
である。
である。
【図３】本発明のデータキャリアの実施例を示す回路図
である。
である。
【図４】従来例の集積回路の断面図である。
１ シリコンウェーハ ２ Ｐウェル ３ 第一のＮ型半導体領域 ４ 第二のＮ型半導体領域 ５ ゲート酸化膜 ６ ゲート部材 ７ 等価的カソード ８ 等価的アノード １０ シリコンウェーハ １１ Ｎウェル １２ 第一のＰ型半導体領域 １３ 第二のＰ型半導体領域 １４ ゲート酸化膜 １５ ゲート部材 １６ 等価的アノード １７ 等価的カソード
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8234 - 21/8238 H01L 27/08 - 27/092 H02M 7/21 G06K 19/07
Claims (6)
- 【請求項１】 Ｎ型半導体の表面上に形成されたＣ−Ｍ
ＯＳ構造の集積回路において、前記Ｎ型半導体の表面上
に独立して設けられたＰウェルと、該Ｐウェル上に形成
されたエンハンスメント型のＮチャンネルＭＯＳトラン
ジスタを有し、前記Ｐウェルをフローティング状態にし
たまま、前記ＮチャンネルＭＯＳトランジスタのドレイ
ンとゲートとを接続して等価的アノードとなし、前記Ｎ
チャンネルＭＯＳトランジスタのソースを等価的カソー
ドとなした等価ダイオードを具備したことを特徴とする
データキャリアの集積回路。 - 【請求項２】 前記等価ダイオードが信号検波用ダイオ
ードとして使用されていることを特徴とする請求項１記
載のデータキャリアの集積回路。 - 【請求項３】 等価ダイオードの等価的アノードが前記
集積回路のマイナス側の電源端子に接続され、等価的カ
ソードがボンディング端子を介して前記集積回路の外部
と接続可能なように構成され、前記集積回路のプラス側
電源端子と前記ボンディング端子との間に、直接または
間接にコイルを接続し、該コイルに誘導される交流電力
を前記等価ダイオードによって整流する電源回路を構成
したことを特徴とする請求項１記載のデータキャリアの
集積回路。 - 【請求項４】 Ｐ型半導体の表面上に形成されたＣ−Ｍ
ＯＳ構造の集積回路において、前記Ｐ型半導体の表面上
に独立して設けられたＮウェルと、該Ｎウェル上に形成
されたエンハンスメント型のＰチャンネルＭＯＳトラン
ジスタを有し、前記Ｎウェルをフローティング状態にし
たまま、前記ＰチャンネルＭＯＳトランジスタのドレイ
ンとゲートとを接続して等価的カソードとなし、前記Ｐ
チャンネルＭＯＳトランジスタのソースを等価的アノー
ドとなした等価ダイオードを具備したことを特徴とする
データキャリアの集積回路。 - 【請求項５】 前記等価ダイオードが信号検波用ダイオ
ードとして使用されていることを特徴とする請求項４記
載のデータキャリアの集積回路。 - 【請求項６】 等価ダイオードの等価的カソードが前記
集積回路のプラス側の電源端子に接続され、等価的アノ
ードがボンディング端子を介して前記集積回路の外部と
接続可能なように構成され、前記集積回路のマイナス側
電源端子と前記ボンディング端子との間に、直接または
間接にコイルを接続し、該コイルに誘導される交流電力
を前記等価ダイオードによって整流する電源回路を構成
したことを特徴とする請求項４記載のデータキャリアの
集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25199792A JP3210438B2 (ja) | 1992-08-28 | 1992-08-28 | データキャリアの集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25199792A JP3210438B2 (ja) | 1992-08-28 | 1992-08-28 | データキャリアの集積回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11188398A Division JP2000058871A (ja) | 1999-07-02 | 1999-07-02 | 電子機器の集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685184A JPH0685184A (ja) | 1994-03-25 |
| JP3210438B2 true JP3210438B2 (ja) | 2001-09-17 |
Family
ID=17231120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25199792A Expired - Fee Related JP3210438B2 (ja) | 1992-08-28 | 1992-08-28 | データキャリアの集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3210438B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003243670A (ja) | 2002-02-13 | 2003-08-29 | Mitsubishi Electric Corp | 半導体装置 |
| JP5132077B2 (ja) | 2006-04-18 | 2013-01-30 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
| JP5222545B2 (ja) * | 2006-12-26 | 2013-06-26 | 株式会社半導体エネルギー研究所 | 送受信回路及び当該送受信回路を具備する半導体装置 |
| JP5218369B2 (ja) * | 2009-10-13 | 2013-06-26 | Ｔｄｋ株式会社 | Ｒｆｉｄ及び無線通信機 |
-
1992
- 1992-08-28 JP JP25199792A patent/JP3210438B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685184A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000058871A (ja) | 電子機器の集積回路 | |
| EP0116820B1 (en) | Complementary mos circuit | |
| US7245513B2 (en) | Semiconductor integrated circuit device, contactless electronic device, and handheld terminal | |
| US7750437B2 (en) | Semiconductor device having a diode for a rectifier circuit | |
| US6011488A (en) | Radio frequency interface device for a transponder | |
| EP0277193B1 (en) | Full wave rectifier circuit | |
| US5173849A (en) | Integratable synchronous rectifier | |
| JP2002319007A (ja) | 半導体集積回路とこれを搭載した非接触型情報媒体 | |
| JPWO2006087822A1 (ja) | 電子タグチップ | |
| JP2002514377A (ja) | 集積部品を用いた電圧整流装置 | |
| JP3210438B2 (ja) | データキャリアの集積回路 | |
| KR950010872B1 (ko) | 반도체 집적 회로 장치 | |
| KR100691592B1 (ko) | Ｉｃ 칩 및 이를 실장한 ｉｃ 카드 | |
| JP2002176141A (ja) | 半導体集積回路装置及びｉｃタグ | |
| CA1307821C (en) | Integratable synchronous rectifier | |
| JP4368333B2 (ja) | 集積回路構造物およびその製造方法 | |
| JP3501541B2 (ja) | 全波整流回路 | |
| EP1508871B1 (en) | Data communication device | |
| JPH08335709A (ja) | 半導体装置及びその製造方法あるいはその半導体装置を使用した電子機器 | |
| JP3968603B2 (ja) | ダイオードおよび非接触型ｉｃカード | |
| US6097075A (en) | Semiconductor structure for driver circuits with level shifting | |
| JP2002152080A (ja) | タグ及びそれに用いる半導体集積回路 | |
| US6462400B1 (en) | Chip outline band (COB) structure for integrated circuits | |
| JPH08186229A (ja) | 整流回路およびそれを搭載したｉｃカードシステム | |
| JP2751372B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |