JP4368333B2 - 集積回路構造物およびその製造方法 - Google Patents
集積回路構造物およびその製造方法 Download PDFInfo
- Publication number
- JP4368333B2 JP4368333B2 JP2005168864A JP2005168864A JP4368333B2 JP 4368333 B2 JP4368333 B2 JP 4368333B2 JP 2005168864 A JP2005168864 A JP 2005168864A JP 2005168864 A JP2005168864 A JP 2005168864A JP 4368333 B2 JP4368333 B2 JP 4368333B2
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- conductive layer
- type
- integrated circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 83
- 239000000758 substrate Substances 0.000 claims description 57
- 239000003990 capacitor Substances 0.000 claims description 45
- 239000004020 conductor Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/0788—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type comprising combinations of diodes or capacitors or resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、集積回路構造物およびその製造方法に関する。詳細には、少なくとも１つのショットキーダイオードおよびコンデンサが組み付けられた集積回路を一体に具現した集積回路構造物およびその製造方法に関する。
近年、無線技術の急速な発展に伴い、簡単にはプリペイド・バスカードを始め駐車場の出入証、及び研究所の出入カードに至るまで各種の無線認証システムが使われている。無線認証システムは、一般に、無線認証用タグ及びリーダ間の無線周波数信号の送受信を行う。即ち、認証に必要な基本データをタグからリーダに伝送すれば、リーダがこれを受信し、確認するシステムである。タグは、ユーザの便宜及び使用頻度によって、カードやステッカー、絆創膏などのような各種の形態にて製造され得る。
無線認証システムは、人に対する認証以外に物品に対しても適用される。即ち、基本データは、タグが取り付けられた客体が人である場合、名前、生年月日、身分、資格といったデータである。客体が物品である場合、種類、製造年月日、製造者、原産地などがそれに当る。
一方、無線認証システムに用いられるタグの種類には、タグに組み込まれたＩＣを駆動する方法によって、アクティブ型とパッシブ型とに分けられる。アクティブ型とは、タグに内蔵されたバッテリを用いてＩＣを駆動する方式である。パッシブ型とは、リーダから送られた磁気波を用いて誘導電流を誘起し、ＩＣを駆動する方式をいう。一般に、バッテリを使わないことにより薄型で且つ軽量のタグが製作できるパッシブ型が用いられる。
一方、無線認証システムに用いられるタグの種類には、タグに組み込まれたＩＣを駆動する方法によって、アクティブ型とパッシブ型とに分けられる。アクティブ型とは、タグに内蔵されたバッテリを用いてＩＣを駆動する方式である。パッシブ型とは、リーダから送られた磁気波を用いて誘導電流を誘起し、ＩＣを駆動する方式をいう。一般に、バッテリを使わないことにより薄型で且つ軽量のタグが製作できるパッシブ型が用いられる。
図１はパッシブ型タグを用いた無線認証システムの一般的な構成を示す模式図である。
同図に示したように、無線認証システムは、タグ１０、リーダ２０から構成される。タグ１０は、一般にアンテナ部１１、整流器１２、制御部１３、メモリ１４および伝送信号生成部１５を含んでなる。
アンテナ部１１は、導電物質が所定の形態で形成されたコイルで具現される。これによって、リーダ２０から磁気波が受信されれば、アンテナ部１１はファラデーの法則によって誘導電流を生成する。生成された誘導電流は、整流器１２で所定サイズの電圧に変換され、制御部１３を駆動する。
同図に示したように、無線認証システムは、タグ１０、リーダ２０から構成される。タグ１０は、一般にアンテナ部１１、整流器１２、制御部１３、メモリ１４および伝送信号生成部１５を含んでなる。
アンテナ部１１は、導電物質が所定の形態で形成されたコイルで具現される。これによって、リーダ２０から磁気波が受信されれば、アンテナ部１１はファラデーの法則によって誘導電流を生成する。生成された誘導電流は、整流器１２で所定サイズの電圧に変換され、制御部１３を駆動する。
制御部１３は、メモリ１４に格納されている基本データを抽出する。制御部１３は、基本データを変調した後、無線周波数信号を生成するよう伝送信号生成部１５を制御する。
生成された無線周波数信号は、アンテナ部１１を介してリーダ２０に伝送される。リーダ２０は、受信された無線周波数信号を復調して基本データを確認する。
生成された無線周波数信号は、アンテナ部１１を介してリーダ２０に伝送される。リーダ２０は、受信された無線周波数信号を復調して基本データを確認する。
一方、アンテナ部１１で誘導された入力信号を静電圧に変換させるために電圧ダブラー（ｖｏｌｔａｇｅ ｄｏｕｂｌｅｒ）などを用いて整流器を具現する。この場合、一般のダイオードが使用されれば、ｐ−ｎダイオードが高い順方向ターンオン電圧を有するため、電力の低い入力信号の検波効率が低下してしまう問題がある。係る検波効率の低下を防止するために、順方向ターンオン電圧が低いショットキーダイオードを使用する研究が盛んに行われている。最近では、物流輸送システムなどの各種の産業分野における使用を可能にするために、高周波帯域で動作する無線認証システムに対する開発が進められているところ、この種の無線認証システムでは、ショットキーダイオードを使ってタグを製作するのが一般的である。
一方、ショットキーダイオードおよびコンデンサを多数個組み付けて整流器を具現すれば、整流器の体積が増大してしまう。これによって、タグ１０そのもののサイズも増大するので、多様な産業分野で使用しづらい問題点がある。さらに、各素子間の結合過程において電流が漏れる恐れが発生して電圧の効率が落ちてしまう問題点も抱えている。
本発明は前述した問題点を解決するために案出されたもので、本発明の目的は、少なくとも１つのショットキーダイオードおよびコンデンサが組み付けられた集積回路を半導体技術を用いて一体に製造することによって、体積を最小化し、且つ寄生成分を軽減することのできる集積回路構造物およびその製造方法に関する。
本発明は前述した問題点を解決するために案出されたもので、本発明の目的は、少なくとも１つのショットキーダイオードおよびコンデンサが組み付けられた集積回路を半導体技術を用いて一体に製造することによって、体積を最小化し、且つ寄生成分を軽減することのできる集積回路構造物およびその製造方法に関する。
前述の目的を達成するために、発明１は、上部表面の二つの領域がそれぞれＮ型半導体およびＰ型半導体にドーピングされた基板と、前記Ｎ型半導体および前記Ｐ型半導体とそれぞれ電気的に接続されるように前記基板上に積層された第１導電層と、前記第１導電層の上部表面に積層された誘電体膜と、前記誘電体膜の上部表面に積層され、前記第１導電層及び前記誘電体膜と共にコンデンサを形成する第２導電層と、を含む集積回路構造物を提供する。前記第１導電層は、前記Ｐ型半導体と結合して前記コンデンサに直列接続された第１ショットキーダイオードを形成し、前記Ｎ型半導体と結合して前記コンデンサに並列接続された第２ショットキーダイオードを形成する。
発明２は、前記発明１において、前記Ｎ型半導体および前記Ｐ型半導体上に形成され外部端子と電気的な接続を可能にする電極を更に含む集積回路構造物を提供する。
発明２は、前記発明１において、前記Ｎ型半導体および前記Ｐ型半導体上に形成され外部端子と電気的な接続を可能にする電極を更に含む集積回路構造物を提供する。
発明３は、前記発明１において、前記第１導電層および前記第２導電層は、金属、アモルファスシリコン、ポリシリコンのいずれか１つで形成される集積回路構造物を提供する。
発明４は、上部表面の所定領域がＰ型半導体にドーピングされたＮ型基板と、前記Ｎ型基板および前記Ｐ型半導体上に積層され、前記Ｎ型基板および前記Ｐ型半導体のそれぞれと電気的に接続される第１導電層と、前記第１導電層の上部表面に積層された誘電体膜と、前記誘電体膜の上部表面に積層され、前記第１導電層、前記誘電体膜と共にコンデンサを形成する第２導電層と、を含む集積回路構造物を提供する。前記第１導電層は、前記Ｐ型半導体と結合して前記コンデンサに直列接続された第１ショットキーダイオードを形成し、前記Ｎ型基板と結合して前記コンデンサに並列接続された第２ショットキーダイオードを形成する。
発明５は、前記発明４において、前記Ｎ型基板及び前記Ｐ型半導体上に形成され、外部電子回路との電気的な接続を可能にする電極を更に含む集積回路構造物を提供する。
発明５は、前記発明４において、前記Ｎ型基板及び前記Ｐ型半導体上に形成され、外部電子回路との電気的な接続を可能にする電極を更に含む集積回路構造物を提供する。
発明６は、上部表面の所定領域がＮ型半導体にドーピングされたＰ型基板と、前記Ｐ型基板および前記Ｎ型半導体上に積層され、前記Ｐ型基板および前記Ｎ型半導体それぞれと電気的に接続される第１導電層と、前記第１導電層の上部表面に積層された誘電体膜と、前記誘電体膜の上部表面に積層され、前記第１導電層、前記誘電体膜と共にコンデンサを形成する第２導電層と、を含む集積回路構造物を提供する。前記第１導電層は、前記Ｎ型半導体と結合して前記コンデンサに直列接続された第１ショットキーダイオードを形成し、前記Ｐ型基板と結合して前記コンデンサに並列接続された第２ショットキーダイオードを形成する。
発明７は、前記発明６において、前記Ｐ型基板および前記Ｎ型半導体上に形成され、外部電子回路と電気的な接続を可能にする電極を更に含む集積回路構造物を提供する。
発明７は、前記発明６において、前記Ｐ型基板および前記Ｎ型半導体上に形成され、外部電子回路と電気的な接続を可能にする電極を更に含む集積回路構造物を提供する。
発明８は、下記ステップを含む集積回路構造物の製造方法を提供する。
（ａ）Ｎ型半導体領域およびＰ型半導体領域を含んだ基板を製造するステップ、
（ｂ）前記Ｎ型半導体および前記Ｐ型半導体とそれぞれ電気的に接続された第１導電層を積層させるステップ、
（ｃ）前記第１導電層を含んだ前記基板の全面に誘電体膜を積層した後パターニングを行い、前記Ｎ型およびＰ型半導体を露出させるステップ、
（ｄ）前記第１導電層上に積層された前記誘電体膜の上部表面に第２導電層を積層してコンデンサを製造するステップ、
（ｅ）露出された前記Ｎ型およびＰ型半導体領域に導電物質を積層して電極を製造するステップ。
前記第１導電層は、前記Ｐ型半導体と結合して前記コンデンサに直列接続された第１ショットキーダイオードを形成し、前記Ｎ型半導体と結合して前記コンデンサに並列接続された第２ショットキーダイオードを形成する。
（ａ）Ｎ型半導体領域およびＰ型半導体領域を含んだ基板を製造するステップ、
（ｂ）前記Ｎ型半導体および前記Ｐ型半導体とそれぞれ電気的に接続された第１導電層を積層させるステップ、
（ｃ）前記第１導電層を含んだ前記基板の全面に誘電体膜を積層した後パターニングを行い、前記Ｎ型およびＰ型半導体を露出させるステップ、
（ｄ）前記第１導電層上に積層された前記誘電体膜の上部表面に第２導電層を積層してコンデンサを製造するステップ、
（ｅ）露出された前記Ｎ型およびＰ型半導体領域に導電物質を積層して電極を製造するステップ。
前記第１導電層は、前記Ｐ型半導体と結合して前記コンデンサに直列接続された第１ショットキーダイオードを形成し、前記Ｎ型半導体と結合して前記コンデンサに並列接続された第２ショットキーダイオードを形成する。
発明９は、前記発明８において、前記（ａ）ステップは、基板の上部表面上の二つの領域をそれぞれＮ型半導体およびＰ型半導体にドーピングさせるステップを含む集積回路構造物の製造方法を提供する。
発明１０は、前記発明８において、前記（ａ）ステップは、Ｎ型基板の上部表面上の所定領域をＰ型半導体にドーピングさせるステップを含む集積回路構造物の製造方法を提供する。
発明１０は、前記発明８において、前記（ａ）ステップは、Ｎ型基板の上部表面上の所定領域をＰ型半導体にドーピングさせるステップを含む集積回路構造物の製造方法を提供する。
発明１１は、前記発明８において、前記（ａ）ステップは、Ｐ型基板の上部表面上の所定領域をＮ型半導体にドーピングさせるステップを含む集積回路構造物の製造方法を提供する。
発明１２は、前記発明８において、前記第１導電層および前記第２導電層は、金属、アモルファスシリコン、ポリシリコンのいずれか１つで形成される集積回路構造物の製造方法を提供する。
発明１２は、前記発明８において、前記第１導電層および前記第２導電層は、金属、アモルファスシリコン、ポリシリコンのいずれか１つで形成される集積回路構造物の製造方法を提供する。
本発明によると、コンデンサおよび多数個のショットキーダイオードを１つの集積回路に製造することができるため、整流回路のサイズを減らすことができる。これにより、無線認証用システムを構成している無線認証用タグに本発明を用いる場合、タグそのもののサイズを減少させることができる。さらに、素子間の連結経路の長さを減少することができるので、寄生成分の発生を抑えることができ、これにより電圧効率が向上される。
以下、添付の図面に基づいて本発明の好適な実施形態を詳述する。
図２は、無線認証用システムを構成するタグにおいて、整流器として使用することのできる電圧ダブラー回路の一般的な回路図である。電圧ダブラー回路は、入力信号の電圧を２倍に増大させることができるので、高周波用受信器の整流器または検波器などに使用される。
図２は、無線認証用システムを構成するタグにおいて、整流器として使用することのできる電圧ダブラー回路の一般的な回路図である。電圧ダブラー回路は、入力信号の電圧を２倍に増大させることができるので、高周波用受信器の整流器または検波器などに使用される。
同図によると、電圧ダブラー回路は、２つの部分回路、即ち、クランプ回路１１０およびピーク整流回路１２０が直列接続された形態で具現される。クランプ回路１１０は、第１コンデンサ１１１および第１ショットキーダイオード１１２の組合せを用いて実現することができる。ピーク整流回路１２０は、第２コンデンサ１２１および第２ショットキーダイオード１２２の組合せを用いて実現することができる。第１ショットキーダイオード１１２は第１コンデンサ１１１に直列接続され、第２ショットキーダイオード１２１は第１コンデンサ１１１に並列接続されている。
これにより、入力信号が±Vpの振幅を有する交流電圧であれば、ｎノードからの出力電圧はプラスピークが2Vp、マイナスピークが０である信号にクランプされる。即ち、マイナス（−）電圧区間で第１コンデンサ１１１に充電されてから、プラス（＋）電圧区間で第１コンデンサ１１１に充電された電圧および入力電圧が合流され、クランプされた信号が出力される。係る波形がピーク整流回路１２０に印加され、サイズが２Vpである直流電圧が第２コンデンサの両端に出力される。
図３は、本発明の一実施の形態に係る集積回路構造物の構成を示した断面図である。同図によると、本集積回路構造物は、基板２１０、第１導電層２２０、誘電体膜２３０、第２導電層２４０及び電極２５０ａ、２５０ｂを含んでいる。第１導電層２２０及び第２導電層２４０には、金属およびシリサイドを含む導電物質を用いる。
基板２１０は、上部表面がそれぞれＮ型およびＰ型にドーピングされた所定領域を含む。この場合、基板２１０は、シリコンや化合物半導体のような純粋な単結晶物質を用いる。基板２１０上の所定領域に原子価が５の不純物Ｐ、Ａｓ、Ｓｂ、Ｂｉなどを添加するドーピング作業を行なって、Ｎ型半導体を製造する。一方、基板２１０上部表面のほかなる領域に原子価が３である不純物Ｂ，Ａｌ、Ｇａ、Ｉｎなどを添加してＰ型半導体を製造する。
基板２１０は、上部表面がそれぞれＮ型およびＰ型にドーピングされた所定領域を含む。この場合、基板２１０は、シリコンや化合物半導体のような純粋な単結晶物質を用いる。基板２１０上の所定領域に原子価が５の不純物Ｐ、Ａｓ、Ｓｂ、Ｂｉなどを添加するドーピング作業を行なって、Ｎ型半導体を製造する。一方、基板２１０上部表面のほかなる領域に原子価が３である不純物Ｂ，Ａｌ、Ｇａ、Ｉｎなどを添加してＰ型半導体を製造する。
第１導電層２２０は、Ｎ型半導体２１１およびＰ型半導体２１２にそれぞれ電気的に接続される。第１導電層２２０がＰ型半導体２１２と接続され、第１ショットキーダイオード１１２になる。前述のとおり、ショットキーダイオードとは、半導体および導体が結合されて製造されたものである。Ｐ型半導体２１２と結合した場合、第１導電層２２０は陰極端子になり、Ｐ型半導体２１２は陽極端子になる。
一方、第１導電層２２０は、Ｎ型半導体２１１と接続され、第２ショットキーダイオード１２２になる。この場合、第１導電層２２０が陽極端子になり、Ｎ型半導体２１１が陰極端子になる。
第１導電層２２０の上部を含む基板の全面に、所定形状で誘電体膜２３０が積層される。誘電体膜２３０は、コンデンサ１１０の両電極との間で誘電体の役割を果す部分であって、シリコン酸化膜（ＳiＯ2）やシリコン窒化膜（Ｓｉ3Ｎ4）のような通常の絶縁物質を用いて製造される。
第１導電層２２０の上部を含む基板の全面に、所定形状で誘電体膜２３０が積層される。誘電体膜２３０は、コンデンサ１１０の両電極との間で誘電体の役割を果す部分であって、シリコン酸化膜（ＳiＯ2）やシリコン窒化膜（Ｓｉ3Ｎ4）のような通常の絶縁物質を用いて製造される。
誘電体膜２３０のうち下部に第１導電層２２０が位置している誘電体膜２３０の上部に、第２導電層２４０が位置する。第２導電層２４０は、第１導電層２２０と共に第１コンデンサ１１１の両電極を形成する。
前述のとおりに、第１導電層および第２導電層は、それぞれ金属、アモルファスシリコン、ポリシリコンのいずれか１つの物質で形成される。
前述のとおりに、第１導電層および第２導電層は、それぞれ金属、アモルファスシリコン、ポリシリコンのいずれか１つの物質で形成される。
さらに、外部に露出されたＮ型半導体２１１およびＰ型半導体２１２の部分には、電極２５０ａ、２５０ｂが形成される。これにより、外部端子２，３と、第１および第２ショットキーダイオード１１２，１２２をそれぞれ接続する。
これによって、本集積回路構造物は、図２に示したように、電圧ダブラー回路において、第１コンデンサ１１１、該第１コンデンサ１１１と陰極部分が接続された第１ショットキーダイオード１１２、第１コンデンサ１１１と陽極部分が接続された第２ショットキーダイオード１２２などを含んでいる１つの集積回路を具現する。
これによって、本集積回路構造物は、図２に示したように、電圧ダブラー回路において、第１コンデンサ１１１、該第１コンデンサ１１１と陰極部分が接続された第１ショットキーダイオード１１２、第１コンデンサ１１１と陽極部分が接続された第２ショットキーダイオード１２２などを含んでいる１つの集積回路を具現する。
一方、図４ａ〜図４ｄは、図３の集積回路の製造方法を説明するための工程図である。まず、図４ａに示すように、基板２１０上の所定の領域に、Ｎ型半導体２１１およびＰ型半導体２１２をそれぞれ製造する。
次いで、図４ｂに示すように、基板２１０の全面にわたって導電物質を積層してからパターニングを行い、Ｎ型およびＰ型半導体２１１，２１２にそれぞれ電気的に接続される第１導電層２２０を製造する。第１導電層２２０は、コンデンサ１１０の一電極の役割を行う部分である。さらに、第１導電層２２０は、Ｎ型およびＰ型半導体２１１，２１２それぞれと共にショットキーダイオード１１２，１２２を形成する部分である。
次いで、図４ｂに示すように、基板２１０の全面にわたって導電物質を積層してからパターニングを行い、Ｎ型およびＰ型半導体２１１，２１２にそれぞれ電気的に接続される第１導電層２２０を製造する。第１導電層２２０は、コンデンサ１１０の一電極の役割を行う部分である。さらに、第１導電層２２０は、Ｎ型およびＰ型半導体２１１，２１２それぞれと共にショットキーダイオード１１２，１２２を形成する部分である。
図４ｃに示すように、第１導電層２２０を含んだ基板２１０の全面にわたって誘電体膜２３０を積層してからパターニングを行い、Ｎ型半導体２１１およびＰ型半導体２１２それぞれの一定領域２３１を露出させる。露出された領域２３１は、後述するステップにて導電物質を用いて電極２５０ａ、２５０ｂを製造する部分である。
図４ｄに示すように、第２導電層２４０および電極２５０ａ、２５０ｂを製造する。この場合、導電物質を誘電体膜２３０および露出された半導体領域２３１の全般にわたって積層してからパターニングを行い、第２導電層２４０および電極２５０ａ、２５０ｂを同時に製造する。第２導電層２４０は第１導電層２２０と共にコンデンサの両電極を形成することになる。
図４ｄに示すように、第２導電層２４０および電極２５０ａ、２５０ｂを製造する。この場合、導電物質を誘電体膜２３０および露出された半導体領域２３１の全般にわたって積層してからパターニングを行い、第２導電層２４０および電極２５０ａ、２５０ｂを同時に製造する。第２導電層２４０は第１導電層２２０と共にコンデンサの両電極を形成することになる。
最後に、図４ｄで示した集積回路が製造されれば、第２導電層２４０および電極２５０ａ、２５０ｂ部分を外部回路と連結して使用することができる。即ち、電極２５０ａ、２５０ｂとの間に第２コンデンサ１２１を連結することによって、電圧ダブラー回路として使用することができる。
図５は、本発明の他の実施の形態に係る集積回路構造物の構成を示した断面図である。同図によると、通常のシリコン基板を使用せずＮ型にドーピングされたＮ型基板５１０を使用する。これによって、Ｎ型基板５１０上の一領域にＰ型半導体領域５１２が形成される。基板５１０の部分を除いた部分は図３の構成と同一である。即ち、Ｎ型基板５１０およびＰ型半導体５１２上に積層された第１導電層５２０、第１導電層５２０を含んだ基板５１０上の所定領域に積層された誘電体膜５３０、誘電体膜５３０の上部に積層され第１導電層５２０と共にコンデンサを具現する第２導電層５４０、Ｎ型基板５１０およびＰ型半導体５１２とそれぞれ電気的に接続される電極５５０ａ、５５０ｂを含む。
図５は、本発明の他の実施の形態に係る集積回路構造物の構成を示した断面図である。同図によると、通常のシリコン基板を使用せずＮ型にドーピングされたＮ型基板５１０を使用する。これによって、Ｎ型基板５１０上の一領域にＰ型半導体領域５１２が形成される。基板５１０の部分を除いた部分は図３の構成と同一である。即ち、Ｎ型基板５１０およびＰ型半導体５１２上に積層された第１導電層５２０、第１導電層５２０を含んだ基板５１０上の所定領域に積層された誘電体膜５３０、誘電体膜５３０の上部に積層され第１導電層５２０と共にコンデンサを具現する第２導電層５４０、Ｎ型基板５１０およびＰ型半導体５１２とそれぞれ電気的に接続される電極５５０ａ、５５０ｂを含む。
図６は本発明に係る更なる実施の形態に係る集積回路構造物の構成を示した断面図である。同図によると、Ｐ型でドーピングされたＰ型基板６１０上の所定領域をＮ型半導体６１２にドーピングして使用した。図５と同様に、第１導電層６２０、誘電体膜６３０、第２導電層６４０、電極６５０ａ、６５０ｂなどの構成および作用については図３と同一であるためその詳説は省く。
一方、図５および図６の集積回路構造物の製造方法において、基板部分の製造方法を除いた残りステップは、図４ｂないし図４ｄと同じであるので、図示および説明は省略する。基板部分を製造するにあたり、図５および図６の集積回路構造物は、それぞれＮ型基板５１０およびＰ型基板６１０を使用し、その基板上の一領域のみをそれぞれＰ型およびＮ型にドーピングするところが、図３の集積回路構造物の製造方法と異なる。これに対する図示および説明は省略する。
係る電圧ダブラー回路は、パッシブ型無線認証システムを構成する無線認証用タグにて弱い入力信号から制御部１３を駆動させるための適したサイズの駆動電圧を生成するのに使用されることができる。
以上、図面に基づいて本発明の好適な実施形態を図示および説明してきたが本発明の保護範囲は、前述の実施形態に限定するものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
以上、図面に基づいて本発明の好適な実施形態を図示および説明してきたが本発明の保護範囲は、前述の実施形態に限定するものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
１１０ クランプ回路
１２０ ピーク整流回路
２１０ 基板
２２０ 第１導電層
２３０ 誘電体膜
２４１，２４２、２４３ 第２導電体
１２０ ピーク整流回路
２１０ 基板
２２０ 第１導電層
２３０ 誘電体膜
２４１，２４２、２４３ 第２導電体
Claims (12)
- 上部表面の二つの領域がそれぞれＮ型半導体およびＰ型半導体にドーピングされた基板と、
前記Ｎ型半導体および前記Ｐ型半導体とそれぞれ電気的に接続されるように前記基板上に積層された第１導電層と、
前記第１導電層の上部表面に積層された誘電体膜と、
前記誘電体膜の上部表面に積層され、前記第１導電層及び前記誘電体膜と共にコンデンサを形成する第２導電層と、を含み、
前記第１導電層は、前記Ｐ型半導体と結合して前記コンデンサに直列接続された第１ショットキーダイオードを形成し、前記Ｎ型半導体と結合して前記コンデンサに並列接続された第２ショットキーダイオードを形成する集積回路構造物。 - 前記Ｎ型半導体および前記Ｐ型半導体上に形成され外部端子と電気的な接続を可能にする電極を更に含むことを特徴とする、請求項１に記載の集積回路構造物。
- 前記第１導電層および前記第２導電層は、金属、アモルファスシリコン、ポリシリコンのいずれか１つで形成されることを特徴とする、請求項１に記載の集積回路構造物。
- 上部表面の所定領域がＰ型半導体にドーピングされたＮ型基板と、
前記Ｎ型基板および前記Ｐ型半導体上に積層され、前記Ｎ型基板および前記Ｐ型半導体のそれぞれと電気的に接続される第１導電層と、
前記第１導電層の上部表面に積層された誘電体膜と、
前記誘電体膜の上部表面に積層され、前記第１導電層、前記誘電体膜と共にコンデンサを形成する第２導電層と、を含み、
前記第１導電層は、前記Ｐ型半導体と結合して前記コンデンサに直列接続された第１ショットキーダイオードを形成し、前記Ｎ型基板と結合して前記コンデンサに並列接続された第２ショットキーダイオードを形成する集積回路構造物。 - 前記Ｎ型基板及び前記Ｐ型半導体上に形成され、外部電子回路との電気的な接続を可能にする電極を更に含むことを特徴とする、請求項４に記載の集積回路構造物。
- 上部表面の所定領域がＮ型半導体にドーピングされたＰ型基板と、
前記Ｐ型基板および前記Ｎ型半導体上に積層され、前記Ｐ型基板および前記Ｎ型半導体それぞれと電気的に接続される第１導電層と、
前記第１導電層の上部表面に積層された誘電体膜と、
前記誘電体膜の上部表面に積層され、前記第１導電層、前記誘電体膜と共にコンデンサを形成する第２導電層と、を含み、
前記第１導電層は、前記Ｎ型半導体と結合して前記コンデンサに直列接続された第１ショットキーダイオードを形成し、前記Ｐ型基板と結合して前記コンデンサに並列接続された第２ショットキーダイオードを形成する集積回路構造物。 - 前記Ｐ型基板および前記Ｎ型半導体上に形成され、外部電子回路と電気的な接続を可能にする電極を更に含むことを特徴とする、請求項６に記載の集積回路構造物。
- （ａ）Ｎ型半導体領域およびＰ型半導体領域を含んだ基板を製造するステップと、
（ｂ）前記Ｎ型半導体および前記Ｐ型半導体とそれぞれ電気的に接続された第１導電層を積層させるステップと、
（ｃ）前記第１導電層を含んだ前記基板の全面に誘電体膜を積層した後パターニングを行い、前記Ｎ型およびＰ型半導体を露出させるステップと、
（ｄ）前記第１導電層上に積層された前記誘電体膜の上部表面に第２導電層を積層してコンデンサを製造するステップと、
（ｅ）露出された前記Ｎ型およびＰ型半導体領域に導電物質を積層して電極を製造するステップと、を含み、
前記第１導電層は、前記Ｐ型半導体と結合して前記コンデンサに直列接続された第１ショットキーダイオードを形成し、前記Ｎ型半導体と結合して前記コンデンサに並列接続された第２ショットキーダイオードを形成することを特徴とする集積回路構造物の製造方法。 - 前記（ａ）ステップは、基板の上部表面上の二つの領域をそれぞれＮ型半導体およびＰ型半導体にドーピングさせるステップを含むことを特徴とする、請求項８に記載の集積回路構造物の製造方法。
- 前記（ａ）ステップは、Ｎ型基板の上部表面上の所定領域をＰ型半導体にドーピングさせるステップを含むことを特徴とする、請求項８に記載の集積回路構造物の製造方法。
- 前記（ａ）ステップは、Ｐ型基板の上部表面上の所定領域をＮ型半導体にドーピングさせるステップを含むことを特徴とする請求項８に記載の集積回路構造物の製造方法。
- 前記第１導電層および前記第２導電層は、金属、アモルファスシリコン、ポリシリコンのいずれか１つで形成されることを特徴とする、請求項８に記載の集積回路構造物の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040041947A KR100621370B1 (ko) | 2004-06-08 | 2004-06-08 | 쇼트키 다이오드를 포함한 집적회로구조물 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005354072A JP2005354072A (ja) | 2005-12-22 |
| JP4368333B2 true JP4368333B2 (ja) | 2009-11-18 |
Family
ID=35446757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005168864A Active JP4368333B2 (ja) | 2004-06-08 | 2005-06-08 | 集積回路構造物およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7332787B2 (ja) |
| JP (1) | JP4368333B2 (ja) |
| KR (1) | KR100621370B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI396268B (zh) * | 2006-05-25 | 2013-05-11 | Taiwan Semiconductor Mfg | 複合連結線與其製造方法 |
| US7633135B2 (en) * | 2007-07-22 | 2009-12-15 | Alpha & Omega Semiconductor, Ltd. | Bottom anode Schottky diode structure and method |
| US7649237B2 (en) * | 2008-05-15 | 2010-01-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Schottky diode for high speed and radio frequency application |
| US9698137B2 (en) * | 2015-10-07 | 2017-07-04 | Qorvo Us, Inc. | Electrostatic discharge (ESD) protection of capacitors using lateral surface Schottky diodes |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01264250A (ja) | 1988-04-15 | 1989-10-20 | Hitachi Ltd | 半導体素子 |
| JP2667477B2 (ja) * | 1988-12-02 | 1997-10-27 | 株式会社東芝 | ショットキーバリアダイオード |
| JP3128885B2 (ja) * | 1991-09-13 | 2001-01-29 | 日本電気株式会社 | 半導体装置 |
| US5514612A (en) | 1993-03-03 | 1996-05-07 | California Micro Devices, Inc. | Method of making a semiconductor device with integrated RC network and schottky diode |
| DE10124222A1 (de) * | 2001-05-18 | 2002-11-21 | Atmel Germany Gmbh | Verfahren zum Abgleich eines Antennenschwingkreises eines passiven Transponders |
| JP2003330039A (ja) | 2002-05-16 | 2003-11-19 | Victor Co Of Japan Ltd | 液晶表示装置 |
-
2004
- 2004-06-08 KR KR1020040041947A patent/KR100621370B1/ko active IP Right Grant
-
2005
- 2005-06-08 JP JP2005168864A patent/JP4368333B2/ja active Active
- 2005-06-08 US US11/147,164 patent/US7332787B2/en active Active
-
2007
- 2007-12-21 US US11/963,354 patent/US7625804B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20050269658A1 (en) | 2005-12-08 |
| US7625804B2 (en) | 2009-12-01 |
| KR100621370B1 (ko) | 2006-09-08 |
| JP2005354072A (ja) | 2005-12-22 |
| US20080096361A1 (en) | 2008-04-24 |
| KR20050116903A (ko) | 2005-12-13 |
| US7332787B2 (en) | 2008-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7863718B2 (en) | Electronic tag chip | |
| US20220133150A1 (en) | Wireless sensor device | |
| JP5824134B2 (ja) | 半導体装置 | |
| US8132026B2 (en) | Power storage device and mobile electronic device having the same | |
| JP2000058871A (ja) | 電子機器の集積回路 | |
| US20100208498A1 (en) | Ultra-low voltage boost circuit | |
| JP2008181499A (ja) | 半導体装置 | |
| JP4368333B2 (ja) | 集積回路構造物およびその製造方法 | |
| US20080259665A1 (en) | Rectifier Circuit, Circuit Arrangement and Method for Manufactiring a Rectifier Circuit | |
| JP2002262545A (ja) | 半導体装置 | |
| TW457585B (en) | Silicon on insulator thick oxide structure and process of manufacture | |
| KR100658549B1 (ko) | 반도체 장치, 전파 정류 회로 및 반파 정류 회로 | |
| JPH08335709A (ja) | 半導体装置及びその製造方法あるいはその半導体装置を使用した電子機器 | |
| EP1508871B1 (en) | Data communication device | |
| JP2005529533A (ja) | Ｅｓｄ保護回路を有する集積回路を備えるデータキャリア | |
| JP3210438B2 (ja) | データキャリアの集積回路 | |
| JP3347452B2 (ja) | 電源用磁気素子およびｄｃ−ｄｃコンバータ | |
| JP2002170925A (ja) | 球状半導体装置 | |
| JP3968603B2 (ja) | ダイオードおよび非接触型ｉｃカード | |
| JP2002176769A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2005348197A (ja) | 無線電子装置 | |
| JP2007124501A (ja) | 半導体リレー装置 | |
| JPH07307439A (ja) | 非接触型ｉｃカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090825 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4368333 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |