JP3207100B2 - トランスを有するｄｃ−ｄｃコンバ−タ - Google Patents
トランスを有するｄｃ−ｄｃコンバ−タInfo
- Publication number
- JP3207100B2 JP3207100B2 JP03442896A JP3442896A JP3207100B2 JP 3207100 B2 JP3207100 B2 JP 3207100B2 JP 03442896 A JP03442896 A JP 03442896A JP 3442896 A JP3442896 A JP 3442896A JP 3207100 B2 JP3207100 B2 JP 3207100B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- transformer
- transformers
- winding
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明はトランスのインダクタン
スを利用して直流電圧を昇圧する形式のＤＣ−ＤＣコン
バータに関する。
スを利用して直流電圧を昇圧する形式のＤＣ−ＤＣコン
バータに関する。
【０００２】
【従来の技術】典型的な昇圧型のＤＣ−ＤＣコンバータ
は、直流電源に対して並列にリアクトル（インダクタン
ス素子）を介してスイッチング素子を接続し、このスイ
ッチング素子に対して並列にダイオードを介して平滑用
コンデンサを接続した回路構成になっている。このＤＣ
−ＤＣコンバータにおいて大きな昇圧比を得るためには
スイッチング素子のオン時間幅を長くすることが必要に
なる。しかし、スイッチング素子のデューティ比即ちオ
ン・オフ周期に対するオン時間幅の割合を７０〜８０％
程度よりも大きくすることは制御回路の構成上困難であ
る。
は、直流電源に対して並列にリアクトル（インダクタン
ス素子）を介してスイッチング素子を接続し、このスイ
ッチング素子に対して並列にダイオードを介して平滑用
コンデンサを接続した回路構成になっている。このＤＣ
−ＤＣコンバータにおいて大きな昇圧比を得るためには
スイッチング素子のオン時間幅を長くすることが必要に
なる。しかし、スイッチング素子のデューティ比即ちオ
ン・オフ周期に対するオン時間幅の割合を７０〜８０％
程度よりも大きくすることは制御回路の構成上困難であ
る。
【０００３】そこで、大きな昇圧比を得るために図１に
示すＤＣ−ＤＣコンバータが知られている。このＤＣ−
ＤＣコンバータは、直流電源１の一端と他端との間にト
ランス２の１次巻線３を介してトランジスタから成るス
イッチング素子４を接続し、トランス２の２次巻線５と
ダイオード６とを介してスイッチング素子４に並列に出
力平滑用コンデンサ７を接続し、スイッチング素子４の
制御端子（ベース）にスイッチング素子４をオン・オフ
するための制御回路８を接続することによって構成され
ている。図１の回路では、スイッチング素子４のオン期
間に１次巻線３に基づくインダクタンスにエネルギーが
蓄積されると共に２次巻線５に基づくインダクタンスに
もエネルギーが蓄積される。スイッチング素子４のオフ
期間には直流電源１の電圧に１次巻線３及び２次巻線５
の電圧が加算された状態の出力電圧が得られ、コンデン
サ７がこの出力電圧に充電される。
示すＤＣ−ＤＣコンバータが知られている。このＤＣ−
ＤＣコンバータは、直流電源１の一端と他端との間にト
ランス２の１次巻線３を介してトランジスタから成るス
イッチング素子４を接続し、トランス２の２次巻線５と
ダイオード６とを介してスイッチング素子４に並列に出
力平滑用コンデンサ７を接続し、スイッチング素子４の
制御端子（ベース）にスイッチング素子４をオン・オフ
するための制御回路８を接続することによって構成され
ている。図１の回路では、スイッチング素子４のオン期
間に１次巻線３に基づくインダクタンスにエネルギーが
蓄積されると共に２次巻線５に基づくインダクタンスに
もエネルギーが蓄積される。スイッチング素子４のオフ
期間には直流電源１の電圧に１次巻線３及び２次巻線５
の電圧が加算された状態の出力電圧が得られ、コンデン
サ７がこの出力電圧に充電される。
【０００４】
【発明が解決しようとする課題】ところで、ＤＣ−ＤＣ
コンバータの薄型化（低背化）が要求されている。この
要求に応えるためにトランス２の磁性体コア９の高さを
低くすると、コア９における巻線の巻幅（巻窓）が狭く
なり、巻線可能回数が減ること、及びコアのボリュ−ム
が小さくなることのため、直流重畳特性が低くなり、コ
ア変更前に比べてＤＣ−ＤＣコンバ−タ特性が著しく劣
化してしまう。
コンバータの薄型化（低背化）が要求されている。この
要求に応えるためにトランス２の磁性体コア９の高さを
低くすると、コア９における巻線の巻幅（巻窓）が狭く
なり、巻線可能回数が減ること、及びコアのボリュ−ム
が小さくなることのため、直流重畳特性が低くなり、コ
ア変更前に比べてＤＣ−ＤＣコンバ−タ特性が著しく劣
化してしまう。
【０００５】そこで、本発明の目的は、小型化及び薄型
化（低背化）が可能なＤＣ−ＤＣコンバータを提供する
ことにある。
化（低背化）が可能なＤＣ−ＤＣコンバータを提供する
ことにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明は、直流電源と、少なくとも第１及び第２のト
ランスと、スイッチング素子と、ダイオードと、コンデ
ンサと、スイッチング素子制御回路とを有し、前記第１
及び第２のトランスは磁性体コアと１次巻線と２次巻線
とをそれぞれ有し、前記第１のトランスの１次巻線と前
記第２のトランスの１次巻線とが直列に接続され、前記
第１のトランスの２次巻線と前記第２のトランスの２次
巻線とが直列に接続され、前記第１のトランスの１次巻
線と前記第２のトランスの１次巻線との直列回路に対し
て直列に前記第１のトランスの２次巻線と前記第２のト
ランスの２次巻線との直列回路が接続され、前記スイッ
チング素子の一端は前記第１及び第２のトランスの１次
巻線の直列回路を介して前記直流電源の一端に接続さ
れ、前記スイッチング素子の他端は前記直流電源の他端
に接続され、前記コンデンサは前記ダイオードと前記第
１及び第２のトランスの２次巻線の直列回路を介して前
記スイッチング素子に対して並列に接続され、前記スイ
ッチング素子制御回路は前記スイッチング素子をオン・
オフ制御するための制御信号を前記スイッチング素子の
制御端子に与えるように形成されていることを特徴とす
るＤＣ−ＤＣコンバータに係わるものである。なお、請
求項２に示すように第１及び第２のトランスのコアをそ
れぞれドラム型とし、互いに並置することが望ましい。
の本発明は、直流電源と、少なくとも第１及び第２のト
ランスと、スイッチング素子と、ダイオードと、コンデ
ンサと、スイッチング素子制御回路とを有し、前記第１
及び第２のトランスは磁性体コアと１次巻線と２次巻線
とをそれぞれ有し、前記第１のトランスの１次巻線と前
記第２のトランスの１次巻線とが直列に接続され、前記
第１のトランスの２次巻線と前記第２のトランスの２次
巻線とが直列に接続され、前記第１のトランスの１次巻
線と前記第２のトランスの１次巻線との直列回路に対し
て直列に前記第１のトランスの２次巻線と前記第２のト
ランスの２次巻線との直列回路が接続され、前記スイッ
チング素子の一端は前記第１及び第２のトランスの１次
巻線の直列回路を介して前記直流電源の一端に接続さ
れ、前記スイッチング素子の他端は前記直流電源の他端
に接続され、前記コンデンサは前記ダイオードと前記第
１及び第２のトランスの２次巻線の直列回路を介して前
記スイッチング素子に対して並列に接続され、前記スイ
ッチング素子制御回路は前記スイッチング素子をオン・
オフ制御するための制御信号を前記スイッチング素子の
制御端子に与えるように形成されていることを特徴とす
るＤＣ−ＤＣコンバータに係わるものである。なお、請
求項２に示すように第１及び第２のトランスのコアをそ
れぞれドラム型とし、互いに並置することが望ましい。
【０００７】
【発明の作用及び効果】本発明によれば、薄型化が達成
される。即ち、複数のトランス（第１及び第２のトラン
ス）の組み合せによって必要とするインダクタンスを得
るため、トランス１個当りの高さを従来よりも低くする
ことができる。また、従来の１つのコアによって必要と
するインダクタンスの全部を得る場合に比べて、本発明
の複数のコアに巻線を分散して設けたものは、インダク
ション係数が大きくなり、１個当たりのコアについて
は、少ない巻数によって従来と同一のインダクタンス値
を得ることが可能になる。ここで、インダクション係数
はAl Valueと呼ばれているものであり、１ターンの巻線
によって得られるインダクタンス値を示す。
される。即ち、複数のトランス（第１及び第２のトラン
ス）の組み合せによって必要とするインダクタンスを得
るため、トランス１個当りの高さを従来よりも低くする
ことができる。また、従来の１つのコアによって必要と
するインダクタンスの全部を得る場合に比べて、本発明
の複数のコアに巻線を分散して設けたものは、インダク
ション係数が大きくなり、１個当たりのコアについて
は、少ない巻数によって従来と同一のインダクタンス値
を得ることが可能になる。ここで、インダクション係数
はAl Valueと呼ばれているものであり、１ターンの巻線
によって得られるインダクタンス値を示す。
【０００８】
【実施例】次に、図２及び図３を参照して本発明の実施
例に係わるＤＣ−ＤＣコンバータを説明する。図２及び
図３のＤＣ−ＤＣコンバータは、図１のＤＣ−ＤＣコン
バータと同様に、直流電源１、スイッチング素子４、出
力整流ダイオード６、平滑用コンデンサ７、スイッチン
グ素子制御回路８を有する他に、インダクタとしての第
１及び第２のトランス２ａ、２ｂを有する。図２におい
てトランス２ａ、２ｂ以外の部分の回路構成は図１と同
一である。
例に係わるＤＣ−ＤＣコンバータを説明する。図２及び
図３のＤＣ−ＤＣコンバータは、図１のＤＣ−ＤＣコン
バータと同様に、直流電源１、スイッチング素子４、出
力整流ダイオード６、平滑用コンデンサ７、スイッチン
グ素子制御回路８を有する他に、インダクタとしての第
１及び第２のトランス２ａ、２ｂを有する。図２におい
てトランス２ａ、２ｂ以外の部分の回路構成は図１と同
一である。
【０００９】第１のトランス２ａは図３に示すようにド
ラム型磁性体（フェライト）コア９ａとこれに巻装され
た１次巻線３ａと２次巻線５ａとから成る。第２のトラ
ンス２ｂもドラム型磁性体（フェライト）コア９ｂとこ
れに巻装された１次巻線３ｂと２次巻線５ｂとから成
る。第１及び第２のトランス２ａ、２ｂの１次巻線３
ａ、３ｂは互いに直列に接続され、この直列回路が電源
１の一端とスイッチング素子４の一端（コレクタ）との
間に接続されている。スイッチング素子４の他端（エミ
ッタ）は電源１の他端に接続されている。第１及び第２
のトランス２ａ、２ｂの２次巻線５ａ、５ｂは互いに直
列に接続され、この直列回路がスイッチング素子４の一
端（コレクタ）とダイオード６との間に接続されてい
る。即ち、２次巻線５ａ、５ｂの直列回路の入力側端子
は１次巻線３ａ、３ｂの直列回路の出力側端子に接続さ
れ、２つの直列回路の接続点にスイッチング素子４が接
続されている。平滑用コンデンサ７はダイオード６と２
つの２次巻線５ａ、５ｂを介してスイッチング素子４に
並列に接続されている。スイッチング素子制御回路８は
スイッチング素子４の制御端子（ベース）に接続され、
スイッチング素子４をオン・オフするための制御信号を
形成する。
ラム型磁性体（フェライト）コア９ａとこれに巻装され
た１次巻線３ａと２次巻線５ａとから成る。第２のトラ
ンス２ｂもドラム型磁性体（フェライト）コア９ｂとこ
れに巻装された１次巻線３ｂと２次巻線５ｂとから成
る。第１及び第２のトランス２ａ、２ｂの１次巻線３
ａ、３ｂは互いに直列に接続され、この直列回路が電源
１の一端とスイッチング素子４の一端（コレクタ）との
間に接続されている。スイッチング素子４の他端（エミ
ッタ）は電源１の他端に接続されている。第１及び第２
のトランス２ａ、２ｂの２次巻線５ａ、５ｂは互いに直
列に接続され、この直列回路がスイッチング素子４の一
端（コレクタ）とダイオード６との間に接続されてい
る。即ち、２次巻線５ａ、５ｂの直列回路の入力側端子
は１次巻線３ａ、３ｂの直列回路の出力側端子に接続さ
れ、２つの直列回路の接続点にスイッチング素子４が接
続されている。平滑用コンデンサ７はダイオード６と２
つの２次巻線５ａ、５ｂを介してスイッチング素子４に
並列に接続されている。スイッチング素子制御回路８は
スイッチング素子４の制御端子（ベース）に接続され、
スイッチング素子４をオン・オフするための制御信号を
形成する。
【００１０】ＤＣ−ＤＣコンバータにおいて第１及び第
２のトランス２ａ、２ｂはドラム型コア９ａ、９ｂが図
３に示すように互いに平行になるように同一の平坦な基
板上に配置される。図２において図１と同一のインダク
タンス値を得る場合には、２つの１次巻線３ａ、３ｂの
それぞれの巻数及び２つの２次巻線５ａ、５ｂのそれぞ
れの巻数を図１のトランス２の１次巻線３の巻数及び２
次巻線５の巻数よりも少なくすることができる。従っ
て、第１及び第２のトランス２ａ、２ｂの１個当りの所
要巻線幅Ｗ即ち巻窓の幅は図１の場合よりも狭くなり、
ドラム型コア９ａ、９ｂの１個当りの高さＨも図１の場
合よりも低くなり、ＤＣ−ＤＣコンバータの薄型化が達
成される。
２のトランス２ａ、２ｂはドラム型コア９ａ、９ｂが図
３に示すように互いに平行になるように同一の平坦な基
板上に配置される。図２において図１と同一のインダク
タンス値を得る場合には、２つの１次巻線３ａ、３ｂの
それぞれの巻数及び２つの２次巻線５ａ、５ｂのそれぞ
れの巻数を図１のトランス２の１次巻線３の巻数及び２
次巻線５の巻数よりも少なくすることができる。従っ
て、第１及び第２のトランス２ａ、２ｂの１個当りの所
要巻線幅Ｗ即ち巻窓の幅は図１の場合よりも狭くなり、
ドラム型コア９ａ、９ｂの１個当りの高さＨも図１の場
合よりも低くなり、ＤＣ−ＤＣコンバータの薄型化が達
成される。
【００１１】図２及び図３のＤＣ−ＤＣコンバータにお
いて、スイッチング素子４のオン期間には、電源１とイ
ンダクタンスを有する２つの１次巻線３ａ、３ｂとスイ
ッチング素子４の閉回路が形成され、第１及び第２のト
ランス２ａ、２ｂのコア９ａ、９ｂに磁気エネルギーが
蓄積される。１次巻線３ａ、３ｂに電流が流れると２次
巻線５ａ、５ｂに電圧が誘起するが、この電圧の向きは
ダイオード６を逆バイアスする向きであるので、スイッ
チング素子４のオン期間にはダイオード６がオフに保た
れている。次に、スイッチング素子４がオフになると、
第１及び第２のトランス２ａ、２ｂの蓄積エネルギーの
放出が生じ、２つの１次巻線３ａ、３ｂと２つの２次巻
線５ａ、５ｂとにダイオード６を順バイアスする向きの
電圧が発生し、電源１の電圧と２つの１次巻線３ａ、３
ｂの電圧と２つの２次巻線５ａ、５ｂの電圧との和の電
圧に基づいて平滑用コンデンサ７が充電され、平滑用コ
ンデンサ７は電源１よりも高い電圧に充電される。
いて、スイッチング素子４のオン期間には、電源１とイ
ンダクタンスを有する２つの１次巻線３ａ、３ｂとスイ
ッチング素子４の閉回路が形成され、第１及び第２のト
ランス２ａ、２ｂのコア９ａ、９ｂに磁気エネルギーが
蓄積される。１次巻線３ａ、３ｂに電流が流れると２次
巻線５ａ、５ｂに電圧が誘起するが、この電圧の向きは
ダイオード６を逆バイアスする向きであるので、スイッ
チング素子４のオン期間にはダイオード６がオフに保た
れている。次に、スイッチング素子４がオフになると、
第１及び第２のトランス２ａ、２ｂの蓄積エネルギーの
放出が生じ、２つの１次巻線３ａ、３ｂと２つの２次巻
線５ａ、５ｂとにダイオード６を順バイアスする向きの
電圧が発生し、電源１の電圧と２つの１次巻線３ａ、３
ｂの電圧と２つの２次巻線５ａ、５ｂの電圧との和の電
圧に基づいて平滑用コンデンサ７が充電され、平滑用コ
ンデンサ７は電源１よりも高い電圧に充電される。
【００１２】本実施例によれば、既に説明したように、
２つのトランス２ａ、２ｂによって必要なインダクタン
ス値を得るので、ドラム型コア９ａ、９ｂの高さＨを図
１の単一のドラム型コア９の高さのほぼ半分にできる。
また、２つのコア９ａ、９ｂを有するので、図１の１つ
のコア９に比べて放熱性が良い。
２つのトランス２ａ、２ｂによって必要なインダクタン
ス値を得るので、ドラム型コア９ａ、９ｂの高さＨを図
１の単一のドラム型コア９の高さのほぼ半分にできる。
また、２つのコア９ａ、９ｂを有するので、図１の１つ
のコア９に比べて放熱性が良い。
【００１３】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） ３個以上の任意の複数個のトランスを設け、こ
れ等の１次巻線を直列に接続すると共に、これ等の２次
巻線も直列に接続し、１次巻線の直列回路と２次巻線の
直列回路を図２と同様に直列に接続することができる。 （２） スイッチング素子４はＦＥＴ等の半導体スイッ
チであってもよい。
く、例えば次の変形が可能なものである。 （１） ３個以上の任意の複数個のトランスを設け、こ
れ等の１次巻線を直列に接続すると共に、これ等の２次
巻線も直列に接続し、１次巻線の直列回路と２次巻線の
直列回路を図２と同様に直列に接続することができる。 （２） スイッチング素子４はＦＥＴ等の半導体スイッ
チであってもよい。
【図１】従来の昇圧型ＤＣ−ＤＣコンバータを示す回路
図である。
図である。
【図２】本発明の実施例の昇圧型ＤＣ−ＤＣコンバータ
を示す回路図である。
を示す回路図である。
【図３】図２のＤＣ−ＤＣコンバータのトランスを断面
で示す図である。
で示す図である。
２ａ、２ｂ 第１及び第２のトランス ３ａ、３ｂ １次巻線 ４ スイッチング素子 ５ａ、５ｂ ２次巻線
Claims (2)
- 【請求項１】 直流電源と、少なくとも第１及び第２の
トランスと、スイッチング素子と、ダイオードと、コン
デンサと、スイッチング素子制御回路とを有し、 前記第１及び第２のトランスは磁性体コアと１次巻線と
２次巻線とをそれぞれ有し、 前記第１のトランスの１次巻線と前記第２のトランスの
１次巻線とが直列に接続され、 前記第１のトランスの２次巻線と前記第２のトランスの
２次巻線とが直列に接続され、 前記第１のトランスの１次巻線と前記第２のトランスの
１次巻線との直列回路に対して直列に前記第１のトラン
スの２次巻線と前記第２のトランスの２次巻線との直列
回路が接続され、 前記スイッチング素子の一端は前記第１及び第２のトラ
ンスの１次巻線の直列回路を介して前記直流電源の一端
に接続され、前記スイッチング素子の他端は前記直流電
源の他端に接続され、 前記コンデンサは前記ダイオードと前記第１及び第２の
トランスの２次巻線の直列回路を介して前記スイッチン
グ素子に対して並列に接続され、 前記スイッチング素子制御回路は前記スイッチング素子
をオン・オフ制御するための制御信号を前記スイッチン
グ素子の制御端子に与えるように形成されていることを
特徴とするＤＣ−ＤＣコンバータ。 - 【請求項２】 前記第１及び第２のトランスの磁性体コ
アはそれぞれドラム型コアであり、 前記第１及び第２のトランスのドラム型コアが互いに並
置されていることを特徴とする請求項１記載のＤＣ−Ｄ
Ｃコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03442896A JP3207100B2 (ja) | 1996-01-29 | 1996-01-29 | トランスを有するｄｃ−ｄｃコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03442896A JP3207100B2 (ja) | 1996-01-29 | 1996-01-29 | トランスを有するｄｃ−ｄｃコンバ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09215318A JPH09215318A (ja) | 1997-08-15 |
| JP3207100B2 true JP3207100B2 (ja) | 2001-09-10 |
Family
ID=12413952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03442896A Expired - Fee Related JP3207100B2 (ja) | 1996-01-29 | 1996-01-29 | トランスを有するｄｃ−ｄｃコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3207100B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4586879B2 (ja) * | 2008-05-08 | 2010-11-24 | Ｔｄｋ株式会社 | コイル部品 |
| JP6393962B2 (ja) * | 2013-06-25 | 2018-09-26 | サンケン電気株式会社 | スイッチング電源装置 |
-
1996
- 1996-01-29 JP JP03442896A patent/JP3207100B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09215318A (ja) | 1997-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3656865B2 (ja) | コンバータ | |
| JP3861871B2 (ja) | スイッチング電源装置 | |
| US7209024B2 (en) | Filter circuit and power supply unit | |
| US5886882A (en) | Push-pull DC-DC converter with transformer having multiple primary and secondary windings with diodes connected between them with MOSFET switching | |
| US5754413A (en) | Reduced voltage stress asymmetrical DC-to-DC converter using first and second transformers having differing turns ratios | |
| JP3199423B2 (ja) | 共振形フォワードコンバ−タ | |
| US20060208713A1 (en) | DC/DC converter | |
| JPH10327577A (ja) | Ｄｃ／ｄｃスイッチング・コンバータ回路 | |
| JP4175367B2 (ja) | スイッチング電源装置 | |
| JP4124814B2 (ja) | 入出力絶縁型ｄｃーｄｃコンバータ | |
| EP0058401A2 (en) | High frequency switching circuit | |
| WO2009157330A1 (ja) | Ｄｃ－ｄｃコンバータ | |
| JP3236825B2 (ja) | ダブルエンドコンバータ装置 | |
| JP4577030B2 (ja) | スイッチング電源装置 | |
| JP3207100B2 (ja) | トランスを有するｄｃ−ｄｃコンバ−タ | |
| JP3882809B2 (ja) | スイッチング電源装置 | |
| JP4432491B2 (ja) | スイッチング電源装置 | |
| JP7329972B2 (ja) | コンバータ及びコンバータの制御方法 | |
| JP2000060113A (ja) | 減出力電圧を有するブ―スト変換器およびその作動方法 | |
| JP2005192367A (ja) | スイッチング電源装置 | |
| JPWO2002052707A1 (ja) | 多出力ｄｃ−ｄｃコンバータ | |
| JP2780165B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003289670A (ja) | スイッチング電源 | |
| JP2006211877A (ja) | スイッチング電源装置 | |
| JP2515640B2 (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010606 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |