JP2515640B2 - スイッチング電源回路 - Google Patents
スイッチング電源回路Info
- Publication number
- JP2515640B2 JP2515640B2 JP3219181A JP21918191A JP2515640B2 JP 2515640 B2 JP2515640 B2 JP 2515640B2 JP 3219181 A JP3219181 A JP 3219181A JP 21918191 A JP21918191 A JP 21918191A JP 2515640 B2 JP2515640 B2 JP 2515640B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay
- inductance
- transformer
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電圧共振型コンバータ
で発生する非ゼロ・クロス動作の改善に関するものであ
る。さらに詳しくは、電圧共振型コンバータをフォワー
ド整流方式のチョークインプット型平滑回路としたとき
の非ゼロ・クロス動作による変換効率の低下やノイズの
発生を抑制するための遅延インダクタンスのリセット回
路を具備したスイッチング電源回路に関するものであ
る。
で発生する非ゼロ・クロス動作の改善に関するものであ
る。さらに詳しくは、電圧共振型コンバータをフォワー
ド整流方式のチョークインプット型平滑回路としたとき
の非ゼロ・クロス動作による変換効率の低下やノイズの
発生を抑制するための遅延インダクタンスのリセット回
路を具備したスイッチング電源回路に関するものであ
る。
【０００２】
【従来の技術】スイッチング素子の電圧波形が矩形波モ
ードのスイッチング電源回路において、スイッチング素
子のターン・オンとターン・オフのスイッチング・ロス
（遷移損）は、スイッチング周波数の高周波化に対して
比例的に増加し、スイッチング電源の小型化を妨げるも
のである。これら遷移損を原理的に削減する方式とし
て、スイッチング素子の電圧と電流波形がゼロ・クロス
する共振型コンバータが提案され、実用化されている。
図５は、この電圧共振型コンバータの基本回路とスイッ
チング素子の動作を示し、２０、２１は入力端子、１１
はＭＯＳＦＥＴからなるスイッチング素子、１２、１３
はコンデンサ、１４はスイッチング素子１１のボディー
・ダイオード、１５はＶＦＭ信号入力端子、１６はイン
バータ・トランス、１７、１８は出力端子である。
ードのスイッチング電源回路において、スイッチング素
子のターン・オンとターン・オフのスイッチング・ロス
（遷移損）は、スイッチング周波数の高周波化に対して
比例的に増加し、スイッチング電源の小型化を妨げるも
のである。これら遷移損を原理的に削減する方式とし
て、スイッチング素子の電圧と電流波形がゼロ・クロス
する共振型コンバータが提案され、実用化されている。
図５は、この電圧共振型コンバータの基本回路とスイッ
チング素子の動作を示し、２０、２１は入力端子、１１
はＭＯＳＦＥＴからなるスイッチング素子、１２、１３
はコンデンサ、１４はスイッチング素子１１のボディー
・ダイオード、１５はＶＦＭ信号入力端子、１６はイン
バータ・トランス、１７、１８は出力端子である。
【０００３】この図５に示す電圧共振型コンバータにお
いて、スイッチング素子１１がオフのときの電圧波形
は、図６に示すように、共振容量Ｃｒと共振インダクタ
ンスＬｒによって正弦波状になり、オフ時間Ｔｏｆｆは
入力電圧Ｖｉｎにおいては共振波数ｆ０で固定される。
このため共振インダクタンスＬｒにインバータ・トラン
ス１６のリーケージ・インダクタンスを利用して、フラ
イバック整流方式でコンデンサ・インプット型の平滑回
路とした出力回路とするのが合理的である。しかし、フ
ライバック整流方式では、コンデンサのリップル電流が
多くなることや、出力のリップル電圧が多くなるため、
図７のように、あえてフォワード整流方式でチョーク・
インプット型の平滑回路とした出力回路を用いている。
いて、スイッチング素子１１がオフのときの電圧波形
は、図６に示すように、共振容量Ｃｒと共振インダクタ
ンスＬｒによって正弦波状になり、オフ時間Ｔｏｆｆは
入力電圧Ｖｉｎにおいては共振波数ｆ０で固定される。
このため共振インダクタンスＬｒにインバータ・トラン
ス１６のリーケージ・インダクタンスを利用して、フラ
イバック整流方式でコンデンサ・インプット型の平滑回
路とした出力回路とするのが合理的である。しかし、フ
ライバック整流方式では、コンデンサのリップル電流が
多くなることや、出力のリップル電圧が多くなるため、
図７のように、あえてフォワード整流方式でチョーク・
インプット型の平滑回路とした出力回路を用いている。
【０００４】図７のフォワード整流方式において、スイ
ッチング素子１１の電圧共振は、入力電圧Ｖｉｎを中心
に共振するため、スイッチング素子１１のオフ時のフラ
イバック電圧が入力電圧以下に低下すると出力側に電力
供給する。このため電圧共振型コンバータからみた出力
インピーダンスが低下し、図８のようにスイッチング素
子１１のオン直前にスイッチング素子１１の電圧波形が
正弦波モードから矩形波モードになり、スイッチング素
子１１の電流は正から流れ出してゼロ・クロス・オンと
はならない。このため、遷移損が発生し、変換効率の低
下とノイズの増加によりスイッチング電源の信頼性を著
しく低下している。この場合のターン・オン時のスイッ
チング・ロス（遷移損）は以下の式で算出される。 ターン・オン・ロス＝１／２・Ｃ・Ｖ２・ｆ 〔Ｗ〕 但し、Ｃ＝共振コンデンサの容量 Ｖ＝オン直前のスイッチング素子１１の電圧 ｆ＝スイッチング周波数である。
ッチング素子１１の電圧共振は、入力電圧Ｖｉｎを中心
に共振するため、スイッチング素子１１のオフ時のフラ
イバック電圧が入力電圧以下に低下すると出力側に電力
供給する。このため電圧共振型コンバータからみた出力
インピーダンスが低下し、図８のようにスイッチング素
子１１のオン直前にスイッチング素子１１の電圧波形が
正弦波モードから矩形波モードになり、スイッチング素
子１１の電流は正から流れ出してゼロ・クロス・オンと
はならない。このため、遷移損が発生し、変換効率の低
下とノイズの増加によりスイッチング電源の信頼性を著
しく低下している。この場合のターン・オン時のスイッ
チング・ロス（遷移損）は以下の式で算出される。 ターン・オン・ロス＝１／２・Ｃ・Ｖ２・ｆ 〔Ｗ〕 但し、Ｃ＝共振コンデンサの容量 Ｖ＝オン直前のスイッチング素子１１の電圧 ｆ＝スイッチング周波数である。
【０００５】そこで、電圧共振型コンバータにおいて、
フォワード整流した場合の非ゼロ・クロス・オンを避け
るため、図９のようにインバータ・トランス１６の出力
と整流ダイオード２２の間に遅延インダクタンス（レゾ
ナンサー）２５を直列に挿入した回路が知られている
（例えば、特開平３−１３５３６７号公報）。このとき
のインバータ・トランス１６の他方の出力端子と遅延イ
ンダクタンス２５との間の電圧Ｖｌｓと、スイッチング
素子１１の電流Ｉｑ１と、スイッチング素子１１間の電
圧Ｖｑ１は、図１０に示され、出力インピーダンスの低
下を遅延させることによってフォワード整流時の電圧共
振動作を継続させ、ゼロ・クロス・オンを達成してい
る。
フォワード整流した場合の非ゼロ・クロス・オンを避け
るため、図９のようにインバータ・トランス１６の出力
と整流ダイオード２２の間に遅延インダクタンス（レゾ
ナンサー）２５を直列に挿入した回路が知られている
（例えば、特開平３−１３５３６７号公報）。このとき
のインバータ・トランス１６の他方の出力端子と遅延イ
ンダクタンス２５との間の電圧Ｖｌｓと、スイッチング
素子１１の電流Ｉｑ１と、スイッチング素子１１間の電
圧Ｖｑ１は、図１０に示され、出力インピーダンスの低
下を遅延させることによってフォワード整流時の電圧共
振動作を継続させ、ゼロ・クロス・オンを達成してい
る。
【０００６】
【発明が解決しようとする課題】しかし、遅延インダク
タンス（レゾナンサー）２５のリセットは整流ダイオー
ド２２の逆回復時間に頼っており、また、Ｃｏ基アモル
ファス磁性合金の残留磁束密度（Ｂｒ）が高いため、図
１１のＢ−Ｈカーブに示すように、毎サイクルにおいて
確実なリセットがなされていない。このため、インバー
タ・トランス１６の２次タップ電圧と遅延時間の積に対
して、遅延インダクタンス（レゾナンサー）２５のコア
・ボリュームを十分大きくしても電圧共振動作が継続さ
れず、変換効率の向上とノイズの低減ができないという
問題があった。本発明は、電圧共振型コンバータをフォ
ワード整流したときの非ゼロ・クロス動作による変換効
率の低下やノイズの発生を、簡単な回路構成により抑制
することを目的とするものである。
タンス（レゾナンサー）２５のリセットは整流ダイオー
ド２２の逆回復時間に頼っており、また、Ｃｏ基アモル
ファス磁性合金の残留磁束密度（Ｂｒ）が高いため、図
１１のＢ−Ｈカーブに示すように、毎サイクルにおいて
確実なリセットがなされていない。このため、インバー
タ・トランス１６の２次タップ電圧と遅延時間の積に対
して、遅延インダクタンス（レゾナンサー）２５のコア
・ボリュームを十分大きくしても電圧共振動作が継続さ
れず、変換効率の向上とノイズの低減ができないという
問題があった。本発明は、電圧共振型コンバータをフォ
ワード整流したときの非ゼロ・クロス動作による変換効
率の低下やノイズの発生を、簡単な回路構成により抑制
することを目的とするものである。
【０００７】
【課題を解決するための手段】本発明は、インバータ・
トランス１６の出力側と整流ダイオード２２の間に、Ｃ
ｏ基アモルファス磁性合金で作られた遅延インダクタン
ス２５を直列に挿入してなる電圧共振動作を用いたスイ
ッチング電源において、電圧共振を助長するための前記
遅延インダクタンス２５をスイッチング・サイクル毎に
リセットして、その作用により電圧共振動作を確実にす
るリセット回路を具備し、このリセット回路は、前記遅
延インダクタンス２５の出力側とインバータ・トランス
１６の他端との間に、ダイオード２６と抵抗２７の直列
回路を挿入し、この抵抗２７に、さらにコンデンサ２９
を並列接続してなることを特徴とするスイッチング電源
回路である。
トランス１６の出力側と整流ダイオード２２の間に、Ｃ
ｏ基アモルファス磁性合金で作られた遅延インダクタン
ス２５を直列に挿入してなる電圧共振動作を用いたスイ
ッチング電源において、電圧共振を助長するための前記
遅延インダクタンス２５をスイッチング・サイクル毎に
リセットして、その作用により電圧共振動作を確実にす
るリセット回路を具備し、このリセット回路は、前記遅
延インダクタンス２５の出力側とインバータ・トランス
１６の他端との間に、ダイオード２６と抵抗２７の直列
回路を挿入し、この抵抗２７に、さらにコンデンサ２９
を並列接続してなることを特徴とするスイッチング電源
回路である。
【０００８】
【作用】出力に電力を供給しないスイッチング素子１１
のオフ時のインバータ・トランス１１の２次逆電圧を利
用することで、遅延インダクタンス（レゾナンサー）２
５をスイッチング・サイクル毎に確実にリセットするこ
とが可能となり、スイッチング素子１１の遷移損増加を
削減できる。
のオフ時のインバータ・トランス１１の２次逆電圧を利
用することで、遅延インダクタンス（レゾナンサー）２
５をスイッチング・サイクル毎に確実にリセットするこ
とが可能となり、スイッチング素子１１の遷移損増加を
削減できる。
【０００９】
【実施例】以下、本発明の実施例を図面に基づき説明す
る。図１は、本発明の基本的な回路を示すもので、この
図１は、前記図９における遅延インダクタンス（レゾナ
ンサー）２５の出力側に、ダイオード２６のカソード側
を接続し、かつ、このダイオード２６のアノード側に抵
抗２７を直列に接続し、この抵抗２７の他端を、インバ
ータ・トランス１６の他端に接続したものである。この
ような回路構成において、スイッチング素子１１のオフ
時に、ダイオード２６と抵抗２７とによって遅延インダ
クタンス（レゾナンサー）２５にリセット電流Ｉｌ≒Ｖ
ｎｓ÷Ｒ〔Ａ〕を流すものである。このとき、 最大リセット電流≒（Ｖｔ−ＶＦ）÷Ｒ 〔Ａ〕 となる。 但し、Ｖｔ＝トランス１６のタップ電圧 ＶＦ＝ダイオード２６の順方向電圧降下 Ｒ＝抵抗２７の抵抗値である。
る。図１は、本発明の基本的な回路を示すもので、この
図１は、前記図９における遅延インダクタンス（レゾナ
ンサー）２５の出力側に、ダイオード２６のカソード側
を接続し、かつ、このダイオード２６のアノード側に抵
抗２７を直列に接続し、この抵抗２７の他端を、インバ
ータ・トランス１６の他端に接続したものである。この
ような回路構成において、スイッチング素子１１のオフ
時に、ダイオード２６と抵抗２７とによって遅延インダ
クタンス（レゾナンサー）２５にリセット電流Ｉｌ≒Ｖ
ｎｓ÷Ｒ〔Ａ〕を流すものである。このとき、 最大リセット電流≒（Ｖｔ−ＶＦ）÷Ｒ 〔Ａ〕 となる。 但し、Ｖｔ＝トランス１６のタップ電圧 ＶＦ＝ダイオード２６の順方向電圧降下 Ｒ＝抵抗２７の抵抗値である。
【００１０】遅延インダクタンスが必要とするリセット
電流は、安定した遅延時間を得るために、遅延インダク
タンスに用いる磁芯の保磁力（Ｈｃ）以上を流す必要が
ある。具体的なリセット電流は、磁芯の材料や形状によ
るが、以下の式で算出される。 リセット電流＝Ｈｃ×Ｌｅ÷Ｎ 〔Ａ〕 但し、Ｈｃ＝磁芯の保磁力 Ｌｅ＝磁芯の磁路長 Ｎ＝コイルの巻数である。
電流は、安定した遅延時間を得るために、遅延インダク
タンスに用いる磁芯の保磁力（Ｈｃ）以上を流す必要が
ある。具体的なリセット電流は、磁芯の材料や形状によ
るが、以下の式で算出される。 リセット電流＝Ｈｃ×Ｌｅ÷Ｎ 〔Ａ〕 但し、Ｈｃ＝磁芯の保磁力 Ｌｅ＝磁芯の磁路長 Ｎ＝コイルの巻数である。
【００１１】この図１の回路では、インバータ・トラン
ス１６の２次電圧Ｖｎｓと直列抵抗２７の抵抗値Ｒによ
って、遅延インダクタンス（レゾナンサー）２５のリセ
ット電流を決定し、リセット時間はスイッチング素子１
１のオフ時間となり、特に出力電圧が高い場合には、遅
延インダクタンス（レゾナンサー）２５のリセット電流
を一定とするために抵抗２７のロスが多くなってしま
う。そこで、リセット電流による制御電力を少なくする
方法としては、図２のように、遅延インダクタンス（レ
ゾナンサー）２５の２次側に制御コイル２８を設け、こ
の制御コイル２８に、ダイオード２６、抵抗２７の直列
回路を接続し、インバータ・トランス１６の２次側に接
続する。
ス１６の２次電圧Ｖｎｓと直列抵抗２７の抵抗値Ｒによ
って、遅延インダクタンス（レゾナンサー）２５のリセ
ット電流を決定し、リセット時間はスイッチング素子１
１のオフ時間となり、特に出力電圧が高い場合には、遅
延インダクタンス（レゾナンサー）２５のリセット電流
を一定とするために抵抗２７のロスが多くなってしま
う。そこで、リセット電流による制御電力を少なくする
方法としては、図２のように、遅延インダクタンス（レ
ゾナンサー）２５の２次側に制御コイル２８を設け、こ
の制御コイル２８に、ダイオード２６、抵抗２７の直列
回路を接続し、インバータ・トランス１６の２次側に接
続する。
【００１２】このような回路構成とすることによって、
リセット電流は、遅延インダクタンス（レゾナンサー）
２５と制御コイル２８の巻き数比と抵抗２７によって決
定することができ、図１の回路の抵抗のロスが減少でき
る。このとき、 最大リセット電流≒｛（Ｖｔ−ＶＦ）÷Ｒ｝×（ＮＬｓ
ｓ÷ＮＬｓｐ） 〔Ａ〕となる。 但し、ＮＬｓｓ＝遅延インダクタンス２５の主巻線数 ＮＬｓｐ＝遅延インダクタンス２５の制御コイル２８の
巻線数である。
リセット電流は、遅延インダクタンス（レゾナンサー）
２５と制御コイル２８の巻き数比と抵抗２７によって決
定することができ、図１の回路の抵抗のロスが減少でき
る。このとき、 最大リセット電流≒｛（Ｖｔ−ＶＦ）÷Ｒ｝×（ＮＬｓ
ｓ÷ＮＬｓｐ） 〔Ａ〕となる。 但し、ＮＬｓｓ＝遅延インダクタンス２５の主巻線数 ＮＬｓｐ＝遅延インダクタンス２５の制御コイル２８の
巻線数である。
【００１３】リセット電流とリセット時間を少なくする
方法としては、また、遅延インダクタンス（レゾナンサ
ー）２５に制御コイル２８を使用しない方法で、同等の
機能を有する簡便な回路構成として、図１の回路の抵抗
２７にコンデンサ２９を並列接続して図３のような回路
構成とし、このコンデンサ２９の充電時定数を利用して
リセットする回路も可能である。このとき、 最大リセット電流≒（Ｖｔ−ＶＦ）×Ｃ÷ｔ 〔Ａ〕 となる。
方法としては、また、遅延インダクタンス（レゾナンサ
ー）２５に制御コイル２８を使用しない方法で、同等の
機能を有する簡便な回路構成として、図１の回路の抵抗
２７にコンデンサ２９を並列接続して図３のような回路
構成とし、このコンデンサ２９の充電時定数を利用して
リセットする回路も可能である。このとき、 最大リセット電流≒（Ｖｔ−ＶＦ）×Ｃ÷ｔ 〔Ａ〕 となる。
【００１４】一方、遅延インダクタンスの側からリセッ
ト電流を低減する手段としては、磁芯中に磁場中焼き鈍
した角型比の高いＣｏ基アモルファス合金を用いること
が効果的である。例えば、若干量のＦｅを含有するＣｏ
−Ｆｅ−Ｓｉ−Ｂアモルファス合金は、磁歪が略零であ
り、保磁力（Ｈｃ）が極めて小さいため、少ない電流で
リセットが可能である。さらに、磁芯の発熱を抑えるた
め、アモルファス合金の飽和磁化（Ｂｓ）が小さな組成
を選択することが好ましい。飽和磁化（Ｂｓ）を下げる
ための具体的な方法としては、Ｃｏ，Ｆｅの比を磁歪零
に保ったまま、Ｃｏ＋Ｆｅの総量を低減する方法、また
はＭｏ，Ｎｂ，Ｔａ，Ｗ，Ｃｒ，Ｖなどを５原子％以下
の少量添加する方法がある。さらに加えてＳｎ，Ｓｉを
１原子％以下の微量添加したものは、アニール条件の適
正範囲が広がり、磁芯加工プロセス上好ましい結果をも
たらす。
ト電流を低減する手段としては、磁芯中に磁場中焼き鈍
した角型比の高いＣｏ基アモルファス合金を用いること
が効果的である。例えば、若干量のＦｅを含有するＣｏ
−Ｆｅ−Ｓｉ−Ｂアモルファス合金は、磁歪が略零であ
り、保磁力（Ｈｃ）が極めて小さいため、少ない電流で
リセットが可能である。さらに、磁芯の発熱を抑えるた
め、アモルファス合金の飽和磁化（Ｂｓ）が小さな組成
を選択することが好ましい。飽和磁化（Ｂｓ）を下げる
ための具体的な方法としては、Ｃｏ，Ｆｅの比を磁歪零
に保ったまま、Ｃｏ＋Ｆｅの総量を低減する方法、また
はＭｏ，Ｎｂ，Ｔａ，Ｗ，Ｃｒ，Ｖなどを５原子％以下
の少量添加する方法がある。さらに加えてＳｎ，Ｓｉを
１原子％以下の微量添加したものは、アニール条件の適
正範囲が広がり、磁芯加工プロセス上好ましい結果をも
たらす。
【００１５】遅延インダクタンス用の磁芯として最適な
仕様は、以下のとおりである。 角型比：０．９８， Ｂｓ：０．３Ｔ， Ｈｃ：０．０
０６Ｏｅ 組 成：Ｃｏ−Ｆｅ−Ｓｉ−Ｂ−Ｍｏ−Ｓｎのアモルフ
ァス合金
仕様は、以下のとおりである。 角型比：０．９８， Ｂｓ：０．３Ｔ， Ｈｃ：０．０
０６Ｏｅ 組 成：Ｃｏ−Ｆｅ−Ｓｉ−Ｂ−Ｍｏ−Ｓｎのアモルフ
ァス合金
【００１６】
【発明の効果】本発明は、上述のように構成したので、
遅延インダクタンス（レゾナンサー）のリセット回路
は、電圧共振型コンバータにおけるフォワード出力時の
遅延インダクタンス（レゾナンサー）素子をスイッチン
グ・サイクル毎にリセットすることができ、スイッチン
グ素子の確実なゼロ・クロスにより電源回路の高効率化
とノイズ発生を低減でき、安定動作な信頼性の高いスイ
ッチング電源回路を提供するものである。また、リセッ
ト回路は、遅延インダクタンス２５に、ダイオード２６
と抵抗２７の直列回路を接続し、この抵抗２７に、さら
にコンデンサ２９を並列接続したので、コンデンサ２９
の充電時定数を利用してリセット時間を短くでき、かつ
回路構成も簡単になる。さらに、スイッチング素子１１
の電圧波形が正弦波状のスイッチング電源であって、イ
ンバータ・トランス１６の１次側と同相に巻かれた２次
側に、整流ダイオード２２と、インダクタンス１９と、
コンデンサ２４とをフォワード整流方式で、かつチョー
クインプット型平滑回路に接続した回路において、イン
バータ・トランス１６の２次側と整流ダイオード２２と
の間に電圧共振を助長するための遅延インダクタンス２
５を直列に挿入し、この遅延インダクタンス２５をスイ
ッチング・サイクル毎にリセットして、その作用により
電圧共振動作を確実にするリセット回路を具備し、この
リセット回路は、遅延インダクタンス２５の２次側の制
御コイル２８とダイオード２６と抵抗２７との直列回路
を、インバータ・トランス１６の出力側の両端間に挿入
してなるから、リセット電流は、遅延インダクタンス
（レゾナンサー）２５と制御コイル２８の巻き数比と抵
抗２７によって決定することができ、図１の回路の抵抗
のロスが減少できる。
遅延インダクタンス（レゾナンサー）のリセット回路
は、電圧共振型コンバータにおけるフォワード出力時の
遅延インダクタンス（レゾナンサー）素子をスイッチン
グ・サイクル毎にリセットすることができ、スイッチン
グ素子の確実なゼロ・クロスにより電源回路の高効率化
とノイズ発生を低減でき、安定動作な信頼性の高いスイ
ッチング電源回路を提供するものである。また、リセッ
ト回路は、遅延インダクタンス２５に、ダイオード２６
と抵抗２７の直列回路を接続し、この抵抗２７に、さら
にコンデンサ２９を並列接続したので、コンデンサ２９
の充電時定数を利用してリセット時間を短くでき、かつ
回路構成も簡単になる。さらに、スイッチング素子１１
の電圧波形が正弦波状のスイッチング電源であって、イ
ンバータ・トランス１６の１次側と同相に巻かれた２次
側に、整流ダイオード２２と、インダクタンス１９と、
コンデンサ２４とをフォワード整流方式で、かつチョー
クインプット型平滑回路に接続した回路において、イン
バータ・トランス１６の２次側と整流ダイオード２２と
の間に電圧共振を助長するための遅延インダクタンス２
５を直列に挿入し、この遅延インダクタンス２５をスイ
ッチング・サイクル毎にリセットして、その作用により
電圧共振動作を確実にするリセット回路を具備し、この
リセット回路は、遅延インダクタンス２５の２次側の制
御コイル２８とダイオード２６と抵抗２７との直列回路
を、インバータ・トランス１６の出力側の両端間に挿入
してなるから、リセット電流は、遅延インダクタンス
（レゾナンサー）２５と制御コイル２８の巻き数比と抵
抗２７によって決定することができ、図１の回路の抵抗
のロスが減少できる。
【図１】本発明によるスイッチング電源回路の第１実施
例の電気回路図である。
例の電気回路図である。
【図２】本発明によるスイッチング電源回路の第２実施
例の電気回路図である。
例の電気回路図である。
【図３】本発明によるスイッチング電源回路の第３実施
例の電気回路図である。
例の電気回路図である。
【図４】リセット回路を具備した遅延インダクタンスの
Ｂ−Ｈカーブである。
Ｂ−Ｈカーブである。
【図５】電圧共振型コンバータの基本回路図である。
【図６】電圧共振型コンバータの基本動作波形図であ
る。
る。
【図７】電圧共振型コンバータのフォワード方式の回路
図である。
図である。
【図８】図７における波形図である。
【図９】遅延インダクタンスを具備した電圧共振型コン
バータの回路図である。
バータの回路図である。
【図１０】図９における波形図である。
【図１１】リセット回路を具備しない遅延インダクタン
スのＢ−Ｈカーブである。
スのＢ−Ｈカーブである。
１１…スイッチング素子、１２…コンデンサ、１３…コ
ンデンサ、１４…スイッチング素子１１のボディー・ダ
イオード、１５…ＶＦＭ信号入力端子、１６…インバー
タ・トランス、１７…出力端子、１８…出力端子、１９
…インダクタンス、２０…入力端子、２１…入力端子、
２２…ダイオード、２３…ダイオード、２４…コンデン
サ、２５…遅延インダクタンス、２６…ダイオード、２
７…抵抗、２８…制御コイル、２９…コンデンサ。
ンデンサ、１４…スイッチング素子１１のボディー・ダ
イオード、１５…ＶＦＭ信号入力端子、１６…インバー
タ・トランス、１７…出力端子、１８…出力端子、１９
…インダクタンス、２０…入力端子、２１…入力端子、
２２…ダイオード、２３…ダイオード、２４…コンデン
サ、２５…遅延インダクタンス、２６…ダイオード、２
７…抵抗、２８…制御コイル、２９…コンデンサ。
Claims (2)
- 【請求項１】 インバータ・トランス１６の出力側と整
流ダイオード２２の間に、Ｃｏ基アモルファス磁性合金
で作られた遅延インダクタンス２５を直列に挿入してな
る電圧共振動作を用いたスイッチング電源において、電
圧共振を助長するための前記遅延インダクタンス２５を
スイッチング・サイクル毎にリセットして、その作用に
より電圧共振動作を確実にするリセット回路を具備し、
このリセット回路は、前記遅延インダクタンス２５の出
力側とインバータ・トランス１６の他端との間に、ダイ
オード２６と抵抗２７の直列回路を挿入し、この抵抗２
７に、さらにコンデンサ２９を並列接続してなることを
特徴とするスイッチング電源回路。 - 【請求項２】 インバータ・トランス１６の１次側に、
直列にスイッチング素子１１を接続するとともに、並列
にコンデンサ１３を接続してなるスイッチング素子１１
の電圧波形が正弦波状のスイッチング電源であって、前
記インバータ・トランス１６の１次側と同相に巻かれた
２次側に、整流ダイオード２２と、インダクタンス１９
と、コンデンサ２４とをフォワード整流方式で、かつチ
ョークインプット型平滑回路に接続した回路において、
前記インバータ・トランス１６の２次側と前記整流ダイ
オード２２との間にＣｏ基アモルファス磁性合金で作ら
れ電圧共振を助長するための遅延イングクタンス２５を
直列に挿入し、この遅延インダクタンス２５をスイッチ
ング・サイクル毎にリセットして、その作用により電圧
共振動作を確実にするリセット回路を具備し、このリセ
ット回路は、前記遅延インダクタンス２５の２次側の制
御コイル２８とダイオード２６と抵抗２７との直列回路
を、インバータ・トランス１６の出力側の両端間に挿入
してなることを特徴とするスイッチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3219181A JP2515640B2 (ja) | 1991-08-05 | 1991-08-05 | スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3219181A JP2515640B2 (ja) | 1991-08-05 | 1991-08-05 | スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0549254A JPH0549254A (ja) | 1993-02-26 |
| JP2515640B2 true JP2515640B2 (ja) | 1996-07-10 |
Family
ID=16731471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3219181A Expired - Lifetime JP2515640B2 (ja) | 1991-08-05 | 1991-08-05 | スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2515640B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4858815B2 (ja) * | 2005-11-28 | 2012-01-18 | 大平電子株式会社 | フォワードコンバータ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57212512A (en) * | 1981-06-25 | 1982-12-27 | Toshiba Corp | Voltage resonance type high-frequency switching circuit |
| JP2661180B2 (ja) * | 1988-09-08 | 1997-10-08 | 株式会社デンソー | フライバック型直流−直流変換器 |
| JPH02174557A (ja) * | 1988-12-23 | 1990-07-05 | Mitsubishi Rayon Co Ltd | 電圧共振型コンバータ |
-
1991
- 1991-08-05 JP JP3219181A patent/JP2515640B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0549254A (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6687137B1 (en) | Resonant switching power supply circuit with voltage doubler output | |
| JP3656865B2 (ja) | コンバータ | |
| CN100588095C (zh) | 单向dc-dc变换器 | |
| JPH0586147B2 (ja) | ||
| JP3199423B2 (ja) | 共振形フォワードコンバ−タ | |
| EP0058401B1 (en) | High frequency switching circuit | |
| JPH02111258A (ja) | 非線形共振スイッチ及び変換器 | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| JP3402361B2 (ja) | スイッチング電源 | |
| JP2515640B2 (ja) | スイッチング電源回路 | |
| JP3101406B2 (ja) | 一石電流共振型ｄｃ／ｄｃコンバータ | |
| JP3175388B2 (ja) | スイッチング電源装置 | |
| CN112737392A (zh) | 一种用于h桥逆变电路的隔离驱动电源 | |
| JP2817492B2 (ja) | フォワードコンバータのスナバ回路 | |
| JP2780165B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0723562A (ja) | スイッチング電源 | |
| JP2002223568A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3207100B2 (ja) | トランスを有するｄｃ−ｄｃコンバ−タ | |
| JPS597204B2 (ja) | 高周波スイツチング電源の高周波用トランス | |
| JPH0622548A (ja) | スイッチング電源装置 | |
| JP3401923B2 (ja) | １石電流複合共振型コンバーター回路 | |
| JP3306484B2 (ja) | スイッチング電源回路 | |
| JPS589514Y2 (ja) | スイツチング レギユレ−タ | |
| JP2886890B2 (ja) | マグネトロン用電源装置 | |
| JP2000164436A (ja) | 高周波パワートランスおよびこれを用いた電力変換装置 |