JP3197792B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3197792B2
JP3197792B2 JP16615195A JP16615195A JP3197792B2 JP 3197792 B2 JP3197792 B2 JP 3197792B2 JP 16615195 A JP16615195 A JP 16615195A JP 16615195 A JP16615195 A JP 16615195A JP 3197792 B2 JP3197792 B2 JP 3197792B2
Authority
JP
Japan
Prior art keywords
film
contact hole
spin
tungsten film
embedding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16615195A
Other languages
English (en)
Other versions
JPH0917865A (ja
Inventor
将茂 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP16615195A priority Critical patent/JP3197792B2/ja
Publication of JPH0917865A publication Critical patent/JPH0917865A/ja
Application granted granted Critical
Publication of JP3197792B2 publication Critical patent/JP3197792B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、タングステン膜の一度
のデポジション及びエッチングでは埋め込みが不完全と
なるような開口径の大きなコンタクト孔への埋め込みを
確実なものとする半導体装置の製造方法に関する。
【0002】
【従来の技術】このような開口径の大きなコンタクト孔
へのタングステン膜の埋め込みが不完全になると、例え
ば上層酸化膜の平坦度が劣化したり、膜が薄くなって抵
抗が高くなる。また、タングステン膜の全面エッチング
を行った場合、拡散層の表面が削られたりすることがあ
る。以下、図21及び図22の図面に基づきこの種の半
導体装置の製造方法について説明する。
【0003】図21に示す51は一導電型の半導体基
板、例えばP型シリコン基板で、該基板51上に所望位
置に開口を有する不図示のレジスト膜をマスクにして例
えばリンイオン(31P+ )を注入して、N+ 型イオン注
入領域を形成した後に熱拡散して、図に示すようにN+
型拡散層52を形成する。次に、基板全面にBPSG膜
から成る層間絶縁膜53を形成し、不図示のレジスト膜
をマスクにして前記N+ 型拡散層52上の該層間絶縁膜
53をエッチング除去して、それぞれ開口径が例えば
0.7μm、1.0μm、5.0μmのコンタクト孔5
4、55、56を形成する。
【0004】続いて、基板全面に例えばおよそ8000
Åのタングステン膜57をCVD法により形成した後
に、該タングステン膜57を全面エッチングして、図2
2に示すようにコンタクト孔54、55、56内に埋め
込む。このとき、図22に示すように開口径が0.7μ
m及び1.0μmのコンタクト孔54、55には、タン
グステン膜57が全体にわたって形成されるが、開口径
が5.0μmと比較的大型のコンタクト孔56にはタン
グステン膜57の埋め込みが不完全となる。このため、
前述したように上層酸化膜の平坦度が劣化したり、抵抗
が高くなるという不都合が発生することになる。そこ
で、従来このような開口径の大きなコンタクト孔は形成
しないように設計上制限を設けていた。尚、このように
0.7μm及び1.0μm等の通常のコンタクト孔への
タングステン膜の埋め込みと同時に5.0μm等の比較
的大きなコンタクト孔へもタングステン膜を埋め込もう
としても不可能であり、一度で埋め込みきらない場合に
タングステン膜の埋め込みを複数回行うことも可能であ
るが、コンタクト孔の開口径に合わせて、例えば開口径
が100μmであれば、およそ100回繰り返す必要が
あり、作業性が悪い。また、5.0μmのコンタクト孔
が埋まるようにデポジションするタングステン膜の膜厚
を十分に厚くすることも考えられるが、全面エッチング
時間の無駄が多くなり、現実的ではない。
【0005】また、図23に示すようなアルミニウムか
ら成る金属配線61上に層間絶縁膜62を介して大型の
ビアコンタクト孔63を形成したものに対して、図24
に示すようにタングステン膜64をデポジションした後
に、全面エッチングすると、タングステン膜64は図2
5に示すようにビアコンタクト孔63の端部にのみ残
り、埋め込みが不完全となる。この上から図26に示す
ように全面にアルミニウムから成る金属配線65を形成
してボンディングパッド66を形成した後に、当該ボン
ディングパッド66上に例えばAuから成る金属ワイヤ
67を圧着した場合に、図26に示すようにボンディン
グパッド66部はコンタクト孔63の中央側に向かって
窪んでいるため、金属ワイヤ67との接着性が悪く、は
がれの原因となっていた。
【0006】また、前記はがれを防止するため、コンタ
クト孔の開口径を余計に広くとった状態でタングステン
膜及び金属配線の形成を平坦化することにより、ボンデ
ィングパッドとの接着性を向上させるようにしたものも
ある。しかし、この場合ボンディングパッド−パッド間
のピッチの微細化をはかる上で障害となっていた。
【0007】
【発明が解決しようとする課題】従って、本発明はタン
グステン膜の一度のデポジション及び全面エッチングで
は埋め込みが不完全となるような開口径の大きなコンタ
クト孔への埋め込みを確実なものとすることを目的とす
る。
【0008】
【課題を解決するための手段】そこで、本発明は半導体
基板に形成した一度のタングステン膜のデポジション及
び全面エッチングでは埋め込みきらないコンタクト孔に
タングステン膜を埋め込む場合に、該コンタクト孔内に
スピンオングラス膜を部分的に埋め込んだ後に、コンタ
クト孔内のスピンオングラス膜が埋め込まれていない部
分にのみタングステン膜を埋め込む。そして、前記スピ
ンオングラス膜をエッチング除去した後に、該スピンオ
ングラス膜が除去された部分にタングステン膜を形成し
て、当該コンタクト孔全体にタングステン膜を埋め込む
ものである。
【0009】また、本発明は通常の膜厚のタングステン
膜の一度のデポジション及び全面エッチング工程で埋め
込みが完了するコンタクト孔と前記工程ではタングステ
ン膜が埋め込みきらない開口径の大きい大型のコンタク
ト孔を有する半導体基板のそれらコンタクト孔内にタン
グステン膜を埋め込む場合に、前記大型のコンタクト孔
内にスピンオングラス膜を部分的に埋め込んだ後に、基
板全面にタングステン膜をデポジションし、全面エッチ
ングして前記通常のコンタクト孔内と大型コンタクト孔
内のスピンオングラス膜が埋め込まれていない部分にの
みタングステン膜を埋め込む。そして、前記スピンオン
グラス膜をエッチング除去した後に、該スピンオングラ
ス膜が除去された部分にタングステン膜を形成して、当
該コンタクト孔全体にタングステン膜を埋め込むもので
ある。
【0010】更に、本発明はビアコンタクト孔にタング
ステン膜を埋め込んだ上から金属配線を施してボンディ
ングパッドを形成した後に、該ボンディングパッド上に
金属ワイヤを圧着する場合に、前記ビアコンタクト孔内
にスピンオングラス膜を部分的に埋め込んだ後に、該ビ
アコンタクト孔内のスピンオングラス膜が埋め込まれて
いない部分にのみタングステン膜を埋め込む。そして、
前記スピンオングラス膜をエッチング除去した後に、該
スピンオングラス膜が除去された部分にタングステン膜
を形成して、当該ビアコンタクト孔全体にタングステン
膜をほぼ均一な膜厚で埋め込み、その上から金属配線を
施して形成したボンディングパッド上に金属ワイヤを圧
着するものである。
【0011】
【作用】以上の構成から、半導体基板に形成したコンタ
クト孔内にタングステン膜を埋め込む際に、コンタクト
孔内に部分的にスピンオングラス膜を形成した後に、当
該コンタクト孔内のスピンオングラス膜が埋め込まれて
いない部分にタングステン膜を埋め込む。
【0012】続いて、前記スピンオングラス膜をエッチ
ング除去した後に、該スピンオングラス膜が除去された
部分にタングステン膜を埋め込むことにより、当該コン
タクト孔内にタングステン膜が完全に埋め込まれる。ま
た、本発明はビアコンタクト孔にタングステン膜を埋め
込んだ上から金属配線を施してボンディングパッドを形
成した後に、該ボンディングパッド上に金属ワイヤを圧
着する場合に、前記ビアコンタクト孔内にスピンオング
ラス膜を部分的に埋め込んだ後に、該ビアコンタクト孔
内のスピンオングラス膜が埋め込まれていない部分にの
みタングステン膜を埋め込む。そして、前記スピンオン
グラス膜をエッチング除去した後に、該スピンオングラ
ス膜が除去された部分にタングステン膜を形成して、当
該ビアコンタクト孔全体にタングステン膜をほぼ均一な
膜厚で埋め込み、その上から金属配線を施して形成した
ボンディングパッド上に金属ワイヤを圧着することによ
り、金属ワイヤのはがれが防止される。
【0013】
【実施例】以下、本発明の一実施例を図に基づき詳述す
る。図1に示す1は一導電型の半導体基板、例えばP型
シリコン基板で、基板全面におよそ500Åの膜厚のS
iO2 膜2を熱酸化により形成し、更にその上におよそ
1000Åの膜厚のSi3N4膜3をLPCVD法により
形成する。
【0014】次に、図2に示すように前記Si3N4膜3
上に後述するLOCOS酸化膜5形成領域上方にそれぞ
れ開口を有するレジスト膜4を形成した後に、該レジス
ト膜4をマスクにしてLOCOS酸化膜5形成領域上の
Si3N4膜3をエッチング除去する。続いて、図3に示
すように前記レジスト膜4を除去した後、およそ950
℃パイロジェニック酸化によりおよそ6000Åの膜厚
のLOCOS酸化膜5を形成する。
【0015】そして、図4に示すようにSi3N4膜3及
びSiO2 膜2を除去した後に、基板上を熱酸化してゲ
ート酸化膜7を形成した後に、LOCOS酸化膜5をマ
スクにして例えばリンイオン(31P+ )をおよそ加速電
圧80KeV、 注入量4E15/cm2 の条件で注入し
て、N+ 型拡散層6を形成する。続いて、基板全面にお
よそ5000ÅのSiO2 膜から成る層間絶縁膜7を常
圧CVD法等により形成し、不図示のレジスト膜をマス
クにして層間絶縁膜7をドライエッチングによりN+ 拡
散層6上にそれぞれ開口径が例えば0.7μm、1.0
μm、5.0μmのコンタクト孔8、9、10を形成す
る。
【0016】そして、基板全面におよそ500Åの膜厚
のチタン膜11及びおよそ1000Åの膜厚の窒化チタ
ン膜12から成るバリアメタルをスパッタリング法によ
り積層する。次に、図6に示すように前記コンタクト孔
8、9、10を埋めるため、前記バリアメタル上に例え
ばおよそ5000Åの厚さでクラックが入らないSi
(OH)4 を主成分とする有機のSOG膜(スピンオン
グラス膜)13を塗布して、およそ400℃で、30分
間ベークにより架橋反応を起こしSiO2 膜とする。
尚、一度では該コンタクト孔8、9、10が埋まりきら
ない場合には、再びSOG膜を塗布して、ベークする。
また、無機のSOG膜は厚くすると(無機は1000Å
以上で)クラックが入るため、使用しない。
【0017】続いて、基板全面にレジスト膜14を塗布
した後に、不図示のマスクを介して図7に示すように大
型のコンタクト孔12内に形成したSOG膜13上にの
みその幅がおよそ1.0μmとなるように当該レジスト
膜14をエッチング除去した後に、該レジスト膜14を
マスクにしてSOG膜13を異方性のドライエッチング
で除去する。これにより、本実施例では図7に示すよう
に該5.0μmの大型のコンタクト孔10と該1.0μ
mの各SOG膜13、13との間の開口16Aの開口径
は1.0μmとなり、後述するタングステン膜15によ
る一度のデポジション及び全面エッチングにより埋め込
みが可能なサイズとなる。このように本実施例では、一
度のデポジション及びエッチングにより埋め込みが可能
な許容サイズとして、例えば1.0μmを採用した。ま
た、例えば開口径が3.0μmのコンタクト孔への埋め
込みを行う場合には、SOG膜をコンタクト孔の中央部
の1カ所に設ければ良い。尚、この際SOG膜を該コン
タクト孔を貫くように形成しても良く、両側が1.0μ
mずつ空くように形成しても良く、要するにコンタクト
孔内にSOG膜を部分的に形成することにより、コンタ
クト孔内のSOG膜が埋め込まれていない部分の隙間が
タングステン膜が完全に埋まるだけの開口径となってい
ればどのような形でも良い。以下、種々の開口径のコン
タクト孔に対してもSOG膜による仕切りの数を増減し
たり、配置を変更することにより、同様に行える。
【0018】次に、レジスト膜14を除去した後に、タ
ングステン膜15をデポジションし、全面エッチングす
ることにより、図8に示すようにコンタクト孔8、9内
全体にタングステン膜15を埋設すると共に、コンタク
ト孔10とSOG膜13との間の開口16Aにもタング
ステン膜15を埋設する。続いて、SOG膜13を除去
するためにウェットエッチングを行い、図9に示すよう
に開口16Bを形成する。この際、前記バリアメタルと
してのチタン膜11及び窒化チタン膜12によりSiO
2 膜から成る層間絶縁膜7のエッチングが防止される。
【0019】そして、基板全面にタングステン膜17を
デポジションし、全面エッチングすることにより、図1
0に示すように前記開口16B内にタングステン膜17
を埋設する。このようにして、大型のコンタクト孔内に
もタングステン膜を完全に埋設することができるように
なり、例えば上層酸化膜の平坦度が劣化したり、コンタ
クト抵抗が高くなるという不都合がなくなり、装置の信
頼性が向上する。従って、従来パターン設計上制限され
ていたこのような大型のコンタクト孔も扱えるようにな
り、設計上の制限を受けることが無くなる。
【0020】尚、本発明は多層配線構造の半導体装置に
おいても同様に適用されるものである。また、ビアコン
タクト孔を介してボンディングパッドを埋める場合の実
施例について図11乃至図19を基に説明する。尚、第
1の実施例と同等の構成については同符号を付して、そ
の説明は省略する。
【0021】先ず、図11に示すように基板上にLOC
OS酸化膜5及びN+ 拡散層6を形成し、その上に層間
絶縁膜7を形成した後に、不図示のレジスト膜をマスク
にして該層間絶縁膜7をエッチングして所望位置にコン
タクト孔8、9を形成する。そして、基板全面にチタン
膜11及び窒化チタン膜12を積層した後に、前記コン
タクト孔8、9を介してN+ 型拡散層6にコンタクトす
るタングステン膜15を形成する。
【0022】次に、基板全面にスパッタリング法等によ
り6000Åのアルミニウム膜を形成した後に、不図示
のレジスト膜をマスクにして当該アルミニウム膜及び前
記窒化チタン膜12、チタン膜11をエッチングして、
図12に示すように金属配線20、21を形成する。続
いて、図13に示すように基板全面におよそ6000Å
の膜厚のSiO2 膜から成る層間絶縁膜22を形成し、
前記金属配線21の上方にビアコンタクト孔23A及び
23Bを形成した後に、基板全面にチタン膜24及び窒
化チタン膜25を積層する。
【0023】そして、図14に示すように前記ビアコン
タクト孔23A、23B内に前述したようにSOG膜2
6を塗布し、例えばおよそ400℃で、30分間ベーク
してSiO2 膜とする。尚、一度では該コンタクト孔2
3が埋まりきらない場合には、再びSOG膜を塗布し
て、ベークする。続いて、基板全面にレジスト膜27を
塗布した後に、不図示のマスクを介して図15に示すよ
うに大型のコンタクト孔23B内に形成したSOG膜2
6上にその幅がおよそ1.0μmとなるように当該レジ
スト膜27をエッチング除去した後に、該レジスト膜2
7をマスクにしてSOG膜26を異方性のドライエッチ
ングで除去する。
【0024】次に、レジスト膜27を除去した後に、タ
ングステン膜28をデポジションし、全面エッチングす
ることにより、図16に示すようにコンタクト孔23A
内及びコンタクト孔23BとSOG膜26との間の開口
内にタングステン膜28を埋設する。続いて、SOG膜
26を除去するためにウェットエッチングを行い、不図
示の開口を形成する。この際、前記バリアメタルとして
のチタン膜24及び窒化チタン膜25によりSiO2 膜
から成る層間絶縁膜22のエッチングが防止される。
【0025】そして、基板全面にタングステン膜29を
デポジションし、全面エッチングすることにより、図1
7に示すように前記開口内にタングステン膜29を埋設
する。次に、基板全面におよそ7000Åのアルミニウ
ム膜を形成した後に、不図示のレジスト膜をマスクにし
て当該アルミニウム膜及び前記窒化チタン膜25、チタ
ン膜24をエッチングして、図18に示すようにアルミ
配線30及びポッドアルミによりボンディングパッド3
1を形成する。つまり、アルミ配線30とボンディング
パッド31は同時に形成される。
【0026】次に、基板全面にパッシベーション膜32
をシリコン窒化膜(Si3N4膜)で6000Åつけてパ
ッド部のみレジスト膜をマスクとして、当該シリコン窒
化膜をエッチングし、図19に示すようにパッド開口部
33を形成する。そして、図20に示すように前記ボン
ディングパッド31上に例えばAuから成る金属ワイヤ
34を圧着する。
【0027】この場合、図に示すようにボンディングパ
ッド31がフラットに形成されているので、金属ワイヤ
34の接着性が向上する。そのため、従来、発生してい
たはがれを極力削減できる。また、従来、はがれの発生
を防止するため、ビアコンタクト孔の開口サイズを余計
に広くとり、タングステン膜の埋め込み時の形成状態を
緩やかにする必要が無くなり、本発明によれば例えば開
口サイズを半分ほど(例えば、開口径100μm必要と
したものを60μm程度)にしても、タングステン膜を
確実に埋め込むことができるので、はがれの発生を防止
できる。
【0028】
【発明の効果】以上、本発明によれば一度のタングステ
ン膜のデポジション及び全面エッチング工程では埋め込
みきらなかった大型のコンタクト孔にタングステン膜を
埋め込む際に、先ず当該コンタクト孔内にスピンオング
ラス膜(以下、SOG膜という。)を形成して、該コン
タクト孔とSOG膜との間の開口にタングステン膜を埋
設し、続いて該SOG膜を除去した後にその位置にタン
グステン膜を埋設することにより、大型のコンタクト孔
でもタングステン膜が完全に埋設できるようになり、従
来のようにコンタクト孔が埋まりきらずに上層酸化膜の
平坦度が劣化したり、コンタクト抵抗が高くなったり、
コンタクト孔埋め込み時のエッチングで拡散層がえぐれ
たりすることがなくなり、装置の信頼性が向上する。従
って、従来パターン設計上制限を受けていた、このよう
な大型のコンタクト孔も扱えるようになり、設計上の制
限が無くなる。
【0029】また、コンタクト孔近傍の平坦化がはかれ
ることにより、従来行っていた後工程でのSOG膜によ
る平坦化工程を省くことができる。また、本発明をビア
コンタクト孔に金属配線を施してボンディングパッドを
形成し、該ボンディングパッドに金属ワイヤを圧着する
ものに適用した場合、ボンディングパッドがフラットに
形成されているので、金属ワイヤの接着性が向上する。
そのため、従来、発生していたはがれを極力削減でき
る。
【0030】また、従来、はがれの発生を防止するた
め、ビアコンタクト孔の開口サイズを余計に広くとり、
タングステン膜の埋め込み時の形成状態を緩やかにする
必要が無くなり、本発明によれば例えば開口サイズを小
さくしても、タングステン膜を確実に埋め込むことがで
きるので、はがれの発生を防止できる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造工程を示す第1の断
面図である。
【図2】本発明の半導体装置の製造工程を示す第2の断
面図である。
【図3】本発明の半導体装置の製造工程を示す第3の断
面図である。
【図4】本発明の半導体装置の製造工程を示す第4の断
面図である。
【図5】本発明の半導体装置の製造工程を示す第5の断
面図である。
【図6】本発明の半導体装置の製造工程を示す第6の断
面図である。
【図7】本発明の半導体装置の製造工程を示す第7の断
面図である。
【図8】本発明の半導体装置の製造工程を示す第8の断
面図である。
【図9】本発明の半導体装置の製造工程を示す第9の断
面図である。
【図10】本発明の半導体装置の製造工程を示す第10
の断面図である。
【図11】本発明他の実施例の半導体装置の製造工程を
示す第1の断面図である。
【図12】本発明他の実施例の半導体装置の製造工程を
示す第2の断面図である。
【図13】本発明他の実施例の半導体装置の製造工程を
示す第3の断面図である。
【図14】本発明他の実施例の半導体装置の製造工程を
示す第4の断面図である。
【図15】本発明他の実施例の半導体装置の製造工程を
示す第5の断面図である。
【図16】本発明他の実施例の半導体装置の製造工程を
示す第6の断面図である。
【図17】本発明他の実施例の半導体装置の製造工程を
示す第7の断面図である。
【図18】本発明他の実施例の半導体装置の製造工程を
示す第8の断面図である。
【図19】本発明他の実施例の半導体装置の製造工程を
示す第9の断面図である。
【図20】本発明他の実施例の半導体装置の製造工程を
示す第10の断面図である。
【図21】従来の半導体装置の製造工程を示す第1の断
面図である。
【図22】従来の半導体装置の製造工程を示す第2の断
面図である。
【図23】従来他の実施例の半導体装置の製造工程を示
す第1の断面図である。
【図24】従来他の実施例の半導体装置の製造工程を示
す第2の断面図である。
【図25】従来他の実施例の半導体装置の製造工程を示
す第3の断面図である。
【図26】従来他の実施例の半導体装置の製造工程を示
す第4の断面図である。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成した絶縁膜にコンタ
    クト孔を形成した後に該コンタクト孔内にスピンオング
    ラス膜を部分的に埋め込む工程と、 前記コンタクト孔内の前記スピンオングラス膜が埋め込
    まれていない部分にタングステン膜を埋め込む工程と、 前記コンタクト孔内のスピンオングラス膜を除去した後
    に該スピンオングラス膜が除去された部分にタングステ
    ン膜を埋め込む工程とを有することを特徴とする半導体
    装置の製造方法。
  2. 【請求項2】 半導体基板上に通常の膜厚のタングステ
    ン膜の一度のデポジション及び全面エッチングでは埋め
    込みきらないコンタクト孔を形成した後に当該コンタク
    ト孔内にタングステン膜を埋め込む際に、 前記コンタクト孔内全体にスピンオングラス膜を埋め込
    んだ後に当該スピンオングラス膜を部分的にエッチング
    除去して当該スピンオングラス膜が埋め込まれていない
    部分にタングステン膜を埋め込む工程と、 前記スピンオングラス膜をエッチング除去した後に当該
    スピンオングラス膜が除去された部分にタングステン膜
    を埋め込む工程とを有することを特徴とする半導体装置
    の製造方法。
  3. 【請求項3】 通常の膜厚のタングステン膜の一度のデ
    ポジション及び全面エッチング工程で埋め込みが完了す
    る通常のコンタクト孔と前記工程ではタングステン膜の
    埋め込みが不完全となる開口径の大きい大型のコンタク
    ト孔とを有する半導体装置の製造方法において、 前記大型のコンタクト孔内にのみスピンオングラス膜を
    部分的に埋め込む工程と、 前記基板全面に通常の膜厚のタングステン膜をデポジシ
    ョンし、全面エッチングして前記通常のコンタクト孔内
    と大型のコンタクト孔内のスピンオングラス膜が埋め込
    まれていない部分にタングステン膜を埋め込む工程と、 前記スピンオングラス膜をエッチング除去した後に基板
    全面にタングステン膜をデポジション及び全面エッチン
    グして当該スピンオングラス膜が除去された部分にタン
    グステン膜を埋め込む工程とを有することを特徴とする
    半導体装置の製造方法。
  4. 【請求項4】 ビアコンタクト孔にタングステン膜を埋
    め込んだ上から金属配線を施してボンディングパッドを
    形成した後に当該ボンディングパットに金属ワイヤを圧
    着する半導体装置の製造方法において、 前記ビアコンタクト孔内にスピンオングラス膜を部分的
    に埋め込む工程と、 前記ビアコンタクト孔内の前記スピンオングラス膜が埋
    め込まれていない部分にタングステン膜を埋め込む工程
    と、 前記ビアコンタクト孔内のスピンオングラス膜を除去し
    た後に該スピンオングラス膜が除去された部分にタング
    ステン膜を埋め込む工程と、 前記タングステン膜がほぼ均一な膜厚で埋め込まれたビ
    アコンタクト孔上に金属配線を形成する工程と、 前記金属配線上に金属ワイヤを圧着する工程とを有する
    ことを特徴とする半導体装置の製造方法。
JP16615195A 1995-06-30 1995-06-30 半導体装置の製造方法 Expired - Fee Related JP3197792B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16615195A JP3197792B2 (ja) 1995-06-30 1995-06-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16615195A JP3197792B2 (ja) 1995-06-30 1995-06-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0917865A JPH0917865A (ja) 1997-01-17
JP3197792B2 true JP3197792B2 (ja) 2001-08-13

Family

ID=15826013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16615195A Expired - Fee Related JP3197792B2 (ja) 1995-06-30 1995-06-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3197792B2 (ja)

Also Published As

Publication number Publication date
JPH0917865A (ja) 1997-01-17

Similar Documents

Publication Publication Date Title
JP3319555B2 (ja) 半導体装置の製造方法
JP3354424B2 (ja) 半導体装置および半導体装置の製造方法
JP3123092B2 (ja) 半導体装置の製造方法
JP3214475B2 (ja) デュアルダマシン配線の形成方法
KR100307295B1 (ko) 절연층 및 그 형성방법
US6873047B2 (en) Semiconductor device and manufacturing method thereof
JP3197792B2 (ja) 半導体装置の製造方法
JP2737979B2 (ja) 半導体装置
JP2872086B2 (ja) 半導体装置の製造方法
US6143644A (en) Method to prevent passivation from keyhole damage and resist extrusion
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
JP3618974B2 (ja) 半導体装置の製造方法
JP2805840B2 (ja) 半導体装置及びその多層配線形成方法
JPH0793353B2 (ja) 半導体装置の製造方法
JP2968005B2 (ja) 半導体装置の製造方法
KR100346596B1 (ko) 반도체 장치의 본딩 패드 형성 방법
JP3831966B2 (ja) 半導体装置とその製造方法
JPH0611044B2 (ja) 半導体装置の製造方法
JPH0917859A (ja) 半導体装置の製造方法
JP2839007B2 (ja) 半導体装置及びその製造方法
JP2695861B2 (ja) 半導体装置の製造方法
KR100562325B1 (ko) 반도체 소자 및 그 제조방법
KR100608367B1 (ko) 금속배선의 형성방법
KR100475137B1 (ko) 반도체 소자의 배선 형성 방법
JP3447896B2 (ja) Sog塗布膜の形成方法およびこれを用いた配線構造の形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees