JP3173745B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3173745B2 JP3173745B2 JP21832592A JP21832592A JP3173745B2 JP 3173745 B2 JP3173745 B2 JP 3173745B2 JP 21832592 A JP21832592 A JP 21832592A JP 21832592 A JP21832592 A JP 21832592A JP 3173745 B2 JP3173745 B2 JP 3173745B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- ferroelectric
- pixel electrode
- pulse
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/135—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied
- G02F1/1358—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied the supplementary layer being a ferro-electric layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
- G02F1/139—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
- G02F1/141—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent using ferroelectric liquid crystals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2203/00—Function characteristic
- G02F2203/30—Gray scale
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
Landscapes
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶マトリクス表示装
置のうち、構造が単純で、作製が容易な単純マトリクス
（パッシブマトリクスともいう）を強誘電体と組み合わ
せることによってスタテッィクに駆動せしめることによ
って、コントラストの向上を計る表示方法において、階
調表示をおこなう方法に関する。
置のうち、構造が単純で、作製が容易な単純マトリクス
（パッシブマトリクスともいう）を強誘電体と組み合わ
せることによってスタテッィクに駆動せしめることによ
って、コントラストの向上を計る表示方法において、階
調表示をおこなう方法に関する。
【０００２】本発明は、特に液晶材料としては高速応答
性に優れた強誘電性液晶もしくは反強誘電性液晶、すな
わちスメクチック液晶で強誘電性もしくは反強誘電性を
発現する液晶材料を用いて、階調表示をおこなう表示方
法に関するものである。
性に優れた強誘電性液晶もしくは反強誘電性液晶、すな
わちスメクチック液晶で強誘電性もしくは反強誘電性を
発現する液晶材料を用いて、階調表示をおこなう表示方
法に関するものである。
【０００３】
【従来の技術】マトリクス構成を有する液晶表示装置
は、単純マトリクスとアクティブマトリクスとに大別さ
れる。前者は構造が簡単で、プロセス上の制約も少ない
ため安価に製造され、しかも開口率が大きいという特徴
を有するが、液晶材料として、実効電圧に反応するネマ
ティック液晶を用いた場合等にはクロストークが発生
し、また、画像表示の方法がダイナミック表示となるた
めに、一般にコントラストが低い。
は、単純マトリクスとアクティブマトリクスとに大別さ
れる。前者は構造が簡単で、プロセス上の制約も少ない
ため安価に製造され、しかも開口率が大きいという特徴
を有するが、液晶材料として、実効電圧に反応するネマ
ティック液晶を用いた場合等にはクロストークが発生
し、また、画像表示の方法がダイナミック表示となるた
めに、一般にコントラストが低い。
【０００４】これに対し、アクティブマトリクスは、個
々の画素にダイオードやトランジスタ等のアクティブ素
子を設けて、これによってスイッチングをおこなうもの
で、クロストークの発生が抑制され、また、スタティッ
クな表示が可能なのでコントラストも高い。しかしなが
ら、画素ごとにアクティブ素子を形成するために歩留り
が低く、また、プロセス上の多くの制限が存在する。
々の画素にダイオードやトランジスタ等のアクティブ素
子を設けて、これによってスイッチングをおこなうもの
で、クロストークの発生が抑制され、また、スタティッ
クな表示が可能なのでコントラストも高い。しかしなが
ら、画素ごとにアクティブ素子を形成するために歩留り
が低く、また、プロセス上の多くの制限が存在する。
【０００５】強誘電性液晶あるいは反強誘電性液晶は、
そのメモリー性を利用することによって、単純マトリク
スであってもスタティックな表示が可能となるもので、
コントラストが高い。また、強誘電性液晶あるいは反強
誘電性液晶は、実効電圧に応答することがないので、ク
ロストークも少ない。さらに、応答速度もネマテッィク
液晶よりも桁違いに大きな１０μｓｅｃ以下という高速
である。このような特徴を有する強誘電性液晶あるいは
反強誘電性液晶を用いてマトリクスを作製することが提
唱されてきた。
そのメモリー性を利用することによって、単純マトリク
スであってもスタティックな表示が可能となるもので、
コントラストが高い。また、強誘電性液晶あるいは反強
誘電性液晶は、実効電圧に応答することがないので、ク
ロストークも少ない。さらに、応答速度もネマテッィク
液晶よりも桁違いに大きな１０μｓｅｃ以下という高速
である。このような特徴を有する強誘電性液晶あるいは
反強誘電性液晶を用いてマトリクスを作製することが提
唱されてきた。
【０００６】しかしながら、メモリー性の高い強誘電性
液晶では、同じ表示を長時間継続すると『焼け』とい
う、１種の液晶の劣化状態がもたらされた。これを避け
るためにはメモリー性のよくない液晶材料を使用すれば
よい。しかし、この場合にはスタティックな表示が困難
となり、コントラストの低下を招いた。特に温度が高い
状態では非常に画面が見にくくなった。
液晶では、同じ表示を長時間継続すると『焼け』とい
う、１種の液晶の劣化状態がもたらされた。これを避け
るためにはメモリー性のよくない液晶材料を使用すれば
よい。しかし、この場合にはスタティックな表示が困難
となり、コントラストの低下を招いた。特に温度が高い
状態では非常に画面が見にくくなった。
【０００７】そこで、本発明人等は、強誘電性もしくは
反強誘電性液晶と有機強誘電体（例えば、フッ化ビニリ
デンとトリフルオロエチレンの共重合体）を組み合わせ
ることによって、コントラストを低下させることなく、
安定したマトリクス駆動をおこなうことを提案した（例
えば、特開昭６１−１１５２）。
反強誘電性液晶と有機強誘電体（例えば、フッ化ビニリ
デンとトリフルオロエチレンの共重合体）を組み合わせ
ることによって、コントラストを低下させることなく、
安定したマトリクス駆動をおこなうことを提案した（例
えば、特開昭６１−１１５２）。
【０００８】しかしながら、強誘電性もしくは反強誘電
性液晶は実効電圧に応答しないのでパルス幅を変えるこ
とによっては階調表示ができず、もっぱら、面積階調法
やフレーム階調法によって階調表示をおこなっていた
が、前者の方法では、多段の階調をおこなう場合には１
画素に多数のサブ画素を必要とし、後者の方法では、フ
リッカーが生じる。
性液晶は実効電圧に応答しないのでパルス幅を変えるこ
とによっては階調表示ができず、もっぱら、面積階調法
やフレーム階調法によって階調表示をおこなっていた
が、前者の方法では、多段の階調をおこなう場合には１
画素に多数のサブ画素を必要とし、後者の方法では、フ
リッカーが生じる。
【０００９】
【発明が解決しようとする課題】本発明は、強誘電性も
しくは反強誘電性液晶を用いた単純マトリクスにおい
て、コントラストの低下やフリッカーをもたらさず、階
調表示をおこなう方法を提供する。また、そのためのマ
トリクスの適切な構成についても言及する。
しくは反強誘電性液晶を用いた単純マトリクスにおい
て、コントラストの低下やフリッカーをもたらさず、階
調表示をおこなう方法を提供する。また、そのためのマ
トリクスの適切な構成についても言及する。
【００１０】
【課題を解決するための手段】特開昭６１−１１５２で
は、液晶画素セル（ＬＣ）と強誘電体セル（ＦＥ）が図
１（Ａ）のように直列に接続された構成が提案されてい
る。実際には、この回路は図１（Ｂ）のような等価回路
によって置き換えられる。すなわち、ＬＣには、容量Ｃ
1 以外に並列に抵抗Ｒ1 が存在し、ＦＥには容量Ｃ2 と
抵抗Ｒ2 が並列に形成されている。しかし、強誘電体の
特性は非常に複雑であり、自発分極によって電圧を維持
している素子もやはり並列に挿入されている。
は、液晶画素セル（ＬＣ）と強誘電体セル（ＦＥ）が図
１（Ａ）のように直列に接続された構成が提案されてい
る。実際には、この回路は図１（Ｂ）のような等価回路
によって置き換えられる。すなわち、ＬＣには、容量Ｃ
1 以外に並列に抵抗Ｒ1 が存在し、ＦＥには容量Ｃ2 と
抵抗Ｒ2 が並列に形成されている。しかし、強誘電体の
特性は非常に複雑であり、自発分極によって電圧を維持
している素子もやはり並列に挿入されている。
【００１１】このような単純マトリクス表示装置の駆動
は、最も単純には、図２に示されるような方法でなされ
る。ここでは、１つの選択電極（その電位をＶC とす
る）と２つのデータ電極（その電位をそれぞれ、ＶD1、
ＶD2とする）によって形成された２つの画素Ａ、Ｂ（Ｆ
ＥとＬＣの直列回路で、その電位差をそれぞれ、ＶA 、
ＶB とする）の場合を示している。選択電極およびデー
タ電極には同じ大きさの電位を極性を変えて入力する。
ＦＥとＬＣの直列回路には、（ＶC ＋ＶD ）（もしくは
（ＶC −ＶD ））の電位差が生じる。選択電極の電位Ｖ
C が、図２に示すようにその行の選択のときのみに極性
の反転するバイポーラパルスとなれば、そのときのデー
タ電極の電位ＶD が正であれば画素の電位差がしきい電
位差（図中の点鎖線）を越えて大きく正になり、また、
ＶD が負であれば大きく負となり、それぞれ異なった極
性に変移する。
は、最も単純には、図２に示されるような方法でなされ
る。ここでは、１つの選択電極（その電位をＶC とす
る）と２つのデータ電極（その電位をそれぞれ、ＶD1、
ＶD2とする）によって形成された２つの画素Ａ、Ｂ（Ｆ
ＥとＬＣの直列回路で、その電位差をそれぞれ、ＶA 、
ＶB とする）の場合を示している。選択電極およびデー
タ電極には同じ大きさの電位を極性を変えて入力する。
ＦＥとＬＣの直列回路には、（ＶC ＋ＶD ）（もしくは
（ＶC −ＶD ））の電位差が生じる。選択電極の電位Ｖ
C が、図２に示すようにその行の選択のときのみに極性
の反転するバイポーラパルスとなれば、そのときのデー
タ電極の電位ＶD が正であれば画素の電位差がしきい電
位差（図中の点鎖線）を越えて大きく正になり、また、
ＶD が負であれば大きく負となり、それぞれ異なった極
性に変移する。
【００１２】このような選択時の場合（選択電極にパル
スが印加されている場合）以外は、画素の電位は主とし
てデータ電極の電位の変動を受けることとなる。このよ
うなデータ電極の電位は、同じ列の他の画素の情報を反
映したものであり、例えば、その列の文様が複雑であれ
ば、図２のＶD1に示すように複雑なデータ信号が送られ
ることとなり、したがって、ＶA も非常にこまごました
振動を繰り返すこととなる。
スが印加されている場合）以外は、画素の電位は主とし
てデータ電極の電位の変動を受けることとなる。このよ
うなデータ電極の電位は、同じ列の他の画素の情報を反
映したものであり、例えば、その列の文様が複雑であれ
ば、図２のＶD1に示すように複雑なデータ信号が送られ
ることとなり、したがって、ＶA も非常にこまごました
振動を繰り返すこととなる。
【００１３】一方、同じ列の文様が単調であれば、図２
のＶD2に示すようにデータ信号も単調なものとなり、同
時にＶB も単調なものとなる。しかしながら、ここで注
意しなければならないことは、一般には、本発明のごと
きＦＥとＬＣの直列回路では、ＬＣに印加される電圧
は、必ずしもＶA もしくはＶB の変動を受けることはな
いということである。
のＶD2に示すようにデータ信号も単調なものとなり、同
時にＶB も単調なものとなる。しかしながら、ここで注
意しなければならないことは、一般には、本発明のごと
きＦＥとＬＣの直列回路では、ＬＣに印加される電圧
は、必ずしもＶA もしくはＶB の変動を受けることはな
いということである。
【００１４】簡単のためにＲ1 とＲ2 は十分に大きく
て、それによる信号の減衰は無視できるとする。ここ
で、ＬＣの電位差をＶ1 、電荷量をＱ1 、ＦＥの電位差
をＶ2 、電荷量をＱ2 、ＦＥの自発分極密度をＰS 、Ｆ
Ｅの面積をＳ2 、Ｖ＝Ｖ1 ＋Ｖ2とすると、 Ｖ1 ＝（Ｃ2 Ｖ−ＰS Ｓ2 ）／（Ｃ1 ＋Ｃ2 ） となる。ここで、Ｖ（非選択時のデータ信号によるクロ
ストーク）に関係のある項に注目すれば、Ｃ2 Ｖ≪ＰS
Ｓ2 であれば、このような影響はほとんど無視できるこ
とがわかる。
て、それによる信号の減衰は無視できるとする。ここ
で、ＬＣの電位差をＶ1 、電荷量をＱ1 、ＦＥの電位差
をＶ2 、電荷量をＱ2 、ＦＥの自発分極密度をＰS 、Ｆ
Ｅの面積をＳ2 、Ｖ＝Ｖ1 ＋Ｖ2とすると、 Ｖ1 ＝（Ｃ2 Ｖ−ＰS Ｓ2 ）／（Ｃ1 ＋Ｃ2 ） となる。ここで、Ｖ（非選択時のデータ信号によるクロ
ストーク）に関係のある項に注目すれば、Ｃ2 Ｖ≪ＰS
Ｓ2 であれば、このような影響はほとんど無視できるこ
とがわかる。
【００１５】ここで、２つの場合を想定する。１つは、
ＦＥとＬＣの面積が同一の場合である。このようなセル
は比較的簡単なプロセスで作製できる。その断面は図４
に例示される。すなわち、一方の基板１上には必要に応
じて下地の絶縁膜３を形成し、その上にストライプ状の
透明電極４を形成し、さらにその上に配向膜等の絶縁膜
を形成する。もう一方の基板２上には、同じく下地絶縁
膜６を形成して、上記ストライプ電極４に直交するよう
にストライプ状電極を形成し、さらにＦＥ被膜８を形成
する。本発明者の知見では、十分な強誘電特性を得るた
めには、ＦＥ材料として、フッ化ビニリデンとトリフル
オロエチレンの共重合体を用いる場合には１００ｎｍ以
上の、また、チタン酸バリウム、ＰＺＴを用いる場合に
は３００ｎｍ以上の厚さが必要であった。これらのＦＥ
被膜は、電極７に直接、接していても、適当な絶縁材料
を介していてもよい。これらの基板を対向させ、スペー
サー９によって厚さを制御して液晶材料１０を注入す
る。この構造のセルを作製する際のパターニングには、
従来の単純マトリクスのパターニングと同じく２工程だ
けでよく、しかも、デザインルールはストライプ幅の１
／１０程度でよい。
ＦＥとＬＣの面積が同一の場合である。このようなセル
は比較的簡単なプロセスで作製できる。その断面は図４
に例示される。すなわち、一方の基板１上には必要に応
じて下地の絶縁膜３を形成し、その上にストライプ状の
透明電極４を形成し、さらにその上に配向膜等の絶縁膜
を形成する。もう一方の基板２上には、同じく下地絶縁
膜６を形成して、上記ストライプ電極４に直交するよう
にストライプ状電極を形成し、さらにＦＥ被膜８を形成
する。本発明者の知見では、十分な強誘電特性を得るた
めには、ＦＥ材料として、フッ化ビニリデンとトリフル
オロエチレンの共重合体を用いる場合には１００ｎｍ以
上の、また、チタン酸バリウム、ＰＺＴを用いる場合に
は３００ｎｍ以上の厚さが必要であった。これらのＦＥ
被膜は、電極７に直接、接していても、適当な絶縁材料
を介していてもよい。これらの基板を対向させ、スペー
サー９によって厚さを制御して液晶材料１０を注入す
る。この構造のセルを作製する際のパターニングには、
従来の単純マトリクスのパターニングと同じく２工程だ
けでよく、しかも、デザインルールはストライプ幅の１
／１０程度でよい。
【００１６】この場合、ＬＣの容量Ｃ1 は、ε1 Ｓ1 ／
ｄ1 （ε1 はＬＣの誘電率、Ｓ1 は、ＬＣの面積＝
Ｓ2 、ｄ1 はＬＣの厚さ）であり、一方、ＦＥの容量Ｃ
2 は、ε2 Ｓ2 ／ｄ2 （ε2 はＦＥの誘電率、Ｓ2 は、
ＦＥの面積、ｄ2 はＦＥの厚さ）である。したがって、
式は、 Ｖ1 ＝（ε2 Ｖ／ｄ2 −ＰS ）／（ε1 ／ｄ1 ＋ε2 ／ｄ2 ） である。このうち、第２項はオフセットの電圧で、常に
液晶にかかっているベース電圧である。これは、通常の
液晶の動作する程度の電圧であることが要求される。
ｄ1 （ε1 はＬＣの誘電率、Ｓ1 は、ＬＣの面積＝
Ｓ2 、ｄ1 はＬＣの厚さ）であり、一方、ＦＥの容量Ｃ
2 は、ε2 Ｓ2 ／ｄ2 （ε2 はＦＥの誘電率、Ｓ2 は、
ＦＥの面積、ｄ2 はＦＥの厚さ）である。したがって、
式は、 Ｖ1 ＝（ε2 Ｖ／ｄ2 −ＰS ）／（ε1 ／ｄ1 ＋ε2 ／ｄ2 ） である。このうち、第２項はオフセットの電圧で、常に
液晶にかかっているベース電圧である。これは、通常の
液晶の動作する程度の電圧であることが要求される。
【００１７】一方、ＦＥにかかる電圧Ｖ2 は、 Ｖ2 ＝（ε1 Ｖ／ｄ1 ＋ＰS ）／（ε1 ／ｄ1 ＋ε2 ／ｄ2 ） である。ここで、ｄ1 とｄ2 の関係について考察してみ
る。なお、簡単のために、ε1、ε2 〜１０ε0 ≒１０
-10 とする。ｄ1 ≪ｄ2 の場合には、 Ｖ1 ≒（ε2 Ｖ／ｄ2 −ＰS ）ｄ1 ／ε1 〜−ＰS ｄ1 ／ε1 である。すなわち、他の画素の信号Ｖによる影響をほと
んど受けない。一方、Ｖ2 に関しては、式より、 Ｖ2 ＝Ｖ＋ＰS ｄ1 ／ε1 であるが、自発分極を反転させて、書込み・消去をおこ
なうための電場をＥC とすれば、選択時にはＶ2 〜ＥC
ｄ2 でなければならないので、２Ｖ〜ＥC ｄ1 となるよ
うな信号を印加しなければならない。一般的なポリマー
のＥC は１００ＭＶ／ｍであり、ｄ1 〜１μｍであるこ
とを考慮すると、Ｖ≫１００Ｖとなり、現実的でない。
すなわち、ポリマー系の強誘電体を使用することはでき
ない。しかし、例えば、チタン酸バリウム等では、ＥC
が１ＭＶ／ｍ程度であるので、Ｖが１０Ｖ以上であれば
反転するには十分である。
る。なお、簡単のために、ε1、ε2 〜１０ε0 ≒１０
-10 とする。ｄ1 ≪ｄ2 の場合には、 Ｖ1 ≒（ε2 Ｖ／ｄ2 −ＰS ）ｄ1 ／ε1 〜−ＰS ｄ1 ／ε1 である。すなわち、他の画素の信号Ｖによる影響をほと
んど受けない。一方、Ｖ2 に関しては、式より、 Ｖ2 ＝Ｖ＋ＰS ｄ1 ／ε1 であるが、自発分極を反転させて、書込み・消去をおこ
なうための電場をＥC とすれば、選択時にはＶ2 〜ＥC
ｄ2 でなければならないので、２Ｖ〜ＥC ｄ1 となるよ
うな信号を印加しなければならない。一般的なポリマー
のＥC は１００ＭＶ／ｍであり、ｄ1 〜１μｍであるこ
とを考慮すると、Ｖ≫１００Ｖとなり、現実的でない。
すなわち、ポリマー系の強誘電体を使用することはでき
ない。しかし、例えば、チタン酸バリウム等では、ＥC
が１ＭＶ／ｍ程度であるので、Ｖが１０Ｖ以上であれば
反転するには十分である。
【００１８】一方、ｄ2 ≪ｄ1 の場合には、Ｖ1 に関し
ては、式より、 Ｖ1 ＝Ｖ−ＰS ｄ2 ／ε2 であるので、データ信号の変動Ｖの影響を強く受けてク
ロストークが強く、また、書込み・消去の際には、画素
の印加された電圧のほとんどが、ＬＣに印加され、ＦＥ
にはほとんど印加されない。したがって、ＰS が非常に
大きく、かつ、ＥC が非常に小さな材料でなければＦＥ
として適切でない。
ては、式より、 Ｖ1 ＝Ｖ−ＰS ｄ2 ／ε2 であるので、データ信号の変動Ｖの影響を強く受けてク
ロストークが強く、また、書込み・消去の際には、画素
の印加された電圧のほとんどが、ＬＣに印加され、ＦＥ
にはほとんど印加されない。したがって、ＰS が非常に
大きく、かつ、ＥC が非常に小さな材料でなければＦＥ
として適切でない。
【００１９】次に、これとは逆にＦＥの面積がＬＣの面
積に比して十分に小さい場合を考えてみる。これは、例
えば図５（Ａ）に示すような断面構造を取る。一方の基
板１１上にはストライプ上電極１３が形成され、さらに
その上に絶縁被膜１４が形成される。他方の基板１２上
には、画素電極１５の上に、ＦＥ被膜１６を形成し、さ
らに、上記ストライプ電極１３と直交するように線状電
極１７を配置する。これらの電極の構成は図５（Ｂ）に
示される。図５（Ｂ）のＸ−Ｙの断面が同図（Ａ）であ
る。画素電極１５と線状電極１７は、図の斜線部２０で
ＦＥ被膜をはさんで交差する。そして、これらの基板を
対向させて、スペーサー１８で厚さを制御し、液晶材料
１９を注入する。
積に比して十分に小さい場合を考えてみる。これは、例
えば図５（Ａ）に示すような断面構造を取る。一方の基
板１１上にはストライプ上電極１３が形成され、さらに
その上に絶縁被膜１４が形成される。他方の基板１２上
には、画素電極１５の上に、ＦＥ被膜１６を形成し、さ
らに、上記ストライプ電極１３と直交するように線状電
極１７を配置する。これらの電極の構成は図５（Ｂ）に
示される。図５（Ｂ）のＸ−Ｙの断面が同図（Ａ）であ
る。画素電極１５と線状電極１７は、図の斜線部２０で
ＦＥ被膜をはさんで交差する。そして、これらの基板を
対向させて、スペーサー１８で厚さを制御し、液晶材料
１９を注入する。
【００２０】このような構造のセルを作製するには、図
４の場合より、フォトリソグラフィー工程がさらに１つ
必要となる。また、後で説明するような理由から、極め
て厳密なデザインルールが要求される。例えば、この場
合では、デザインルールとしては、線状電極１７の幅の
１／５以下が要求される。したがって、デザインルール
が５μｍであれば、線状電極の幅は２５μｍ程度、さら
に画素電極の１辺の大きさはその数〜１０数倍である。
したがって、プロジェクションＴＶのような画素面積の
小さいディスプレーを作製するには適さない。
４の場合より、フォトリソグラフィー工程がさらに１つ
必要となる。また、後で説明するような理由から、極め
て厳密なデザインルールが要求される。例えば、この場
合では、デザインルールとしては、線状電極１７の幅の
１／５以下が要求される。したがって、デザインルール
が５μｍであれば、線状電極の幅は２５μｍ程度、さら
に画素電極の１辺の大きさはその数〜１０数倍である。
したがって、プロジェクションＴＶのような画素面積の
小さいディスプレーを作製するには適さない。
【００２１】このようなセルに関して、Ｃ1 ≫Ｃ2 とし
て図４の場合と同様に計算すると、 Ｖ1 ＝−ＰS Ｓ2 ／Ｃ1 ＝−ＰS Ｓ2 ｄ1 ／ε1 Ｓ1 である。すなわち、データ信号の影響をほとんど受けな
い。逆にＦＥには、Ｖがそのまま印加されていると考え
てよい。例えば、Ｖ1 として、１０Ｖを得ようとすれ
ば、、ε2 ＝１０ε0 、ｄ1 ＝５×１０-6、ＰS ＝１０
-2Ｃ／ｍ2 ならば、Ｓ1 ／Ｓ2 ＝５０とすればよい。逆
にこの条件が適当でないと、液晶に過大な電圧が印加さ
れてしまい、液晶を破壊してしまうこととなる。すなわ
ち、強誘電性もしくは反強誘電性液晶を用いる場合に
は、 ＰS Ｓ2 ｄ1 ／ε1 Ｓ1 ＜１００ 〔Ｖ〕 であることが望まれる。
て図４の場合と同様に計算すると、 Ｖ1 ＝−ＰS Ｓ2 ／Ｃ1 ＝−ＰS Ｓ2 ｄ1 ／ε1 Ｓ1 である。すなわち、データ信号の影響をほとんど受けな
い。逆にＦＥには、Ｖがそのまま印加されていると考え
てよい。例えば、Ｖ1 として、１０Ｖを得ようとすれ
ば、、ε2 ＝１０ε0 、ｄ1 ＝５×１０-6、ＰS ＝１０
-2Ｃ／ｍ2 ならば、Ｓ1 ／Ｓ2 ＝５０とすればよい。逆
にこの条件が適当でないと、液晶に過大な電圧が印加さ
れてしまい、液晶を破壊してしまうこととなる。すなわ
ち、強誘電性もしくは反強誘電性液晶を用いる場合に
は、 ＰS Ｓ2 ｄ1 ／ε1 Ｓ1 ＜１００ 〔Ｖ〕 であることが望まれる。
【００２２】また、この場合にはＳ1 ／Ｓ2 の比率が変
動すると、液晶に印加される電圧も大きく変動してしま
う。例えば、図５（Ｂ）に示す、領域２０の各辺が±１
０％変動すると、液晶にかかる電圧は±２０％も変動す
る。領域２０の各辺が±２０％変動すると、液晶にかか
る電圧は±４０％以上も変動してしまい、液晶材料に悪
影響を及ぼす。通常、セルの大きさはフォトリソグラフ
ィーによるが、マスクずれがあっても、面積が大きく変
動しないような作製方法を採用すべきである。
動すると、液晶に印加される電圧も大きく変動してしま
う。例えば、図５（Ｂ）に示す、領域２０の各辺が±１
０％変動すると、液晶にかかる電圧は±２０％も変動す
る。領域２０の各辺が±２０％変動すると、液晶にかか
る電圧は±４０％以上も変動してしまい、液晶材料に悪
影響を及ぼす。通常、セルの大きさはフォトリソグラフ
ィーによるが、マスクずれがあっても、面積が大きく変
動しないような作製方法を採用すべきである。
【００２３】さて、このようなＦＥを用いた液晶セルを
設計するには、使用する強誘電材料の応答性能を考慮し
なければならない。典型的な強誘電ポリマーであるフッ
化ビニリデン（ビニリデンフロライド、ＶＤＦと略す）
とトリフルオロエチレン（ＴｒＦＥ）との共重合体であ
るＰ（ＶＤＦ＋ＴｒＦＥ）の強誘電性は、その配合組成
によって大きく変化する。
設計するには、使用する強誘電材料の応答性能を考慮し
なければならない。典型的な強誘電ポリマーであるフッ
化ビニリデン（ビニリデンフロライド、ＶＤＦと略す）
とトリフルオロエチレン（ＴｒＦＥ）との共重合体であ
るＰ（ＶＤＦ＋ＴｒＦＥ）の強誘電性は、その配合組成
によって大きく変化する。
【００２４】例えば、このＰ（ＶＤＦ＋ＴｒＦＥ）に立
ち上がりの急な矩形パルスを印加して、Ｐ（ＶＤＦ＋Ｔ
ｒＦＥ）の自発分極が配向するまでの時間（応答時間
τ）は、図１（Ｃ）に示すように電場Ｅにも依存する
が、ＶＤＦとＴｒＦＥの配合比にも依存する。図におい
て、ＡはＶＤＦ／ＴｒＦＥ＝８０／２０であり、ＢはＶ
ＤＦ／ＴｒＦＥ＝５０／５０である。Ｅ-1＜７〔ｍ／Ｇ
Ｖ〕（Ｅ＞１４０ＭＶ／ｍ）では、Ａ、Ｂともに同じ線
上にあるが、Ｅ-1＞７〔ｍ／ＧＶ〕（Ｅ＜１４０ＭＶ／
ｍ）では、その様子が異なる。すなわち、ＡよりもＢの
方が低い電圧に反応しやすくなる。
ち上がりの急な矩形パルスを印加して、Ｐ（ＶＤＦ＋Ｔ
ｒＦＥ）の自発分極が配向するまでの時間（応答時間
τ）は、図１（Ｃ）に示すように電場Ｅにも依存する
が、ＶＤＦとＴｒＦＥの配合比にも依存する。図におい
て、ＡはＶＤＦ／ＴｒＦＥ＝８０／２０であり、ＢはＶ
ＤＦ／ＴｒＦＥ＝５０／５０である。Ｅ-1＜７〔ｍ／Ｇ
Ｖ〕（Ｅ＞１４０ＭＶ／ｍ）では、Ａ、Ｂともに同じ線
上にあるが、Ｅ-1＞７〔ｍ／ＧＶ〕（Ｅ＜１４０ＭＶ／
ｍ）では、その様子が異なる。すなわち、ＡよりもＢの
方が低い電圧に反応しやすくなる。
【００２５】例えば、図２のようなマトリクス駆動で
は、選択時に比べて、非選択時の時間の方が圧倒的に長
い。すなわち、選択時／非選択時の比率（これをデュー
ティー比という）は、単純には行数の逆数であり、図２
からも明らかなように、選択時においても画素のＦＥに
選択電圧以上の大きな正または負の電位差が加わるの
は、その半分であるので、この点は非常に重要である。
は、選択時に比べて、非選択時の時間の方が圧倒的に長
い。すなわち、選択時／非選択時の比率（これをデュー
ティー比という）は、単純には行数の逆数であり、図２
からも明らかなように、選択時においても画素のＦＥに
選択電圧以上の大きな正または負の電位差が加わるの
は、その半分であるので、この点は非常に重要である。
【００２６】極端な場合には、図２の第２フレームのＶ
B に示されるように、そのフレームの多くの時間に反対
の極性の電圧が印加されることがある。例えば、選択時
には±１４０ＭＶ／ｍ、非選択時には±７０ＭＶ／ｍの
電場がＦＥにかかるように駆動し、かつ、ＦＥとして図
１（Ｃ）において、Ｂで示される材料を使用した場合に
は、あるフレームでの選択時に電場＋１４０ＭＶ／ｍが
印加され、非選択時には−７０ＭＶ／ｍが印加されると
すると、非選択時の時間が選択時の時間の１０倍以上
（すなわち、デューティー比が１／１０以下）であれ
ば、最初、選択時のパルスによって、正の方向に配向し
たＦＥが、非選択時の信号によって徐々に負の方向に遷
移することとなる。すなわち、選択時において、＋１４
０ＭＶ／ｍの電場が持続するのは１フレームの１／２０
に過ぎないからである。また、このような条件では図１
（Ｃ）からも明らかなように、選択時の書込みには、１
０μｓｅｃ以上の時間が必要であり、１フレームは、そ
の１０倍の０．１ｍｓｅｃという早いものとなる。
B に示されるように、そのフレームの多くの時間に反対
の極性の電圧が印加されることがある。例えば、選択時
には±１４０ＭＶ／ｍ、非選択時には±７０ＭＶ／ｍの
電場がＦＥにかかるように駆動し、かつ、ＦＥとして図
１（Ｃ）において、Ｂで示される材料を使用した場合に
は、あるフレームでの選択時に電場＋１４０ＭＶ／ｍが
印加され、非選択時には−７０ＭＶ／ｍが印加されると
すると、非選択時の時間が選択時の時間の１０倍以上
（すなわち、デューティー比が１／１０以下）であれ
ば、最初、選択時のパルスによって、正の方向に配向し
たＦＥが、非選択時の信号によって徐々に負の方向に遷
移することとなる。すなわち、選択時において、＋１４
０ＭＶ／ｍの電場が持続するのは１フレームの１／２０
に過ぎないからである。また、このような条件では図１
（Ｃ）からも明らかなように、選択時の書込みには、１
０μｓｅｃ以上の時間が必要であり、１フレームは、そ
の１０倍の０．１ｍｓｅｃという早いものとなる。
【００２７】通常のマトリクスの規模を考えた場合、デ
ューティー比が１／１０というのはあまりに小さい規模
であり、画面を上下に２分割して駆動する方法を採用し
ても２０行しかない。もちろん、このような極端な条件
はそれほど頻繁に生じるものではなく、実際には１００
行程度のマトリクスであっても、少々のクロストーク
（主たる原因は上記の説明と同じ原理で起こる）とその
ためのコントラストの低下を我慢すれば、使用に差し支
えないものであるが、強誘電性液晶表示装置の対向商品
であるＴＦＴ型液晶表示装置とのコストパフォーマンス
を考慮した場合には非常に不利である。
ューティー比が１／１０というのはあまりに小さい規模
であり、画面を上下に２分割して駆動する方法を採用し
ても２０行しかない。もちろん、このような極端な条件
はそれほど頻繁に生じるものではなく、実際には１００
行程度のマトリクスであっても、少々のクロストーク
（主たる原因は上記の説明と同じ原理で起こる）とその
ためのコントラストの低下を我慢すれば、使用に差し支
えないものであるが、強誘電性液晶表示装置の対向商品
であるＴＦＴ型液晶表示装置とのコストパフォーマンス
を考慮した場合には非常に不利である。
【００２８】一方、図１（Ｃ）において、Ａで示される
ＦＥを使用した場合には、この状態は改善される。この
場合、電場が±１４０ＭＶ／ｍのときの応答時間はＢの
場合と同様に１０μｓｅｃ以下であるが、±７０ＭＶ／
ｍのときの応答時間は、数ｍｓｅｃである。したがっ
て、デューティー比にすると、１／２００〜１／５００
が許容され、大容量ディスプレーとしては十分である。
ＦＥを使用した場合には、この状態は改善される。この
場合、電場が±１４０ＭＶ／ｍのときの応答時間はＢの
場合と同様に１０μｓｅｃ以下であるが、±７０ＭＶ／
ｍのときの応答時間は、数ｍｓｅｃである。したがっ
て、デューティー比にすると、１／２００〜１／５００
が許容され、大容量ディスプレーとしては十分である。
【００２９】しかしながら、階調表示能力を考慮したＴ
ＦＴ型ディスプレーとの競争を考慮するとまだ不十分で
ある。このような強誘電性もしくは反強誘電性液晶を利
用したディスプレーは、ＯＮ／ＯＦＦが明確であるとい
う利点が逆に欠点となって、中間的な表示をおこなうこ
とが非常に難しい。そのため、従来は面積階調によって
表示をおこなっていたが、これは行数や列数を増加さ
せ、画素が大容量であることを要求される割に表示能力
が十分でない。
ＦＴ型ディスプレーとの競争を考慮するとまだ不十分で
ある。このような強誘電性もしくは反強誘電性液晶を利
用したディスプレーは、ＯＮ／ＯＦＦが明確であるとい
う利点が逆に欠点となって、中間的な表示をおこなうこ
とが非常に難しい。そのため、従来は面積階調によって
表示をおこなっていたが、これは行数や列数を増加さ
せ、画素が大容量であることを要求される割に表示能力
が十分でない。
【００３０】もちろん、全くの意味がないとはいえな
い。例えば１６階調程度の場合には、行数と列数をとも
に２倍にし、かつ、１画素中での最大画素の面積と最小
画素の面積の比は８、最小画素幅と最大画素幅の比率は
１／４であるので特に問題はない。しかし、６４階調で
は、最大画素の面積と最小画素の面積の比は６４、最小
画素幅と最大画素幅の比率は１／８に達し、プロセスや
回路構成上の制約が問題となる。
い。例えば１６階調程度の場合には、行数と列数をとも
に２倍にし、かつ、１画素中での最大画素の面積と最小
画素の面積の比は８、最小画素幅と最大画素幅の比率は
１／４であるので特に問題はない。しかし、６４階調で
は、最大画素の面積と最小画素の面積の比は６４、最小
画素幅と最大画素幅の比率は１／８に達し、プロセスや
回路構成上の制約が問題となる。
【００３１】例えば、最小デザインルールを５μｍとし
た場合、１６階調では１つの画素の大きさ（占有領域）
は２５μｍ×３５μｍであり、これはプロジェクション
ＴＶ等に利用できる大きさである。また、より大きな画
面を作製して直視型のディスプレーとする際にも、デザ
インルールをそのまま拡大すればよいので、作製上の問
題はない。
た場合、１６階調では１つの画素の大きさ（占有領域）
は２５μｍ×３５μｍであり、これはプロジェクション
ＴＶ等に利用できる大きさである。また、より大きな画
面を作製して直視型のディスプレーとする際にも、デザ
インルールをそのまま拡大すればよいので、作製上の問
題はない。
【００３２】しかし、６４階調では、１つの画素の大き
さは５０μｍ×５５μｍであり、プロジェクションＴＶ
とするにはやや大きい。しかも、この場合には１６階調
の場合に比べて１つの画素の面積が約３倍となり、３倍
の面積の基板上に同じデザインルールでパターニングし
なければならない。このように面積階調は作製プロセス
に依存するため、多くの困難があり、実際には１６階調
までの表示が限度である。
さは５０μｍ×５５μｍであり、プロジェクションＴＶ
とするにはやや大きい。しかも、この場合には１６階調
の場合に比べて１つの画素の面積が約３倍となり、３倍
の面積の基板上に同じデザインルールでパターニングし
なければならない。このように面積階調は作製プロセス
に依存するため、多くの困難があり、実際には１６階調
までの表示が限度である。
【００３３】これを解決するには、図３に示すように、
１つのフレームを複数のサブフレームに分割し、この組
み合わせによって実効的な透過率を制御すればよい。こ
こで、時間Ａ0 からＢ0 までが１つのフレームである。
このフレームは、Ａ0 からＡ1 までの第１サブフレーム
（時間Ｔ1 ）、Ａ1 からＡ2 までの第２サブフレーム
（時間Ｔ2 ）、Ａ2 からＡ3 までの第３サブフレーム
（時間Ｔ3 ）、Ａ3 からＡ4 までの第４サブフレーム
（時間Ｔ4 ）、そしてＡ4 からＡ5 までの第５サブフレ
ーム（時間Ｔ5 ）の５つのサブフレームによって構成さ
れている。
１つのフレームを複数のサブフレームに分割し、この組
み合わせによって実効的な透過率を制御すればよい。こ
こで、時間Ａ0 からＢ0 までが１つのフレームである。
このフレームは、Ａ0 からＡ1 までの第１サブフレーム
（時間Ｔ1 ）、Ａ1 からＡ2 までの第２サブフレーム
（時間Ｔ2 ）、Ａ2 からＡ3 までの第３サブフレーム
（時間Ｔ3 ）、Ａ3 からＡ4 までの第４サブフレーム
（時間Ｔ4 ）、そしてＡ4 からＡ5 までの第５サブフレ
ーム（時間Ｔ5 ）の５つのサブフレームによって構成さ
れている。
【００３４】この各サブフレームの時間Ｔ1 〜Ｔ5 は同
じでもよいし、異なってもよい。効率的におこなうに
は、これらの時間は、その最小時間をＴ0 としたとき、
２Ｔ0、４Ｔ0 、８Ｔ0 、１６Ｔ0 のいずれかであれば
よい。例えば、Ｔ1 ＝Ｔ0 、Ｔ2 ＝１６Ｔ0 、Ｔ3 ＝２
Ｔ0 、Ｔ4 ＝８Ｔ0 、Ｔ5 ＝４Ｔ0 とすればよい。ある
いはＴ1 ＝Ｔ0 、Ｔ2 ＝２Ｔ0 、Ｔ3 ＝４Ｔ0 、Ｔ4 ＝
８Ｔ0 、Ｔ5 ＝１６Ｔ0としてもよい。
じでもよいし、異なってもよい。効率的におこなうに
は、これらの時間は、その最小時間をＴ0 としたとき、
２Ｔ0、４Ｔ0 、８Ｔ0 、１６Ｔ0 のいずれかであれば
よい。例えば、Ｔ1 ＝Ｔ0 、Ｔ2 ＝１６Ｔ0 、Ｔ3 ＝２
Ｔ0 、Ｔ4 ＝８Ｔ0 、Ｔ5 ＝４Ｔ0 とすればよい。ある
いはＴ1 ＝Ｔ0 、Ｔ2 ＝２Ｔ0 、Ｔ3 ＝４Ｔ0 、Ｔ4 ＝
８Ｔ0 、Ｔ5 ＝１６Ｔ0としてもよい。
【００３５】図３においては、前者を採用したとする。
そして、ＶA が正のパルスの場合にはＯＮ状態、負の場
合にはＯＦＦ状態を示すとすれば、このフレームの実効
的なＯＮ時間はＴ0 ＋８Ｔ0 ＝９Ｔ0 である。このよう
な方法では、３２段階の表示が可能である。
そして、ＶA が正のパルスの場合にはＯＮ状態、負の場
合にはＯＦＦ状態を示すとすれば、このフレームの実効
的なＯＮ時間はＴ0 ＋８Ｔ0 ＝９Ｔ0 である。このよう
な方法では、３２段階の表示が可能である。
【００３６】ここで注意しなければならないのは、いず
れかのサブフレームの選択時の最小時間（これはたいて
いの場合、Ｔ0 ／行数に近い数字となる）は、ＦＥの応
答に十分でなければならないということである。例え
ば、図３のように５つのサブフレームによって構成され
る場合には、１フレームが３０ｍｓｅｃであると、最小
サブフレームは１ｍｓｅｃである。ＦＥに印加される電
場が２００ＭＶ／ｍであると、選択時の応答時間（約１
μｓｅｃ）を考慮すると、行数は５００以下でなければ
ならない。一方、ＦＥに印加される電場が１００ＭＶ／
ｍであると、選択時の応答時間（約１００μｓｅｃ）を
考慮すると、行数は１０以下に制限される。したがっ
て、ＦＥに印加される電場は１４０ＭＶ／ｍ以上である
ことが望まれる。
れかのサブフレームの選択時の最小時間（これはたいて
いの場合、Ｔ0 ／行数に近い数字となる）は、ＦＥの応
答に十分でなければならないということである。例え
ば、図３のように５つのサブフレームによって構成され
る場合には、１フレームが３０ｍｓｅｃであると、最小
サブフレームは１ｍｓｅｃである。ＦＥに印加される電
場が２００ＭＶ／ｍであると、選択時の応答時間（約１
μｓｅｃ）を考慮すると、行数は５００以下でなければ
ならない。一方、ＦＥに印加される電場が１００ＭＶ／
ｍであると、選択時の応答時間（約１００μｓｅｃ）を
考慮すると、行数は１０以下に制限される。したがっ
て、ＦＥに印加される電場は１４０ＭＶ／ｍ以上である
ことが望まれる。
【００３７】一方、最長サブフレーム（約１５ｍｓｅ
ｃ）について考えると、図１（Ｃ）のＡの材料をＦＥに
使用しても、７０ＭＶ／ｍ以下の電場が他の画素のデー
タ信号によって印加されると、数ｍｓｅｃの時間で極性
が反転されてしまうため、この場合には電場を下げるこ
とが望まれる。しかし、低い電場では書込みにも長時間
を要するため、選択時の時間を長くすることが必要であ
る。
ｃ）について考えると、図１（Ｃ）のＡの材料をＦＥに
使用しても、７０ＭＶ／ｍ以下の電場が他の画素のデー
タ信号によって印加されると、数ｍｓｅｃの時間で極性
が反転されてしまうため、この場合には電場を下げるこ
とが望まれる。しかし、低い電場では書込みにも長時間
を要するため、選択時の時間を長くすることが必要であ
る。
【００３８】以上のことを勘案すると、図２、図３の方
法では、各サブフレームでは、いずれも、選択時／非選
択時の比率を１／１００〜１／５００であることが要求
される。もちろん、駆動方式を工夫する（例えば、実施
例２に示すように、選択・非選択の波形を工夫する）こ
とによって、これらの困難を用意に解決することができ
る。以下に実施例を示し、より詳細に本発明を説明す
る。
法では、各サブフレームでは、いずれも、選択時／非選
択時の比率を１／１００〜１／５００であることが要求
される。もちろん、駆動方式を工夫する（例えば、実施
例２に示すように、選択・非選択の波形を工夫する）こ
とによって、これらの困難を用意に解決することができ
る。以下に実施例を示し、より詳細に本発明を説明す
る。
【００３９】
〔実施例１〕 本実施例では、図５に示されるような画
素を有する表示装置を作製し、それを駆動して１６段の
階調表示を達成した例を示す。使用した画素は図５に示
されるような構造で、ここで、線状電極（選択線）１７
の幅は２５μｍである。また、画素１５の大きさは３０
０μｍ×２５０μｍで、その端に設けられた線状電極と
の重なりの部分の大きさは、２５μｍ×２５μｍであ
る。また、本実施例では強誘電体として、Ｐ（ＶＤＦ＋
ＴｒＦＥ）を用い、ＶＤＦ／ＴｒＦＥ＝８０／２０とし
た。さらに、この強誘電体被膜１６の厚さは２００ｎｍ
とした。このようにして、６４０×４００のマトリクス
を構成し、画面を上下に２分割して、それぞれを駆動回
路に接続した。このような構成では、液晶と強誘電体の
容量比から、印加された電圧のほとんどが強誘電体に印
加されることとなり、画素には強誘電体の残留分極によ
る電圧が生じるのみである。
素を有する表示装置を作製し、それを駆動して１６段の
階調表示を達成した例を示す。使用した画素は図５に示
されるような構造で、ここで、線状電極（選択線）１７
の幅は２５μｍである。また、画素１５の大きさは３０
０μｍ×２５０μｍで、その端に設けられた線状電極と
の重なりの部分の大きさは、２５μｍ×２５μｍであ
る。また、本実施例では強誘電体として、Ｐ（ＶＤＦ＋
ＴｒＦＥ）を用い、ＶＤＦ／ＴｒＦＥ＝８０／２０とし
た。さらに、この強誘電体被膜１６の厚さは２００ｎｍ
とした。このようにして、６４０×４００のマトリクス
を構成し、画面を上下に２分割して、それぞれを駆動回
路に接続した。このような構成では、液晶と強誘電体の
容量比から、印加された電圧のほとんどが強誘電体に印
加されることとなり、画素には強誘電体の残留分極によ
る電圧が生じるのみである。
【００４０】このような構造のマトリクス装置の１つの
行と１つの列において、図６に示されるような信号を印
加した。ここで、ＶC は線状電極１７に印加された選択
信号で、ＶD は、ストライプ電極１３に印加されたデー
タ信号である。さらに、ＶAは、その結果、この行列の
交点にある画素に印加された電圧を示している。すなわ
ち、この例では４つのサブフレームが１フレームを構成
する。第１サブフレームは２ｍｓｅｃ、第２サブフレー
ムは１６ｍｓｅｃ、第３サブフレームは４ｍｓｅｃ、第
４サブフレームは８ｍｓｅｃだけ持続する。また、選択
信号のパルス幅は第１サブフレームでは２０μｓｅｃ、
第２サブフレームでは１６０μｓｅｃ、第３サブフレー
ムでは４０μｓｅｃ、第４サブフレームでは８０μｓｅ
ｃとし、全てのサブフレームでデューティー比１／１０
０のマルチプレクス駆動をおこなった。また、パルスの
波高は、全てのサブフレームで±１５Ｖとした。
行と１つの列において、図６に示されるような信号を印
加した。ここで、ＶC は線状電極１７に印加された選択
信号で、ＶD は、ストライプ電極１３に印加されたデー
タ信号である。さらに、ＶAは、その結果、この行列の
交点にある画素に印加された電圧を示している。すなわ
ち、この例では４つのサブフレームが１フレームを構成
する。第１サブフレームは２ｍｓｅｃ、第２サブフレー
ムは１６ｍｓｅｃ、第３サブフレームは４ｍｓｅｃ、第
４サブフレームは８ｍｓｅｃだけ持続する。また、選択
信号のパルス幅は第１サブフレームでは２０μｓｅｃ、
第２サブフレームでは１６０μｓｅｃ、第３サブフレー
ムでは４０μｓｅｃ、第４サブフレームでは８０μｓｅ
ｃとし、全てのサブフレームでデューティー比１／１０
０のマルチプレクス駆動をおこなった。また、パルスの
波高は、全てのサブフレームで±１５Ｖとした。
【００４１】一方、データ信号に関しては、±１５Ｖの
電位となるようにした。図６では簡単のために、選択時
のみ、正の電位をとるようにし、また、非選択時には負
の電位をとるような様子が示されている。
電位となるようにした。図６では簡単のために、選択時
のみ、正の電位をとるようにし、また、非選択時には負
の電位をとるような様子が示されている。
【００４２】この結果、画素には、ＶA に示される信号
が印加されることとなった。書込み・消去時のパルス幅
は、第１サブフレームでは１０μｓｅｃであるが、パル
スの波高が３０Ｖであるので、強誘電体には１５０ＭＶ
／ｍの電場（１／Ｅ＝７．５ｍ／ＧＶ）が印加される。
図１（Ｃ）からも明らかなように、このように大きな電
場が印加されれば、１０μｓｅｃという短時間であって
も十分に強誘電体は反応する。他のサブフレームでは、
パルスの持続時間はさらに長いので強誘電体は十分に反
応できる。
が印加されることとなった。書込み・消去時のパルス幅
は、第１サブフレームでは１０μｓｅｃであるが、パル
スの波高が３０Ｖであるので、強誘電体には１５０ＭＶ
／ｍの電場（１／Ｅ＝７．５ｍ／ＧＶ）が印加される。
図１（Ｃ）からも明らかなように、このように大きな電
場が印加されれば、１０μｓｅｃという短時間であって
も十分に強誘電体は反応する。他のサブフレームでは、
パルスの持続時間はさらに長いので強誘電体は十分に反
応できる。
【００４３】一方、非選択時に関しては、例えば、最も
非選択の時間の長い第２サブフレームでは、強誘電体に
は、逆方向に７．５ＭＶ／ｍの電場（１／Ｅ＝１５ｍ／
ＧＶ）が印加されるが、この時、強誘電体が応答するの
には、図１（Ｃ）から明らかなように、１０ｍｓｅｃ以
上の時間が必要である。１６ｍｓｅｃという第２サブフ
レームの持続時間は、やや長いが、実際には、クロスト
ークはそれほど問題とならない。もちろん、他のサブフ
レームではそれよりも持続時間が短いので何ら問題はな
い。
非選択の時間の長い第２サブフレームでは、強誘電体に
は、逆方向に７．５ＭＶ／ｍの電場（１／Ｅ＝１５ｍ／
ＧＶ）が印加されるが、この時、強誘電体が応答するの
には、図１（Ｃ）から明らかなように、１０ｍｓｅｃ以
上の時間が必要である。１６ｍｓｅｃという第２サブフ
レームの持続時間は、やや長いが、実際には、クロスト
ークはそれほど問題とならない。もちろん、他のサブフ
レームではそれよりも持続時間が短いので何ら問題はな
い。
【００４４】このようにして、サブフレーム間の持続時
間に重みをつけることによって、１６段の階調表示をお
こなうことができた。本実施例で採用した方法は、選択
パルスが単調で、駆動の消費電力は少なく、駆動回路の
構成が簡単で、その負担も小さい。しかし、これよりも
マトリクスの規模を大きくすることも困難である。
間に重みをつけることによって、１６段の階調表示をお
こなうことができた。本実施例で採用した方法は、選択
パルスが単調で、駆動の消費電力は少なく、駆動回路の
構成が簡単で、その負担も小さい。しかし、これよりも
マトリクスの規模を大きくすることも困難である。
【００４５】例えば、本実施例のマトリクスの規模をさ
らに５倍にすると、第１サブフレームの選択パルス幅は
４μｓｅｃとなり、実際に強誘電体にパルスが印加され
るのはその半分の２μｓｅｃである。このような短時間
に強誘電体が応答するには、１７０〜２００ＭＶ／ｍ程
度の高電場が必要であるが、このことは、非選択時にも
１００ＭＶ／ｍ程度の電場が印加されることを意味して
いる。強誘電体に１００ＭＶ／ｍの電場が印加されて応
答するまでの時間は図１（Ｃ）から、０．１ｍｓｅｃで
あり、最も持続時間の短い第１サブフレーム（２ｍｓｅ
ｃ）といえども、あまりにも長すぎる。したがって、実
際には、データ信号のノイズによって画像のコントラス
トが著しく低下する。
らに５倍にすると、第１サブフレームの選択パルス幅は
４μｓｅｃとなり、実際に強誘電体にパルスが印加され
るのはその半分の２μｓｅｃである。このような短時間
に強誘電体が応答するには、１７０〜２００ＭＶ／ｍ程
度の高電場が必要であるが、このことは、非選択時にも
１００ＭＶ／ｍ程度の電場が印加されることを意味して
いる。強誘電体に１００ＭＶ／ｍの電場が印加されて応
答するまでの時間は図１（Ｃ）から、０．１ｍｓｅｃで
あり、最も持続時間の短い第１サブフレーム（２ｍｓｅ
ｃ）といえども、あまりにも長すぎる。したがって、実
際には、データ信号のノイズによって画像のコントラス
トが著しく低下する。
【００４６】実際、１００×２（２００行）というマト
リクスは実用には著しく不十分なものであり、より大き
なマトリクスを駆動できるような方法が望まれる。次の
実施例２では、より大規模なマトリクスにも対応できる
駆動方法を説明する。
リクスは実用には著しく不十分なものであり、より大き
なマトリクスを駆動できるような方法が望まれる。次の
実施例２では、より大規模なマトリクスにも対応できる
駆動方法を説明する。
【００４７】〔実施例２〕 本実施例では、実施例１と
同じく図５の構成の画素を有する１０２４×１０００の
大規模マトリクスを駆動する方法を示す。画素等につい
てはマトリクスの規模が大きくなった以外は実施例１と
同じである。マトリクスは上下に２分割し、それぞれに
データ信号を印加する回路を形成して駆動した。
同じく図５の構成の画素を有する１０２４×１０００の
大規模マトリクスを駆動する方法を示す。画素等につい
てはマトリクスの規模が大きくなった以外は実施例１と
同じである。マトリクスは上下に２分割し、それぞれに
データ信号を印加する回路を形成して駆動した。
【００４８】図７には、本実施例で使用した選択信号、
およびデータ信号を示した。これは、いわゆる４パルス
型駆動と呼ばれる方法で、従来、強誘電性液晶の駆動を
おこなう目的で使用されたものである。この方式では、
画素が非選択状態にあるときは、データ側の信号がＯＮ
でもＯＦＦでも、常に交流となっており、実施例１にお
いて問題となったように、直流の電圧が長時間（サブフ
レームの１０％以上）も持続することによって、強誘電
体のメモリーが反転してしまうことがなく、極めて安定
した画像が得られる。
およびデータ信号を示した。これは、いわゆる４パルス
型駆動と呼ばれる方法で、従来、強誘電性液晶の駆動を
おこなう目的で使用されたものである。この方式では、
画素が非選択状態にあるときは、データ側の信号がＯＮ
でもＯＦＦでも、常に交流となっており、実施例１にお
いて問題となったように、直流の電圧が長時間（サブフ
レームの１０％以上）も持続することによって、強誘電
体のメモリーが反転してしまうことがなく、極めて安定
した画像が得られる。
【００４９】また、選択時に画素に印加されるパルスの
最大波高は、非選択時の４倍であるので、より強誘電体
を安定して使用できる。このような４パルス法を用いて
マトリクスを駆動した例を図８に示す。図８では、図７
のＶ0 を１０Ｖとし、最大で強誘電体には４０Ｖの電圧
（２００ＭＶ／ｍの電場）が印加される。図８におい
て、ＶC は選択信号、ＶD はデータ信号、ＶA は画素の
電圧である。
最大波高は、非選択時の４倍であるので、より強誘電体
を安定して使用できる。このような４パルス法を用いて
マトリクスを駆動した例を図８に示す。図８では、図７
のＶ0 を１０Ｖとし、最大で強誘電体には４０Ｖの電圧
（２００ＭＶ／ｍの電場）が印加される。図８におい
て、ＶC は選択信号、ＶD はデータ信号、ＶA は画素の
電圧である。
【００５０】ここでは、実施例１と同様に、１フレーム
を４つのサブフレームに分割し、それぞれのサブフレー
ムの持続時間２ｍｓｅｃ、１６ｍｓｅｃ、４ｍｓｅｃ、
８ｍｓｅｃと変化せしめたものである。ただし、駆動は
デューティー比１／５００とし、したがって、選択信号
の幅は第１サブフレームが４μｓｅｃ、第２サブフレー
ムが３２μｓｅｃ、第３サブフレームが８μｓｅｃ、第
４サブフレームが１６μｓｅｃである。４パルス法で
は、実際に強誘電体に有効なパルスが印加される時間
は、図７から明らかなように、選択信号の１／４である
ので、最短の第１サブフレームでは１μｓｅｃの間に強
誘電体が応答しなければならない。そのためには、２０
０ＭＶ／ｍの電場が必要である。
を４つのサブフレームに分割し、それぞれのサブフレー
ムの持続時間２ｍｓｅｃ、１６ｍｓｅｃ、４ｍｓｅｃ、
８ｍｓｅｃと変化せしめたものである。ただし、駆動は
デューティー比１／５００とし、したがって、選択信号
の幅は第１サブフレームが４μｓｅｃ、第２サブフレー
ムが３２μｓｅｃ、第３サブフレームが８μｓｅｃ、第
４サブフレームが１６μｓｅｃである。４パルス法で
は、実際に強誘電体に有効なパルスが印加される時間
は、図７から明らかなように、選択信号の１／４である
ので、最短の第１サブフレームでは１μｓｅｃの間に強
誘電体が応答しなければならない。そのためには、２０
０ＭＶ／ｍの電場が必要である。
【００５１】しかし、実施例１の方式では、選択時に２
００ＭＶ／ｍもの電場が印加されると、非選択時におい
ても１００ＭＶ／ｍの電場が印加されて、せっかく書き
込んだ強誘電体のメモリーが同じサブフレーム時間内に
反転してしまった。また、このように高い電場が絶えず
印加されていることは、強誘電体の劣化を促進するの
で、信頼性の面からも問題であった。
００ＭＶ／ｍもの電場が印加されると、非選択時におい
ても１００ＭＶ／ｍの電場が印加されて、せっかく書き
込んだ強誘電体のメモリーが同じサブフレーム時間内に
反転してしまった。また、このように高い電場が絶えず
印加されていることは、強誘電体の劣化を促進するの
で、信頼性の面からも問題であった。
【００５２】しかし、本実施例では、非選択時の電場は
１／４の５０ＭＶ／ｍであるので、強誘電体の劣化は著
しく抑制され、また、交流であるので、せっかく書き込
まれた情報が反転してしまうこともなかった。
１／４の５０ＭＶ／ｍであるので、強誘電体の劣化は著
しく抑制され、また、交流であるので、せっかく書き込
まれた情報が反転してしまうこともなかった。
【００５３】図８では、第１、第２サブフレームではＯ
Ｎ、第３、第４サブフレームではＯＦＦとなる様子を示
しており、０から１５までの１６段の階調表示のうち、
９（＝１＋８）段目の表示が得られていることが示され
ている。
Ｎ、第３、第４サブフレームではＯＦＦとなる様子を示
しており、０から１５までの１６段の階調表示のうち、
９（＝１＋８）段目の表示が得られていることが示され
ている。
【００５４】本実施例で示した方式は大規模マトリクス
で威力を発揮するが、図８からも明らかなように、非常
に複雑なパルス信号を発生することが要求され、また、
その周波数も高いので、実施例１に比べて、駆動回路の
構成が複雑で、消費電力も大きくなる。
で威力を発揮するが、図８からも明らかなように、非常
に複雑なパルス信号を発生することが要求され、また、
その周波数も高いので、実施例１に比べて、駆動回路の
構成が複雑で、消費電力も大きくなる。
【００５５】
【発明の効果】本発明によって、安定してコントラスト
が高く、また階調表示能力に優れたディスプレーを提供
することが出来た。本発明は、アクティブマトリクス型
のディスプレーのような複雑な作製プロセスを必要とせ
ずに安価に作製できることが特徴であるが、画像表示能
力は、ＴＦＴ型のディスプレーを凌ぐものである。
が高く、また階調表示能力に優れたディスプレーを提供
することが出来た。本発明は、アクティブマトリクス型
のディスプレーのような複雑な作製プロセスを必要とせ
ずに安価に作製できることが特徴であるが、画像表示能
力は、ＴＦＴ型のディスプレーを凌ぐものである。
【００５６】特に、本発明では、階調表示をおこなう際
に、１フレームを複数の持続時間の異なるサブフレーム
に分割し、サブフレームの組合せによっておこなった。
この方法によって、実施例に示したように１６階調の表
示を達成することができた。すなわち、本発明では、個
々の画素の電圧が極めて時間的に安定に保たれるからで
ある。このことは、本発明がちらつきが極めて少なく、
したがって、フリッカーのほとんどない優れたディスプ
レーであることの証でもある。
に、１フレームを複数の持続時間の異なるサブフレーム
に分割し、サブフレームの組合せによっておこなった。
この方法によって、実施例に示したように１６階調の表
示を達成することができた。すなわち、本発明では、個
々の画素の電圧が極めて時間的に安定に保たれるからで
ある。このことは、本発明がちらつきが極めて少なく、
したがって、フリッカーのほとんどない優れたディスプ
レーであることの証でもある。
【００５７】同じような方式の階調表示をＴＦＴ型のデ
ィスプレーで達成することは非常に難しい。すなわち、
ＴＦＴ型（あるいは他のアクティブマトリクス型）ディ
スプレーでは、画素の電圧を安定に維持することが困難
であり、また、その維持能力にも大きなばらつきがある
からである。したがって、通常は、アナログ的な階調表
示をおこなわなければならなかったが、アナログ的な手
法ではせいぜい１６階調どまりであった。
ィスプレーで達成することは非常に難しい。すなわち、
ＴＦＴ型（あるいは他のアクティブマトリクス型）ディ
スプレーでは、画素の電圧を安定に維持することが困難
であり、また、その維持能力にも大きなばらつきがある
からである。したがって、通常は、アナログ的な階調表
示をおこなわなければならなかったが、アナログ的な手
法ではせいぜい１６階調どまりであった。
【００５８】本実施例では１６階調の表示の例を示した
が、より高い階調表示（例えば６４階調）をおこなうこ
とが可能であることは明らかであろう。さらに、本発明
と公知の面積階調法を併用することによって、より高い
階調表示をおこなうことも可能であり、また、現実的で
ある。例えば、データ側の配線を１画素あたり２本と
し、その面積比を１：２とすることによって、さらに４
倍の階調表示能力を付与することができる。この場合に
はデューティー比は何ら影響を受けない。すなわち、本
実施例に示した１６階調を６４階調とすることができ
る。以上に示したように、本発明はディスプレーの進歩
に対し大いなる貢献をし、その産業的な価値は大なるも
のである。
が、より高い階調表示（例えば６４階調）をおこなうこ
とが可能であることは明らかであろう。さらに、本発明
と公知の面積階調法を併用することによって、より高い
階調表示をおこなうことも可能であり、また、現実的で
ある。例えば、データ側の配線を１画素あたり２本と
し、その面積比を１：２とすることによって、さらに４
倍の階調表示能力を付与することができる。この場合に
はデューティー比は何ら影響を受けない。すなわち、本
実施例に示した１６階調を６４階調とすることができ
る。以上に示したように、本発明はディスプレーの進歩
に対し大いなる貢献をし、その産業的な価値は大なるも
のである。
【図１】本発明に使用する液晶マトリクスの単位画素の
等価回路および使用する有機強誘電体の特性を示す。
等価回路および使用する有機強誘電体の特性を示す。
【図２】単純マトリクスにおける一般的な表示方法の例
を示す。
を示す。
【図３】本発明における階調表示方法の例を示す。
【図４】本発明に使用する液晶表示装置の断面図を示
す。
す。
【図５】本発明に使用する液晶表示装置の断面図および
上面図を示す。
上面図を示す。
【図６】実施例１における階調表示方法の例を示す。
【図７】実施例２における階調表示方法の例を示す。
【図８】実施例２における階調表示方法の例を示す。
１、２ 絶縁基板 ３、６ 下地酸化膜 ４ データ側電極 ５ 配向膜 ７ 共通電極 ８ 有機強誘電体膜 ９ スペーサー １０ 強誘電性（もしくは反強誘電性）液晶 １１、１２ 絶縁基板 １３ データ側電極 １４ 配向膜 １５ 画素電極 １６ 強誘電性（もしくは反強誘電性）液晶 １７ 共通電極 １８ スペーサー １９ 強誘電性（もしくは反強誘電性）液晶 ２０ 強誘電体セル部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−59322（ＪＰ，Ａ) 特開 平１−61180（ＪＰ，Ａ)
Claims (5)
- 【請求項１】 第１の画素電極と、 第１の画素電極の全面を覆って設けられた強誘電体と、 前記強誘電体を介して前記第１の画素電極と重なる線状
の配線と、 前記第１の画素電極と重なるストライプ状の第２の画素
電極と、 前記第１の画素電極と前記第２の画素電極の間で前記強
誘電体と重なる強誘電性液晶または反強誘電性液晶と、 を有し、 前記液晶の厚さをｄ1、前記第１の画素電極と前記第２
の画素電極が重なる部分の面積をＳ1、前記第１の画素
電極と前記線状の配線が重なる部分の面積をＳ2、前記
液晶材料の誘電率をε1、前記強誘電体の自発分極の大
きさをＰSとするとき、 ＰSＳ2ｄ1／ε1Ｓ1＜１００ を満たす液晶表示装置であって、 前記強誘電性液晶または反強誘電性液晶を駆動する１フ
レームにおいて、前記線状の配線および前記第２の画素
電極には、４つの連続するパルスを単位とする交流のパ
ルス信号が印加され、 前記線状の配線に印加される前記単位となるパルス信号
は、非選択状態では、１番目と４番目のパルスは波高が
電圧Ｖ 0 で、２番目と３番目のパルスは波高が電圧−Ｖ 0
であるパルス信号であり、選択状態では、前記非選択状
態のパルス信号と逆相であって、かつ波高が２倍のパル
ス信号であり、 前記第２の画素電極に印加される前記単位となるパルス
信号は、ＯＮ状態では、選択状態で前記線状の配線に印
加されるパルス信号と同じパルス信号であり、ＯＦＦ状
態では、１番目と２番目のパルスはＯＮ状態と同じで、
３番目と４番目のパルスは波高が零であるパルス信号で
あり、 前記１フレームをＮ（Ｎは２以上の整数）個の持続時間
の異なるサブフレームに分割し、前記線状の配線をＮ回
選択状態とする ことを特徴とする液晶表示装置。 - 【請求項２】 請求項１において、前記強誘電体の厚さ
をｄ2とするとき、ｄ2＜＜ｄ1であることを特徴とする
液晶表示装置。 - 【請求項３】 請求項１または２において、前記強誘電
体は強誘電性ポリマーでなることを特徴とする液晶表示
装置。 - 【請求項４】 請求項１または２において、前記強誘電
体はチタン酸バリウム、又はＰＺＴでなることを特徴と
する液晶表示装置。 - 【請求項５】 請求項４において、前記強誘電体の厚さ
は３００nm以上であることを特徴とする液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21832592A JP3173745B2 (ja) | 1992-07-24 | 1992-07-24 | 液晶表示装置 |
| US08/095,767 US5473449A (en) | 1992-07-24 | 1993-07-23 | Liquid crystal display with a ferroelectric film control layer |
| CN93116856A CN1043083C (zh) | 1992-07-24 | 1993-07-24 | 光电器件以及驱动该光电器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21832592A JP3173745B2 (ja) | 1992-07-24 | 1992-07-24 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0643429A JPH0643429A (ja) | 1994-02-18 |
| JP3173745B2 true JP3173745B2 (ja) | 2001-06-04 |
Family
ID=16718085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21832592A Expired - Fee Related JP3173745B2 (ja) | 1992-07-24 | 1992-07-24 | 液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5473449A (ja) |
| JP (1) | JP3173745B2 (ja) |
| CN (1) | CN1043083C (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0626609B1 (de) * | 1993-05-19 | 1998-07-08 | Rolic AG | Verfahren und Vorrichtung zur Ansteuerung von Flüssigkristallanzeigezellen |
| US7227603B1 (en) | 1993-07-22 | 2007-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal electro-optical apparatus and method of manufacturing the same |
| US5594569A (en) * | 1993-07-22 | 1997-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal electro-optical apparatus and method of manufacturing the same |
| JPH07191304A (ja) * | 1993-12-25 | 1995-07-28 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| JP2902290B2 (ja) * | 1994-01-11 | 1999-06-07 | キヤノン株式会社 | 表示制御システム |
| CN1107301C (zh) * | 1994-08-23 | 2003-04-30 | 旭硝子株式会社 | 液晶显示器的驱动方法 |
| JPH08201814A (ja) * | 1995-01-24 | 1996-08-09 | Toppan Printing Co Ltd | 反強誘電性液晶を用いた液晶パネル体及びその製造方法 |
| US5986724A (en) * | 1996-03-01 | 1999-11-16 | Kabushiki Kaisha Toshiba | Liquid crystal display with liquid crystal layer and ferroelectric layer connected to drain of TFT |
| JP3390633B2 (ja) | 1997-07-14 | 2003-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7202497B2 (en) * | 1997-11-27 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4014710B2 (ja) | 1997-11-28 | 2007-11-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US6949880B1 (en) * | 1999-12-17 | 2005-09-27 | Osram Opto Semiconductors Gmbh | Encapsulation for organic LED device |
| US7385579B2 (en) * | 2000-09-29 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| KR100501622B1 (ko) * | 2001-07-03 | 2005-07-18 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치의 구동 방법, 구동 회로, 전기 광학 장치및 전자기기 |
| KR100927608B1 (ko) * | 2003-10-09 | 2009-11-23 | 삼성에스디아이 주식회사 | 영상표시장치에 있어서 휘도제어방법 및 장치 |
| US7764337B2 (en) * | 2004-10-28 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd | Liquid crystal display device and electronic device |
| JP2008292851A (ja) * | 2007-05-25 | 2008-12-04 | Nano Loa Inc | 液晶デバイスおよび液晶デバイスの駆動方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2037676B2 (de) * | 1970-07-29 | 1973-04-12 | Siemens AG, 1000 Berlin u. 8000 München | Anzeigeschirm mit einer fluessigkeristallschicht sowie verfahren zu dessen herstellung |
| JPS54155795A (en) * | 1978-05-30 | 1979-12-08 | Seiko Instr & Electronics Ltd | Electro-optical display unit |
| JPS62159124A (ja) * | 1986-01-07 | 1987-07-15 | Semiconductor Energy Lab Co Ltd | 液晶装置 |
| JPH07120143B2 (ja) * | 1986-06-04 | 1995-12-20 | キヤノン株式会社 | 表示パネルの情報読出し法及び表示パネルの情報読出し装置 |
| JPH04340931A (ja) * | 1991-05-17 | 1992-11-27 | Seiko Epson Corp | アクティブデバイス |
| JP2794502B2 (ja) * | 1991-06-17 | 1998-09-10 | 株式会社半導体エネルギー研究所 | 液晶電気光学装置 |
-
1992
- 1992-07-24 JP JP21832592A patent/JP3173745B2/ja not_active Expired - Fee Related
-
1993
- 1993-07-23 US US08/095,767 patent/US5473449A/en not_active Expired - Fee Related
- 1993-07-24 CN CN93116856A patent/CN1043083C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1043083C (zh) | 1999-04-21 |
| US5473449A (en) | 1995-12-05 |
| JPH0643429A (ja) | 1994-02-18 |
| CN1084286A (zh) | 1994-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3173745B2 (ja) | 液晶表示装置 | |
| KR100272147B1 (ko) | 액정표시장치및그구동방법 | |
| US5541747A (en) | Electro-optical device utilizing a liquid crystal having a spontaneous polarization | |
| US6069600A (en) | Active matrix type liquid crystal display | |
| JPH10197894A (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| KR930016811A (ko) | 액정표시장치 및 그의 구동방법 | |
| US5856815A (en) | Method of driving surface-stabilized ferroelectric liquid crystal display element for increasing the number of gray scales | |
| US5124820A (en) | Liquid crystal apparatus | |
| EP0526076B1 (en) | Active matrix liquid crystal display apparatus | |
| JPH0618854A (ja) | 表示装置 | |
| JP3361040B2 (ja) | 液晶表示素子 | |
| JPH0954299A (ja) | 液晶表示装置 | |
| US5719590A (en) | Method for driving an active matrix substrate | |
| KR100324439B1 (ko) | 강유전성 액정재료에서의 이온성 메모리 영향의 감소 | |
| US6573879B2 (en) | Plasma-addressed liquid crystal display device | |
| JP3302752B2 (ja) | 反強誘電性液晶パネルの駆動方法 | |
| JP3441096B2 (ja) | 反強誘電性液晶パネル | |
| JP2542851B2 (ja) | 光学変調素子 | |
| JPH0414766B2 (ja) | ||
| JPH0412458B2 (ja) | ||
| JP3276417B2 (ja) | 強誘電性液晶表示素子の駆動方法 | |
| JP3254731B2 (ja) | 液晶パネルの駆動方法 | |
| JP3557488B2 (ja) | 液晶表示素子の駆動方法 | |
| JP3402471B2 (ja) | アクティブマトリクス型表示装置の表示方法 | |
| JP2001091975A (ja) | 液晶表示素子及び液晶表示素子の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080330 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |