JP3168020U - 直通シリコン貫通孔連接構造 - Google Patents

直通シリコン貫通孔連接構造 Download PDF

Info

Publication number
JP3168020U
JP3168020U JP2011001294U JP2011001294U JP3168020U JP 3168020 U JP3168020 U JP 3168020U JP 2011001294 U JP2011001294 U JP 2011001294U JP 2011001294 U JP2011001294 U JP 2011001294U JP 3168020 U JP3168020 U JP 3168020U
Authority
JP
Japan
Prior art keywords
hole
chip
conductive paste
circuit layout
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011001294U
Other languages
English (en)
Inventor
頼東昇
▲きょ▼澤明
Original Assignee
茂邦電子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 茂邦電子有限公司 filed Critical 茂邦電子有限公司
Application granted granted Critical
Publication of JP3168020U publication Critical patent/JP3168020U/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】貫通孔と導電ペーストを利用して、チップの両面にある回路レイアウト領域を導通でき、容易に作製でき、そして、製造コストを節約できる効果が得られる直通シリコン貫通孔連接構造を提供する。【解決手段】両面にそれぞれ、回路レイアウト領域が設けられ、また、複数の回路レイアウト領域に貫通して、直径が１００ｕｍ以内の貫通孔が形成されるチップと、それぞれが、各貫通孔に充填され、チップの両面にある回路レイアウト領域が導通される導電ペーストと、が含有される。【選択図】図１

Description

本考案は、直通シリコン貫通孔連接構造に関し、特に、貫通孔と導電ペーストを利用して、チップの両面にある回路レイアウト領域を導通でき、容易に作製でき、そして、製造コストを節約できるものに関する。
一般の従来の半導体プロセスにおいて、チップに、複数の貫通穴が設置され、また、貫通穴に、導電層が設置され、これにより、チップの両表面が、導通され、既存の一般方法として、ツールで、チップに、複数の貫通穴をドリルした後、各貫通穴の内壁面に、化学蒸着（ＣＶＤ）や物理蒸着（ＰＶＤ）或いは電気鍍金や非電気鍍金により、導電層が形成されて、チップの両表面を導通する効果が実現される。
しかしながら、従来のプロセスによれば、チップに穴を開けてから、各貫通穴の内壁面に、化学蒸着（ＣＶＤ）や物理蒸着（ＰＶＤ）或いは電気鍍金や非電気鍍金により、導電層が形成されるため、不但製造工程が複雑になるだけでなく、成本が高くなるため、従来のプロセスは、実用的とは言えない。
本考案者は、上記欠点を解消するため、慎重に研究し、また、学理を活用して、有効に上記欠点を解消でき、設計が合理である本考案を提案する。
本考案の主な目的は、貫通孔と導電ペーストを利用して、チップ両面にある回路レイアウト領域を導通して、製造が容易で、コストを節約できる直通シリコン貫通孔連接構造を提供する。
本考案は、上記目的を達成するための直通シリコン貫通孔連接構造であり、両面にそれぞれ、回路レイアウト領域が設けられ、また、複数の回路レイアウト領域に貫通して、直径が１００ｕｍ以内の貫通孔が形成されるチップと、それぞれが、各貫通孔に充填され、チップの両面にある回路レイアウト領域が導通される導電ペーストと、が含有される。
本考案の一実施例において、上記チップは、シリコンウェハである。
本考案の一実施例において、上記チップは、サファイヤ材質からなる。
本考案の一実施例において、各貫通孔の内縁に、リング状に導電層が設置される。
本考案の一実施例において、上記導電ペーストは、容器に格納される。
本考案の一実施例において、上記導電ペーストは、容器に格納され、各貫通孔に充填された後、へらで、チップの両面を平らにする。
本考案の一実施例において、上記チップの一面には、更に、対応する印刷ダイが設置され、上記印刷ダイには、それぞれ、各貫通孔に対応する貫通穴が形成され、導電ペーストが、印刷ダイの貫通穴を利用してへらに合わせて各貫通孔に充填される。
以下、図面を参照しながら、本考案の特徴や技術内容について、詳しく説明するが、それらの図面等は、参考や説明のためであり、本考案は、それによって制限されることが無い。
本考案の外観概念図 本考案の断面概念図 本考案の第１実施状態概念図 本考案の第１実施状態概念図 本考案の第２実施状態概念図 本考案の第２実施状態概念図
図１と図２は、それぞれ、本考案の外観概念図と本考案の断面概念図である。図のように、本考案は、直通シリコン貫通孔連接構造であり、少なくとも、チップ１と導電ペースト２とから構成される。
上記のチップ１は、両面に、それぞれ、回路レイアウト領域１１、１２が設けられ、上記チップ１には、複数の、回路レイアウト領域１１、１２のに貫通して直径が、１００ｕｍ以内の貫通孔１３が形成され、上記チップ１は、シリコンウェハやサファイヤ材質であり、各貫通孔１３の内縁において、リング状に、導電層１３１が設置される（必要応じて導電層１３１を設置しなくても良い）。
上記導電ペースト２は、それぞれ、各貫通孔１３に充填されて、チップ１の両面にある回路レイアウト領域１１、１２が導通される。このように、上記の構造により、新規の直通シリコン貫通孔連接構造が構成される。
図３と図４は、本考案の第１実施状態概念図である。図のように、本考案によれば、上記導電ペースト２は、容器３に格納され、上記容器３を押し圧して、直接に、導電ペースト２が、各貫通孔１３に充填されることにより、チップ１の両面にある回路レイアウト領域１１、１２が導通され、また、上記導電ペースト２が充填された後、余計にペーストが各貫通孔１３の表面に溢れ、この時、へら４をチップ１の一面（或いは両面）に往復移動させて、導電ペースト２を平らにすることができる。
図５と図６は、本考案の第２実施状態概念図である。図のように、本考案によれば、更に、上記チップ１の一面において、対応する印刷ダイ５が設置され、上記印刷ダイ５には、それぞれ、各貫通孔１３に対応する貫通穴５１が形成され、容器３内の導電ペースト２が、直接に、印刷ダイ５上に押し出された後、へら４を印刷ダイ５に往復移動させることにより、導電ペースト２は、印刷ダイ５の貫通穴５１とへら４とを利用して、各貫通孔１３に充填され、その後、上記印刷ダイ５をチップ１の一面から離させ、これにより、チップ１両面にある回路レイアウト領域１１、１２が導通される。
以上のように、本考案に係る直通シリコン貫通孔連接構造は、有効に従来の諸欠点を解消でき、貫通孔と導電ペーストを利用して、チップで、チップ両面にある回路レイアウト領域を導通でき、そのため、容易に作製でき、そして、製造コストを節約できる効果が得られ、そのため、本考案は、より進歩的かつより実用的で、法に従って実用新案登録請求を出願する。
以上は、ただ、本考案のより良い実施例であり、本考案は、それによって制限されることが無く、本考案に係わる考案登録請求の範囲や明細書の内容に基づいて行った等価の変更や修正は、全てが、本考案の考案登録請求の範囲内に含まれる。
１ チップ
１１、１２ 回路レイアウト領域
１３ 貫通孔
１３１ 導電層
２ 導電ペースト
３ 容器
４ へら
５ 印刷ダイ
５１ 貫通穴

Claims (7)

  1. 両面にそれぞれ、回路レイアウト領域が設けられ、また、複数の回路レイアウト領域に貫通して、直径が１００ｕｍ以内の貫通孔が形成されるチップと、
    それぞれが、各貫通孔に充填され、チップの両面にある回路レイアウト領域が導通される導電ペーストと、
    が含有されることを特徴とする直通シリコン貫通孔連接構造。
  2. 上記チップは、シリコンウェハであることを特徴とする請求項１に記載の直通シリコン貫通孔連接構造。
  3. 上記チップは、サファイヤ材質からなることを特徴とする請求項１に記載の直通シリコン貫通孔連接構造。
  4. 各貫通孔の内縁に、リング状に導電層が設置されることを特徴とする請求項１に記載の直通シリコン貫通孔連接構造。
  5. 上記導電ペーストは、容器に格納されていることを特徴とする請求項１に記載の直通シリコン貫通孔連接構造。
  6. 上記導電ペーストは、容器に格納されていて、各貫通孔に充填された後、へらで、チップの両面を平らにすることを特徴とする請求項１に記載の直通シリコン貫通孔連接構造。
  7. 上記チップの一面には、更に、対応して印刷ダイが設置され、上記印刷ダイには、それぞれ、各貫通孔に対応する貫通穴が形成され、導電ペーストが、印刷ダイの貫通穴を利用してへらに合わせて各貫通孔に充填されることを特徴とする請求項１に記載の直通シリコン貫通孔連接構造。
JP2011001294U 2010-05-27 2011-03-10 直通シリコン貫通孔連接構造 Expired - Fee Related JP3168020U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099210033U TWM400659U (en) 2010-05-27 2010-05-27 Connection structure with silicon through holes
TW099210033 2010-05-27

Publications (1)

Publication Number Publication Date
JP3168020U true JP3168020U (ja) 2011-05-26

Family

ID=45021419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011001294U Expired - Fee Related JP3168020U (ja) 2010-05-27 2011-03-10 直通シリコン貫通孔連接構造

Country Status (3)

Country Link
US (1) US20110291291A1 (ja)
JP (1) JP3168020U (ja)
TW (1) TWM400659U (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
JP2004128063A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7772116B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects

Also Published As

Publication number Publication date
TWM400659U (en) 2011-03-21
US20110291291A1 (en) 2011-12-01

Similar Documents

Publication Publication Date Title
JP2009164481A5 (ja)
JP2012109297A5 (ja)
JP2013229542A5 (ja)
TWI515930B (zh) 發光二極體次基板、發光二極體封裝及其製造方法
JP2009194322A5 (ja)
JP2012009847A5 (ja)
SG165232A1 (en) Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
SG168467A1 (en) Semiconductor device and method of mounting die with tsv in cavity of substrate for electrical interconnect of fi-pop
SG170693A1 (en) Semiconductor package and method of mounting semiconductor die to opposite sides of tsv substrate
JP2013004881A5 (ja)
JP2011061116A5 (ja)
SG165235A1 (en) Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
JP2013538467A5 (ja)
JP2008533700A5 (ja)
WO2011056309A3 (en) Microelectronic package and method of manufacturing same
JP2015070007A5 (ja)
TW200713524A (en) Bumpless chip package and fabricating process thereof
JP2013247293A5 (ja)
JP2009105311A5 (ja)
CN105405775A (zh) 封装结构的制法
JP2014139979A5 (ja)
JP2010219513A5 (ja)
JP3168020U (ja) 直通シリコン貫通孔連接構造
WO2010116698A3 (en) Method of manufacturing semiconductor chip
TWI456723B (zh) 積體電路裝置及其製備方法

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R323113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees