JP3167804B2 - 計時装置及びそれを利用する座標入力装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は計時装置、特にクロック
周波数より高分解に計時する計時装置及びそれを利用し
た座標入力装置に関するものである。

【０００２】

【従来の技術】従来、クロックを計数して時間を計測す
る装置は、種々の機器に利用されている。

【０００３】たとえば、手書きの文字や図形などをコン
ピュータ等の情報処理装置に入力する装置として、各種
の入力ペンおよびタブレットなどを用いた座標入力装置
が知られている。この種の装置では入力された文字、図
形などからなる画像情報はＣＲＴディスプレイなどの表
示装置やプリンタなどの記録装置に出力される。

【０００４】また、この種の装置として、振動を発する
振動ペンからタブレットに伝達される超音波振動を振動
伝達板に入力し、入力点から振動伝達板所定部位に設け
られた振動センサにより検出し、各センサへの振動伝達
時間により入力点の座標を同定する構成が知られてい
る。

【０００５】図１５は従来の超音波振動方式の座標入力
装置の構造を示している。

【０００６】図示のように、入力タブレットは、周辺部
を反射防止用の防振材７により囲まれた振動伝達板８に
よって構成される。振動伝達板８の角部には複数の（こ
こでは３個）の圧電素子などからなる振動センサ６が設
けられている。

【０００７】一方、タブレットに振動入力を行なう振動
ペン３は、圧電素子等の振動子４と振動子４の振動を振
動伝達板８に入力するためのホーン部５を有する。

【０００８】振動ペン３は後述の座標検出処理に同期し
て振動子駆動回路２により駆動される。

【０００９】振動ペン３により振動伝達板８の所望位置
に振動入力を行なうと、この振動は振動伝達板８上を距
離に応じた伝達時間を費やして各センサ６に入力され
る。

【００１０】この場合、センサと入力点の距離は、振動
伝達板固有の振動伝達速度と、伝達時間の積により求め
る事ができる。

【００１１】振動センサ６の出力は、前置増幅器９〜１
１、振動波形検出回路１２〜１４及びラッチ回路１５’
〜１７’による３系統の処理回路に入力され、振動伝達
時間が検出される。

【００１２】３系統の処理回路は全く同一の構成を有し
ている。ここで最下段の回路について説明する。

【００１３】振動センサ６の出力は前置増幅器９におい
て所定のゲインで増幅された後、振動波形検出回路１３
に入力される。波形検出回路１２は主として検出信号の
エンベロープを検出し、それが所定のレベルを越える事
で振動のセンサへの入力を検出する。

【００１４】波形検出回路１２の検出信号は、ラッチ回
路１５’に入力され、ラッチ回路１５’は検出信号の入
力タイミングで、あらかじめ振動ペン３による振動入力
に同期してスタートされていた計時カウンタ１８の出力
データを取り込む。

【００１５】したがって、各々の振動センサ６の後段に
接続された回路１５’〜１７’には、入力振動が各セン
サに入力されるまでの振動伝達時間データが格納され
る。

【００１６】前記のように、入力点と振動センサの距離
は、振動の振動伝達板８中での伝達速度と時間により求
められるが、振動の伝達速度は一定の定数であるから、
各ラッチ回路１５’〜１７’にラッチされたデータその
まま距離情報と考えることも出来る。振動入力点と各セ
ンサの距離ｄは、 ｄ＝ｖ＊ｔ （１′） ここで、ｖは振動伝達板中の振動伝達速度，ｔは振動伝
達時間である。

【００１７】各ラッチ回路１５’〜１７’にラッチされ
た時間ないし距離の情報はマイクロプロセッサなどによ
り構成された制御装置１に入力され、振動伝達板８上に
設定された座標系上の座標情報に変換される。直交座標
系を用いる場合には、ラッチされたセンサと入力点の直
線距離に対応した情報を三平方の定理などに基づき演算
処理することにより座標情報を算出できる。

【００１８】上記のような構成において、座標検出の分
解能は（１）式から振動伝達速度ｖとかんうたの計時量
子化量（以下、単位計測時間と呼ぶ）、すなわち、分解
能ΔｄはΔｔをカウンタクロック１周期とすると、 Δｄ＝ｖ＊Δｔ （２′） と示される。

【００１９】ここで、たとえば振動伝達板に厚さ１．３
［mm］のガラスを使用し、振動ペンの振動周波数を５０
０［ＫHz］とした場合、振動伝達速度ｖは概ね２０００
［ｍ／ｓ］程度であり、（２）式から０．１［mm］の距
離分解能を得るにはカウンタクロックの周波数を２０
［ＭHz］にすれば良いことがわかる。

【００２０】このような構成において、分解能を更に向
上させるには、カウンタクロックの周波数を増加させて
単位計測時間を短くすれば良いのであるが、そのために
はカウンタ，ラッチ回路，クロック発生回路等をより高
速なものにする必要があった。

【００２１】しかし高速な素子はコストも高く、また高
速に動作させることで消費電力も増大するという問題が
あり、これに対して特開昭６３−３１８６２２号公報に
振動検出タイミング信号を単位計測時間より短い時間遅
延させて単位計測時間よりも短い時間を計測し、より高
い座標検出分解能を得る手段が提案されている。

【００２２】

【発明が解決しようとする課題】上記従来の技術によれ
ば、複数の下位１ビット出力をラッチするラッチ回路を
設け、各ラッチ回路のラッチタイミング信号を遅延素子
を用い、ある一定時間遅延させることで、単位計測時間
より短い時間計測を行っている。

【００２３】例えば、１０［ＭHz］単位計測時間１００
［ｎｓｅｃ］のカウンタを用いて、２５［ｎｓｅｃ］の
遅延時間を持つ遅延素子を用いた場合、４個の１ビット
ラッチが必要になり、より高分解能を得るためには、回
路規模の増大が見込まれる事になる。

【００２４】また、計時カウンタとラッチ回路との間
に、回路遅延の差が生じた場合、つまりカウンタがカウ
ントアップしていないにも関わらず、ディレイラッチ
が、回路遅延などにより次のカウント周期になった場
合、最大単位計測時間の誤差が生じることになる。

【００２５】本発明は、この問題点に鑑み、回路規模の
増大を押え、更には回路遅延による誤差の発生を防いだ
高分解能の計時装置及びそれを利用した座標入力装置を
提供することを目的とする。

【００２６】

【課題を解決するための手段】上記目的を達成するため
に本発明の計時装置は次のような構成からなる。

【００２７】クロック信号を発生するクロック発生手段
と、前記クロック信号を該クロックの周期より短い遅延
時間遅らせた遅延信号を出力する遅延手段と、計時を終
了させる信号を発生する終了信号発生手段と、該終了信
号発生直後までの前記クロック信号数をカウントするカ
ウンタ手段と、前記終了信号に従って前記遅延手段によ
る出力信号をラッチするラッチ手段と、該ラッチ手段に
よりラッチされた信号を、略前記遅延時間に相当する値
を単位として前記カウンタ手段によるクロック数の下位
に相当する値としてデコードするデコード手段とを備え
る。

【００２８】また、上記目的を達成するために本発明の
座標入力装置は次のような構成からなる。

【００２９】振動伝達板における振動の伝達遅延時間を
測定して振動源の座標位置を算出し、得られた座標を入
力する座標入力装置であって、あらかじめ前記振動伝達
板における伝播速度の知られた振動を発生する振動発生
手段と、クロック信号を発生するクロック発生手段と、
前記クロック信号を該クロックの周期より短い遅延時間
遅らせた遅延信号を出力する遅延手段と、計時を終了さ
せる信号を発生する終了信号発生手段と、前記振動発生
手段により振動を発生してから前記終了信号発生直後ま
での前記クロック信号数をカウントするカウンタ手段
と、前記終了信号に従って前記遅延手段による出力信号
をラッチするラッチ手段と、該ラッチ手段によりラッチ
された信号を、略前記遅延時間に相当する値を単位とし
て前記カウンタ手段によるクロック数の下位に相当する
値としてデコードするデコード手段と、該デコード手段
によりデコードされた値と前記振動の伝播速度とを基に
座標位置を算出する手段とを備える。

【００３０】

【作用】上記構成により、クロックを、その周期よりも
短い単位遅延時間で遅延させた信号を発生させ、終了信
号発生までのクロック数をカウントするとともに、終了
信号発生時における遅延したクロックをラッチし、その
値をデコードして単位遅延時間ごとの遅延時間を得る。

【００３１】

【実施例】本発明の実施例として、超音波振動を利用し
た座標入力装置を説明する。

【００３２】図１は本実施例に於ける座標入力装置の構
造を示している。図中、１は装置全体を制御すると共
に、座標位置を算出する演算制御回路である。２は振動
子駆動回路であって、振動ペン３内のペン先を振動させ
るものである。８はアクリルやガラス板等、透明部材か
らなる振動伝達板であり、振動ペン３による座標入力
は、この振動伝達板８上をタッチすることで行う。また
実際には、図示に実線で示す符号Ａの領域（以下有効エ
リア）内を振動ペン３で指定する事でを行う。そして、
この振動伝達板８の外周には、反射した振動が中央部に
戻るのを防止（減少）さらるための防振材７が設けら
れ、その境界に圧電素子等、機械的振動を電気信号に変
換する振動センサ６ａ〜６ｄが固定されている。

【００３３】９は各振動センサ６ａ〜６ｄで振動を検出
した旨の信号を演算制御回路１に出力する信号波形検出
回路である。１１は液晶表示器等のドット単位の表示が
可能なディスプレイであり、振動伝達板の背後に配置し
ている。そしてディスプレイ駆動回路１０の駆動により
振動ペン３によりなぞられた位置にドットを表示し、そ
れを振動伝達板８（透明部材からなる）を透かしてみる
ことが可能になっている。

【００３４】４の駆動信号は演算制御回路１から低レベ
ルのパルス信号として供給され、振動子駆動回路２によ
って所定のゲインで増幅された後振動子４に印加され
る。

【００３５】電気的な駆動信号は振動子４によって機械
的な振動に変換され、ペン先５を介して振動伝達板８に
伝達される。

【００３６】ここで振動子４の振動周波数はガラスなど
の振動伝達板８に板波を発生する事が出来る値に選択さ
れる。また、振動子駆動の際、振動伝達板８に対して図
２の垂直方向に振動するモードが選択される。また、振
動子４の振動周波数をペン先５を含んだ共振周波数とす
る事で効率のよい振動変換が可能である。

【００３７】上記のようにして振動伝達板８に伝えられ
る弾性波は板波であり、表面波などに比して振動伝達板
の表面の傷、障害物等の影響を受けにくいという利点を
有する。

【００３８】＜演算制御回路の説明＞上述した構成に於
いて、演算制御回路１は所定周期毎（例えば５ｍｓ毎）
に振動子駆動回路２、振動ペン３内の振動子４を駆動さ
せる信号を出力すると共に、その内部タイマ（カウンタ
で構成されている）による計時を開始させる。そして、
振動ペン３より発生した振動は振動センサ６ａ〜６ｄ迄
の距離に応じて遅延して到達する。

【００３９】振動波形検出回路９は各振動センサ６ａ〜
６ｄからの信号を検出して、後述する波形検出処理によ
り各振動センサへの振動到達タイミングを示す信号を生
成するが、演算制御回路１は各センサ毎のこの信号を入
力し、各々の振動センサ６ａ〜６ｄまでの振動到達時間
の検出、そして振動ペンの座標位置を算出する。

【００４０】また演算制御回路１は、この算出された振
動ペン３の位置情報を基にディスプレイ駆動回路１０を
駆動して、ディスプレイ１１による表示を制御したり、
あるいはシリアル、パラレル通信によって外部機器に座
標出力を行なう（不図示）。

【００４１】図３は実施例の演算制御回路１の概略構成
を示すブロック図で、各構成要素及びその動作概略を以
下に説明する。

【００４２】図中、３１は演算制御回路１及び本座標入
力装置全体を制御するマイクロコンピユータであり、内
部カウンタ、操作手順を記憶したＲＯＭ、そして計算等
に使用するＲＡＭ、定数等を記憶する不揮発性メモリ等
によって構成されている。

【００４３】３３は後述の基準クロックを計時するタイ
マ（例えばカウンタなどにより構成されている）であっ
て、振動子駆動回路２に振動ペン３内の振動子４の駆動
を開始させるためのスタート信号を入力すると、その計
時を開始する。これによって、計時開始とセンサによる
振動検出の同期が取られ、センサ（６ａ〜６ｄ）により
振動が検出されるまでの遅延時間が測定できることにな
る。

【００４４】その他各構成要素となる回路は順を追って
説明する。

【００４５】信号波形検出回路９より出力される各振動
センサ６ａ〜６ｄよりの振動到達タイミング信号は、検
出信号入力ポート３５を介してラッチ回路３４ａ〜３４
ｄに入力される。

【００４６】ラッチ回路３４ａ〜３４ｄのそれぞれは、
各振動センサ６ａ〜６ｄに対応しており、対応するセン
サよりのタイミング信号を受信すると、その時のタイマ
３３の計時値をラッチする。こうして全ての検出信号の
受信がなされたことを判定回路３６が判定すると、マイ
クロコンピユータ３１にその旨の信号を出力する。

【００４７】マイクロコンピユータ３１がこの判定回路
３６からの信号を受信すると、ラッチ回路３４ａ〜３４
ｄから各々の振動センサまでの振動到達時間をラッチ回
路より読み取り、所定の計算を行なって、振動伝達板８
上の振動ペン３の座標位置を算出する。

【００４８】そして、Ｉ／Ｏポート３７を介してディス
プレイ駆動回路１０に算出した座標位置情報を出力する
ことにより、例えばディスプレイ１１の対応する位置に
ドット等を表示することができる。あるいはＩ／Ｏポー
ト３７を介しインターフェース回路に、座標位置情報を
出力することによって、外部機器に座標値を出力するこ
とができる。

【００４９】＜振動伝播時間検出の説明（図４，図５）
＞以下、振動センサ３までの振動到達時間を計測する原
理に付いて説明する。

【００５０】図４は信号波形検出回路９に入力される検
出波形と、それに基づく振動伝達時間の計測処理を説明
するための図である。尚以下、振動センサ６ａの場合に
付いて説明するが、その他の振動センサ６ｂ，６ｃ，６
ｄについても全く同じである。

【００５１】振動センサ６ａへの振動伝達時間の計測
は、振動子駆動回路２へのスタート信号の出力と同時に
開始することは既に説明した。この時、振動子駆動回路
２から振動子４へは駆動信号４１が印加されている。こ
の信号４１によって、振動ペン３から振動伝達板８に伝
達された超音波振動は、振動センサ６ａまでの距離に応
じた時間ｔｇをかけて進行した後、振動センサ６ａで検
出される。図示の４２で示す信号は振動センサ６ａが検
出した信号波形を示している。

【００５２】この実施例で用いられている振動は板波で
あるため振動伝達板８内での伝播距離に対して検出波形
のエンベロープ４２１と位相４２２の関係は振動伝達中
に、その伝達距離に応じて変化する。ここでエンベロー
プ４２１の進む速度、即ち、群速度をＶｇ、そして位相
４２２の位相速度をＶｐとする。この群速度Ｖｇ及び位
相速度Ｖｐから振動ペン３と振動センサ６ａ間の距離を
検出することができる。

【００５３】まず、エンベロープ４２１にのみ着目する
と、その速度はＶｇであり、ある特定の波形上の点、例
えば変曲点や図示４３で示す信号のようにピークを検出
すると、振動ペン３及び振動センサ６ａの間の距離は、
その振動伝達時間をｔｇとして、 ｄ＝Ｖｇ・ｔｇ （１） で与えられる。この式は振動センサ６ａの一つに関する
ものであるが、同じ式により他の３つの振動センサ６ｂ
〜６ｄと振動ペン３の距離も同様にして表すことができ
る。

【００５４】更に、より高精細な座標決定をするため
に、位相信号の検出に基づく処理を行なう。

【００５５】位相波形信号４２の特定の検出点、例えば
振動印加から、ある所定の信号レベル４６後のゼロクロ
ス点までの時間をｔｐ４５（信号４７に対し所定幅の窓
信号４４を生成し、信号４２２と比較することで得る）
とすれば、振動センサと振動ペンの距離は、 ｄ＝ｎ・λｐ＋Ｖｐ・ｔｐ （２） となる。ここでλｐは弾性波の波長、ｎは整数である。
前記（１）式と（２）式から上記の整数ｎは、 ｎ＝［（Ｖｇ・ｔｇ−Ｖｐ・ｔｐ）／λｐ＋１／Ｎ］ （３） と表される。

【００５６】ここで、Ｎは“０”以外の実数であり、適
当な値を用いる。例えば、Ｎ＝２とすれば±１／２波長
以内のｔｇ等の変動であれば、ｎを決定することができ
る。上記のようにしてもとめたｎを（２）式に代入する
ことで、振動ペン３及び振動センサ６ａ間の距離を精度
良く測定することができる。上述した２つの振動伝達時
間ｔｇおよびｔｐの測定のため信号４３及び４５の生成
は、振動波形検出回路９により行われるが、この信号波
形検出回路９は図５に示すように構成される。

【００５７】図５は実施例の信号波形検出回路９の構成
を示すブロック図である。

【００５８】図５において、振動センサ６ａの出力信号
は、前置増幅回路５１により所定のレベルまで増幅され
る。増幅された信号は、帯域通過フィルタ５１１により
検出信号の余分な周波数成分が除かれ、例えば、絶対値
回路及び、低域通過フィルタ等により構成されるエンベ
ロープ検出回路５２に入力され、検出信号のエンベロー
プのみが取り出される。エンベロープピークのタイミン
グは、エンベロープピーク点検出回路５３によって検出
される。ピーク検出回路はモノマルチバイブレータ等か
ら構成されたｔｇ信号検出回路５４によって所定波形の
エンベロープ遅延時間検出信号である信号ｔｇ（図４信
号４３）が形成され、演算制御回路１に入力される。

【００５９】一方、５５は信号検出回路であり、エンベ
ロープ検出回路５２で検出されたエンベロープ信号４２
１中の所定レベルの閾値信号４６を越える部分のパルス
信号４７を形成する。５６は単安定マルチバイブレータ
であり、パルス信号４７の最初の立ち上がりでトリガさ
れた所定時間幅のゲート信号４４を開く。５７はｔｐコ
ンパレータであり、ゲート信号４４の開いている間の位
相信号４２２の最初の立ち上がりのゼロクロス点を検出
し、位相遅延時間信号ｔｐ４５が演算制御回路１に供給
されることになる。尚以上説明した回路は振動センサ６
ａに対するものであり、他の振動センサにも同じ回路が
設けられている。

【００６０】＜遅延時間補正の説明＞前記ラッチ回路に
よってラッチされた振動伝達時間は、遅延時間ｅｔおよ
び位相オフセット時間ｔｏｆｆを含んでいる。これらに
より生じる誤差は、振動ペン３から振動伝達板８、振動
センサ６ａ〜６ｄへと行なわれる振動伝達の際に必ず同
じ量が含まれる。

【００６１】そこで、例えば図６の原点Ｏの位置から、
例えば振動センサ６ａまでの距離をＲ１（＝Ｘ／２）と
し、原点Ｏにて振動ペン３で入力を行ない実測された原
点Ｏからセンサ６ａまでの実測の振動伝達時間をｔｇ
ｚ’，ｔｐｚ’、また原点Ｏからセンサまでの真の伝達
時間をｔｇｚ，ｔｐｚとすれば、これらは固有遅延時間
ｅｔおよび位相オフセットｔｏｆｆに関して、 ｔｇｚ’＝ｔｇｚ＋ｅｔ （４） ｔｐｚ’＝ｔｐｚ＋ｅｔ＋ｔｏｆｆ （５） の関係がある。

【００６２】一方、任意の入力点Ｐ点での実測値ｔ
ｇ’，ｔｐ’は同様に、 ｔｇ’＝ｔｇ＋ｅｔ （６） ｔｐ’＝ｔｐ＋ｅｔ＋ｔｏｆｆ （７） となる。この（４）（６），（５）（７）両者の差を求
めると、 ｔｇ’−ｔｇｚ’＝（ｔｇ＋ｅｔ）−（ｔｇｚ＋ｅｔ） ＝ｔｇ−ｔｇｚ （８） ｔｐ’−ｔｐｚ’ ＝（ｔｐ’＋ｅｔ＋ｔｏｆｆ）−（ｔｐｚ＋ｅｔ＋ｔｏｆｆ） ＝ｔｐ−ｔｐｚ （９） となり、各伝達時間に含まれる回路遅延時間ｅｔおよび
位相オフセットｔｏｆｆが除去され、原点Ｏの位置から
入力点Ｐの間のセンサ６ａ位置を起点とする距離に応じ
た真の伝達遅延時間の差を求めることができ、前記
（２）（３）式を用いればその距離差を求めることがで
きる。

【００６３】振動センサ６ａから原点Ｏまでの距離はあ
らかじめ不揮発性メモリ等に記憶してあり既知であるの
で、振動ペン３と振動センサ６ａ間の距離を決定でき
る。他のセンサ６ｂ〜６ｄについても同様に求めること
ができる。

【００６４】上記、原点Ｏにおける実測値ｔｇｚ’及び
ｔｐｚ’は出荷時に不揮発性メモリに記憶され、
（２），（３）式の計算の前に（８），（９）式が実行
され精度の高い測定ができる。

【００６５】＜座標位置算出の説明（図６）＞次に実際
に振動ペン３による振動伝達板８上の座標位置検出の原
理を説明する。

【００６６】今、振動伝達板８上の４辺の中点近傍に４
つの振動センサ６ａ〜６ｄを符号Ｓ１〜Ｓ４の位置に設
けると、先に説明した原理に基づいて、振動ペン３の位
置Ｐから各々の振動センサ６ａ〜６ｄの位置までの直線
距離ｄａ〜ｄｄを求めることができる。更に演算制御回
路１でこの直線距離ｄａ〜ｄｄに基づき、振動ペン３の
位置Ｐの座標（ｘ，ｙ）の３平方の定理から次式のよう
にして求めることができる。

【００６７】 ｘ＝（ｄａ＋ｄｂ）・（ｄａ−ｄｂ）／２Ｘ （１０） ｙ＝（ｄｃ＋ｄｄ）・（ｄｃ−ｄｄ）／２Ｙ （１１） ここで、Ｘ，Ｙはそれぞれ振動センサ６ａ，６ｂ間の距
離、振動センサ６ｃ，６ｄ間の距離である。

【００６８】以上のようにして振動ペン３の位置座標を
リアルタイムで検出することができる。

【００６９】上記構成における、ラッチ回路３４につい
て以下説明を行なう。 ＜ラッチ回路の説明＞図７は、計時タイマ３３及びラッ
チ回路３４のブロック図である。遅延素子７−１に入力
されたクロック信号（１０［ＭHz］周期１００［ｎｓｅ
ｃ］）は図８に示したようにタップ間、各々１０［ｎｓ
ｅｃ］の遅延を持って出力される。

【００７０】出力された遅延信号は、ラッチ回路７−２
に入力され、このラッチ回路において、ストップ信号に
よってラッチされる。

【００７１】このストップ信号は、検出信号３５によっ
て作られる。検出信号回路３５の一つのｔｐ信号に対す
る回路構成が図９である。

【００７２】この回路構成において、入力された検出信
号は、フリップフロップによって構成された計数回路に
入力される。

【００７３】計数回路は順次パルスが入力される毎に、
出力が行なわれる。この出力は、マイクロコンピュータ
など外部から供給されるセレクタ信号（０，１，２）に
したがって入力波数が選択され、ストップ信号としてラ
ッチ回路に送られる。この時ストップ信号としては、シ
ステムクロックに同期したカウンタ値をラッチするカウ
ンタストップ信号と、システムクロックとは非同期の、
ディレイ情報をラッチするためのストップ信号とが生成
される。図７に示す通り、カウンタストップ信号はタイ
マ出力ラッチ回路に入力され、ストップ信号及びカウン
タストップ信号はディレイラッチ回路７−２に入力され
る。

【００７４】図１０にディレイラッチ回路を示す。入力
されたディレイ信号ディレイ０〜３はラッチ用ＦＦに入
力され、ストップ信号によってラッチされる。このラッ
チ信号は、マイクロコンピュータなど外部から入力され
る出力イネーブル信号に従ってラッチ０〜３として出力
される。

【００７５】ラッチ４信号は他の信号と異なり、ディレ
イ４信号およびストップ信号とカウンタストップ信号に
よって状態が決定される。図１１がこの回路部分のタイ
ミングチャートである。クロック信号に対して、ストッ
プ信号がどのタイミングで入力されるかによって出力結
果が決定される。これは、カウンタストップ信号とスト
ップ信号との間にある回路遅延によって、例えばカウン
タがカウントアップしていないにも関わらず、ディレイ
ラッチが回路遅延などにより次のカウント周期になった
場合、最大単位計測時間の、本実施例の場合には１００
［ｎｓｅｃ］の誤差が生じてしまう。これを防止するた
めに、ストップ信号がクロックの前半周期（図１１Ｂ）
にあるのか、後半周期（図１１Ａ）にあるかを、カウン
タストップ信号およびディレイ４信号によって判定し、
ラッチ４信号を決定している。すなわち、クロックの前
半にストップ信号があればラッチ４は“０”となり、ク
ロックの後半であれば“１”である。このラッチ４信号
も出力イネーブル信号によって出力制御され、さらにこ
れらのラッチ回路は、次の測定周期時にリセットによっ
て初期化され同様の動作を繰りすことになる。

【００７６】このようにラッチ回路によってラッチされ
出力された信号群はデコード回路７−３に入力される。

【００７７】図１２がデコード回路の実施例である。入
力されたラッチ信号０〜４は時間情報ｄｔ０〜３として
出力される。図１３にディレイ信号値とデコード値の表
を示す。この表に示すように、デコーダの出力は、図７
の計時出力ｔ［１１：０］のさらに下位４ビット出力と
して同様の時間情報として扱えるよう、クロックに対す
るディレイの単位である１０［ｎｓｅｃ］の近似値が選
ばれて時間が刻まれ、デコードされているので、マイク
ロコンピュータはデータを区別することなしに計時出力
を扱うことが可能になる。

【００７８】このように、遅延回路と遅延回路のタップ
数増加なしに高分解能を得るとともに、カウンタストッ
プ信号と遅延ラッチ用ストップ信号間の回路遅延による
誤差発生を防ぎ、低消費電力、高精度をはかることが出
来る。

【００７９】

【他の実施例】上記実施例においては、各ラッチ回路３
５ａ〜ｄ各々に遅延回路とデコーダ回路とを持つ構成で
あるが、図１４に示すように各回路共通化することが出
来る。本実施例においては、ラッチ回路ａ〜ｄの遅延信
号ラッチ回路に対して、同一の遅延回路出力を入力す
る。ラッチ回路の入力された遅延信号は、各検出信号、
マイクロコンピュータからの制御信号によって遅延信号
のラッチ及び出力の制御が行なわれる。

【００８０】マイクロコンピュータは順次ラッチ回路ａ
〜ｄを選択し、選択されたラッチ回路の出力イネーブル
信号を制御することで、選択されたラッチ回路の出力を
デコーダ回路に入力しデコード出力を取り込む。

【００８１】このような構成にすることで、回路規模を
縮小でき、低消費電力化がはかれる。

【００８２】なお、上記実施例は座標入力装置に於ける
実施例であるが、これに限るものではなく、その他カウ
ンタを用いて計時するシステムにおいても有効である。

【００８３】また、本発明は、複数の機器から構成され
るシステムに適用しても１つの機器から成る装置に適用
しても良い。また、本発明は、システム或は装置にプロ
グラムを供給することによって達成される場合にも適用
できることはいうまでもない。

【００８４】

【発明の効果】以上説明した様に、本発明にかかる計時
装置及びそれを利用した座標入力装置は、回路規模の増
大を押え、更には回路遅延による誤差の発生を防いでお
り、高分解能であるという効果がある。

【図面の簡単な説明】

【図１】座標入力装置のブロック構成図である。

【図２】振動ペンの構成を示す図である。

【図３】実施例に於ける演算制御回路の内部構成を示す
図である。

【図４】信号処理のタイムチャートである。

【図５】信号検出回路のブロック図である。

【図６】座標系入力装置の座標系を示す図である。

【図７】ラッチ回路ブロック図である。

【図８】遅延信号波形説明図である。

【図９】検出信号回路のブロック図である。

【図１０】遅延信号ラッチ回路のブロック図である。

【図１１】ラッチ信号タイミング図である。

【図１２】デコード回路のブロック図である。

【図１３】デコード出力の説明図である。

【図１４】他の実施例の計時回路のブロック図である。

【図１５】従来例の座標入力装置の図である。

【符号の説明】

１…演算制御回路、 ２…振動子駆動回路、 ３…振動入力ペン、 ４…振動子、 ５…ペン先、 ６ａ〜６ｄ…振動センサ、 ７…防振材、 ８…振動伝達板、 ９…信号波形検出回路である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉村 雄一郎 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 小林 克行 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 柳沢 亮三 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭63−318622（ＪＰ，Ａ) 特開 昭60−143017（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 1/06 G06F 3/03 340

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 クロック信号を発生するクロック発生手
   段と、 前記クロック信号を該クロックの周期より短い遅延時間
   遅らせた遅延信号を出力する遅延手段と、 計時を終了させる信号を発生する終了信号発生手段と、 該終了信号発生直後までの前記クロック信号数をカウン
   トするカウンタ手段と、 前記終了信号に従って前記遅延手段による出力信号をラ
   ッチするラッチ手段と、 該ラッチ手段によりラッチされた信号を、略前記遅延時
   間に相当する値を単位として前記カウンタ手段によるク
   ロック数の下位に相当する値としてデコードするデコー
   ド手段と、を備えることを特徴とする計時装置。
2. 【請求項２】 前記遅延手段は、前記クロックの半周期
   の所定整数分の１を単位遅延時間として、前記クロック
   の半周期分遅延するまで前記単位遅延時間の整数倍ずつ
   前記クロックを遅延させた遅延信号を出力し、前記ラッ
   チ手段は、前記終了信号が前記クロックの前半周期か後
   半周期かいずれに発生したかを表す信号を生成する手段
   を有し、該信号を前記遅延信号とともにラッチすること
   を特徴とする請求項１記載の計時装置。
3. 【請求項３】 振動伝達板における振動の伝達遅延時間
   を測定して振動源の座標位置を算出し、得られた座標を
   入力する座標入力装置であって、 あらかじめ前記振動伝達板における伝播速度の知られた
   振動を発生する振動発生手段と、 クロック信号を発生するクロック発生手段と、 前記クロック信号を該クロックの周期より短い遅延時間
   遅らせた遅延信号を出力する遅延手段と、 計時を終了させる信号を発生する終了信号発生手段と、 前記振動発生手段により振動を発生してから前記終了信
   号発生直後までの前記クロック信号数をカウントするカ
   ウンタ手段と、 前記終了信号に従って前記遅延手段による出力信号をラ
   ッチするラッチ手段と、 該ラッチ手段によりラッチされた信号を、略前記遅延時
   間に相当する値を単位として前記カウンタ手段によるク
   ロック数の下位に相当する値としてデコードするデコー
   ド手段と、 該デコード手段によりデコードされた値と前記振動の伝
   播速度とを基に座標位置を算出する手段と、を備えるこ
   とを特徴とする座標入力装置。