JP3158232U - 半導体基板 - Google Patents
半導体基板 Download PDFInfo
- Publication number
- JP3158232U JP3158232U JP2009007758U JP2009007758U JP3158232U JP 3158232 U JP3158232 U JP 3158232U JP 2009007758 U JP2009007758 U JP 2009007758U JP 2009007758 U JP2009007758 U JP 2009007758U JP 3158232 U JP3158232 U JP 3158232U
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- heat
- interface layer
- heat conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Led Device Packages (AREA)
Abstract
Description
1.この基板をLEDに応用した場合、LEDの数量如何を問わず、基板上の反射面の形状を自由自在に決定でき、多数のLEDを任意の方式に排列できる、鍍金や化学堆積(chemical deposition)のような効果の高い手法で金属層を形成するので、性能が優秀、光反射率が高い、導熱性も良好な電子部品を提供できる。
2.本創作に係る半導体基板は、その導熱性の高い導熱体でチップの産熱を排出する外、その反射コップにも散熱効果があり、また反射率の高い反射コップは装着したLEDの光学性能の向上に寄与する。
3.本創作に係る半導体基板は、導熱体埋め込み、金属化、レーザー照射、鍍金などの工程を経て、一体に形成された包装であって、そのシームレス(seamless)構造には内容物漏泄の心配がない。またシームレスであるので温度の変化による体積の変化や湿気による性能の劣化もなく、成品の寿命が長い。
図1と図2を参照する。本創作の実施例で提供する半導体基板1はプラスチック材料で製作され、1つの導熱区17を有する。基板1の各表面にはそれぞれ、1つのインターフェース層13が形成され、その上にまた1つの絶縁線路14と金属層15が界定されている。絶縁線路14は導熱区17内(またはその表面)に位置し、導熱区17の2つの相隣れる表面から延長された少なくとも1つの環状区域を形成している。また絶縁線路14は、基板1の表面の一部分を曝露し、インターフェース層13上の金属層15を少なくとも2つの電極に分割している(陽極と陰極)。また基板1は下記の本創作に係るもう1つの実施例の構造であってもよい。即ち、本創作のもう1つの実施例においては、基板1はプラスチック材料で製作され、その各表面にはそれぞれ、1つのインターフェース層13が形成され、その上にまた1つの絶縁線路14と金属層15が界定されている。絶縁線路14は2つの相隣れる表面から延長された環状区域であり、また基板1の表面の一部分を曝露して、インターフェース層上にある金属層15を少なくとも2つの電極に分割している(陽極と陰極)。
12:貫通孔 13:インターフェース層
14:絶縁線路 141:第1絶縁線路
142:第2絶縁線路 15:金属層
16:側臂 161:分割面
17:導熱区 18:ざらざら面
2:導熱体 3:チップ
31:金属導線
Claims (11)
- プラスチック材料で構成された半導体基板であって、1つの導熱区を含み、
表面にはインターフェース層が形成され、その上に更に絶縁線路と金属層が分けて形成されていて、
前記絶縁線路は前記導熱区所在の表面から、前記基板を囲むように延長した環状の区域に形成され、また、前記表面の一部を露出して、前記インターフェース層上の金属層を少なくとも2つの電極に分割した半導体基板。 - 前記導熱区は、1つの立体導熱構造の反射コップである、請求項1に記載の半導体基板。
- 前記導熱区は、前記基板の内部に少なくとも1つの導熱体が設けられていて、その頂部は導熱性のある導熱面を形成した、請求項1に記載の半導体基板。
- 前記導熱区は、1つの導熱体から延長した、立体導熱構造の反射コップであって、その底部には1つの貫通孔があり、前記導熱体はその中に安置され、前記導熱体の頂部は、前記反射コップの底部である、請求項1に記載の半導体基板。
- 前記基板と前記導熱体の表面に形成されたインターフェース層の一部を取り除いて絶縁線路が形成され、また前記絶縁線路の両側にはそれぞれ金属層が形成され、これにて前記基板と前記導熱体を連結している、請求項4に記載の半導体基板。
- 前記基板と前記導熱体の間には更に1つの金属層で充填された接触面が含まれている、請求項5に記載の半導体基板。
- プラスチック材料で構成された半導体基板であって、
表面にはインターフェース層が形成され、その上にさらに絶縁線路と金属層が分けて形成されていて、
前記絶縁線路は、前記基板を囲むようにして延長した環状の区域に形成され、また、前記表面の一部を露出して、前記インターフェース層上の金属層を少なくとも2つの電極に分割した半導体基板。 - 前記基板の少なくとも一側から伸出して少なくとも1本の側臂を形成し、前記基板と前記側臂の各表面に1つのインターフェース層を形成し、更にその上に第1絶縁線路、第2絶縁線路及び金属層を分けて形成し、前期側臂が前記基板から分割したとき、前記基板に接触した両側には分割面が形成され、この分割面と第1、第2絶縁線路で1つの環状区域を形成し、前記インターフェース層上の金属層を少なくとも2つの電極に形成する、請求項1または7に記載の半導体基板。
- 前記基板は予め金属触媒を付与したプラスチック材料、または液晶高分子ポリマー、或いは予め有機物をドープしたプラスチック材料、または液晶高分子ポリマーから製作され、前記金属触媒や有機物は主にPd、Cu、Ag、Feを含む、請求項1または7に記載の半導体基板。
- 前記基板は金属触媒を付与していないプラスチック材料、または液晶高分子ポリマー、或いは有機物をドープしていないプラスチック材料、または液晶高分子ポリマーから製作される、請求項1または7に記載の半導体基板。
- 前記導熱体には1つのLEDチップが粘設され、前記チップは少なくとも1つの接点から金属導線で、対応する金属層に接続される、請求項1に記載の半導体基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009007758U JP3158232U (ja) | 2009-10-30 | 2009-10-30 | 半導体基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009007758U JP3158232U (ja) | 2009-10-30 | 2009-10-30 | 半導体基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3158232U true JP3158232U (ja) | 2010-03-25 |
Family
ID=54861825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009007758U Expired - Fee Related JP3158232U (ja) | 2009-10-30 | 2009-10-30 | 半導体基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3158232U (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011041934A1 (zh) * | 2009-10-06 | 2011-04-14 | 光宏精密股份有限公司 | 半导体承载结构 |
US10014455B2 (en) | 2014-09-30 | 2018-07-03 | Point Engineering Co., Ltd. | Chip substrate comprising cavity with curved surfaces |
-
2009
- 2009-10-30 JP JP2009007758U patent/JP3158232U/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011041934A1 (zh) * | 2009-10-06 | 2011-04-14 | 光宏精密股份有限公司 | 半导体承载结构 |
US10014455B2 (en) | 2014-09-30 | 2018-07-03 | Point Engineering Co., Ltd. | Chip substrate comprising cavity with curved surfaces |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8101962B2 (en) | Carrying structure of semiconductor | |
JP5861943B2 (ja) | 樹脂付リードフレームおよびその製造方法、ならびにリードフレーム | |
US9504165B2 (en) | Method of forming conductive traces on insulated substrate | |
JP4735941B2 (ja) | 発光素子用の配線基板 | |
WO2013082054A1 (en) | Fabricating a conductive trace structure and substrate having the structure | |
JP2004247575A (ja) | Ledダイ搭載用プリント基板及びその製造方法 | |
US20160255721A1 (en) | Printed circuit board precursor | |
JP3158232U (ja) | 半導体基板 | |
CN105518883A (zh) | 发光装置用基板、发光装置、以及发光装置用基板的制造方法 | |
JP2009065219A (ja) | 発光装置及びその製造方法 | |
JP2004259893A (ja) | 発光素子収納用パッケージおよび発光装置 | |
JP2006237049A (ja) | 発光素子実装用配線基板 | |
JP2007142407A (ja) | 無電解メッキによりダイオード又はウエハに金属層を形成する方法 | |
JP2009260395A (ja) | 配線基板及びその製造方法 | |
JP2009135536A (ja) | 発光素子収納用パッケージおよび発光装置 | |
JP2006222358A (ja) | 発光素子実装用配線基板 | |
JP6255825B2 (ja) | 発光素子実装用リードフレーム、発光素子実装用樹脂成型体及び表面実装型発光装置 | |
JP2009218625A (ja) | Led装置 | |
TW201110429A (en) | Semiconductor bearing structure | |
JP3153009U (ja) | 電子素子の荷重構造 | |
CN105810804A (zh) | 一种led发光器件、led光源基板及其制作方法 | |
JP2006073842A (ja) | 配線基板 | |
TW201436290A (zh) | 發光二極體圖案化基板及其製作方法 | |
TWM405056U (en) | Surface-mounted-power-type LED holder structure | |
CN102800585B (zh) | 一种发光二极管的电铸制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100120 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |