JP3156354B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3156354B2 JP3156354B2 JP07074292A JP7074292A JP3156354B2 JP 3156354 B2 JP3156354 B2 JP 3156354B2 JP 07074292 A JP07074292 A JP 07074292A JP 7074292 A JP7074292 A JP 7074292A JP 3156354 B2 JP3156354 B2 JP 3156354B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- charge
- film
- silicon substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置を作製する際
に用いることができる半導体装置の製造方法に関するも
のである。
に用いることができる半導体装置の製造方法に関するも
のである。
【０００２】
【従来の技術】近年、半導体装置の製造方法は微細化に
よりシャロージャンクション化、MOSFETにおけるゲート
酸化膜の薄膜化が必要となりプロセスにおける低ダメー
ジ化が要求されている。
よりシャロージャンクション化、MOSFETにおけるゲート
酸化膜の薄膜化が必要となりプロセスにおける低ダメー
ジ化が要求されている。
【０００３】以下図面を参照しながら、上記した従来の
半導体装置の製造方法の一例について説明する。
半導体装置の製造方法の一例について説明する。
【０００４】図５は従来の半導体装置の製造方法のドラ
イエッチングによるパタ−ン形成方法を示すものであ
る。図５において、１はシリコン基板である。２はシリ
コン酸化膜で、３はシリコン窒化膜、４はレジスト、５
は窒化膜をエッチングするエッチングガスである。
イエッチングによるパタ−ン形成方法を示すものであ
る。図５において、１はシリコン基板である。２はシリ
コン酸化膜で、３はシリコン窒化膜、４はレジスト、５
は窒化膜をエッチングするエッチングガスである。
【０００５】上のように構成された半導体装置の製造方
法について、以下その製造方法についてさらに詳しく説
明する。
法について、以下その製造方法についてさらに詳しく説
明する。
【０００６】まず酸化膜２上に窒化膜３のパタ−ンを形
成する工程を示す。シリコン基板１上に、酸化膜２を形
成し、その後CVD等でチッカ膜３を形成した図が（a）で
ある。（b）は窒化膜３上にレジストパタ−ンを形成し
た図である。（c）はレジスト４をパタ−ンとしてチッ
カ膜３をドライエッチングによりエッチングした図であ
る。７はエッチングガス５を励起させるためのプラズマ
である。励起されたエッチングガスにより３の窒化膜が
エッチングされる。
成する工程を示す。シリコン基板１上に、酸化膜２を形
成し、その後CVD等でチッカ膜３を形成した図が（a）で
ある。（b）は窒化膜３上にレジストパタ−ンを形成し
た図である。（c）はレジスト４をパタ−ンとしてチッ
カ膜３をドライエッチングによりエッチングした図であ
る。７はエッチングガス５を励起させるためのプラズマ
である。励起されたエッチングガスにより３の窒化膜が
エッチングされる。
【０００７】
【発明が解決しようとする課題】しかしながら上記のよ
うな方法では、チッカ膜をエッチングする際エッチング
ガスのチャ−ジが酸化膜表面に発生するするためシリコ
ン基板側に符号の異なるチャ−ジが発生しシリコン基板
にダメ−ジがはいるという問題点を有していた。
うな方法では、チッカ膜をエッチングする際エッチング
ガスのチャ−ジが酸化膜表面に発生するするためシリコ
ン基板側に符号の異なるチャ−ジが発生しシリコン基板
にダメ−ジがはいるという問題点を有していた。
【０００８】またドライエッチングではエッチングガス
を励起させるためプラズマを用いるため放射線によるダ
メ−ジがシリコン酸化膜を通り抜けシリコン基板にダメ
−ジがはいるという問題点を有していた。
を励起させるためプラズマを用いるため放射線によるダ
メ−ジがシリコン酸化膜を通り抜けシリコン基板にダメ
−ジがはいるという問題点を有していた。
【０００９】本発明は上記問題点に鑑み、半導体基板へ
のチャージアップによるダメージおよび放射線によるダ
メージを緩和し半導体装置の歩留まり及び信頼性を向上
させることを目的とする半導体装置の製造方法を提供す
るものである。
のチャージアップによるダメージおよび放射線によるダ
メージを緩和し半導体装置の歩留まり及び信頼性を向上
させることを目的とする半導体装置の製造方法を提供す
るものである。
【００１０】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置の製造方法は、半導体基板上に
酸化膜を形成する工程と、酸化膜表面に電荷トラップを
形成するもしくは半導体基板上に絶縁膜を形成する工程
と、絶縁膜上に電荷トラップを持つ薄膜を形成する工程
という構成を備えたものである。
めに本発明の半導体装置の製造方法は、半導体基板上に
酸化膜を形成する工程と、酸化膜表面に電荷トラップを
形成するもしくは半導体基板上に絶縁膜を形成する工程
と、絶縁膜上に電荷トラップを持つ薄膜を形成する工程
という構成を備えたものである。
【００１１】また電荷トラップを形成するためにアルカ
リ水溶液中に水酸化物となる金属添加物を添加しこの溶
液で半導体基板を処理する工程と、超純水で洗浄する工
程と、乾燥する工程もしくは酸化力の有る中性溶液に金
属添加物を添加しこの溶液で半導体基板を処理する工程
と、超純水で洗浄する工程と、乾燥する工程という構成
を備えたものである。
リ水溶液中に水酸化物となる金属添加物を添加しこの溶
液で半導体基板を処理する工程と、超純水で洗浄する工
程と、乾燥する工程もしくは酸化力の有る中性溶液に金
属添加物を添加しこの溶液で半導体基板を処理する工程
と、超純水で洗浄する工程と、乾燥する工程という構成
を備えたものである。
【００１２】
【作用】本発明は上記した構成によって電荷トラップを
持つ薄膜を形成することによってドライエッチング、イ
オン注入、プラズマによるチャージアップ及び放射線に
よるダメージが形成した薄膜中の電荷トラップにより吸
収もしくは半導体基板全面に渡り緩和されて半導体基板
に対するダメージが低減されて半導体装置の歩留まり及
び信頼性を向上させることができる。
持つ薄膜を形成することによってドライエッチング、イ
オン注入、プラズマによるチャージアップ及び放射線に
よるダメージが形成した薄膜中の電荷トラップにより吸
収もしくは半導体基板全面に渡り緩和されて半導体基板
に対するダメージが低減されて半導体装置の歩留まり及
び信頼性を向上させることができる。
【００１３】
【実施例】以下本発明の一実施例の半導体装置の製造方
法について、図面を参照しながら説明する。
法について、図面を参照しながら説明する。
【００１４】図１は本発明の実施例における半導体装置
の製造方法のドライエッチングによるパタ−ン形成方法
を示すものである。図１において、１はシリコン基板で
ある。２はシリコン酸化膜で、３はシリコンチッカ膜、
４はレジスト、５はチッカ膜をエッチングするエッチン
グガスである。７はエッチングガス５を励起させるため
のプラズマである。６は電荷トラップ層である。上記の
ように構成された半導体装置の製造方法について、以下
その製造方法についてさらに詳しく説明する。
の製造方法のドライエッチングによるパタ−ン形成方法
を示すものである。図１において、１はシリコン基板で
ある。２はシリコン酸化膜で、３はシリコンチッカ膜、
４はレジスト、５はチッカ膜をエッチングするエッチン
グガスである。７はエッチングガス５を励起させるため
のプラズマである。６は電荷トラップ層である。上記の
ように構成された半導体装置の製造方法について、以下
その製造方法についてさらに詳しく説明する。
【００１５】まず酸化膜２上にチッカ膜３のパタ−ンを
形成する工程を示す。シリコン基板１上に、酸化膜２を
形成し、電荷トラップ層６を形成する。その後CVD等で
チッカ膜３を形成した図が（a）である。（b）はチッカ
膜３上にレジストパタ−ンを形成した図である。（c）
はレジスト４をパタ−ンとしてチッカ膜３をドライエッ
チングによりエッチングした図である。７はエッチング
ガス５を励起させるためのプラズマである。励起された
エッチングガスにより３のチッカ膜がエッチングされ
る。以上のように構成された半導体装置の製造方法につ
いて、以下図１及び図２を用いてその動作を説明する。
形成する工程を示す。シリコン基板１上に、酸化膜２を
形成し、電荷トラップ層６を形成する。その後CVD等で
チッカ膜３を形成した図が（a）である。（b）はチッカ
膜３上にレジストパタ−ンを形成した図である。（c）
はレジスト４をパタ−ンとしてチッカ膜３をドライエッ
チングによりエッチングした図である。７はエッチング
ガス５を励起させるためのプラズマである。励起された
エッチングガスにより３のチッカ膜がエッチングされ
る。以上のように構成された半導体装置の製造方法につ
いて、以下図１及び図２を用いてその動作を説明する。
【００１６】まず図２（ｂ）従来の方法によるチャ−ジ
の蓄積状態を示す図である。９はエッチングガス５が持
っている負の電荷を示し、１０はその電荷によりシリコ
ン基板に励起された正の電荷を示す。このようにエッチ
ングを行うことによりシリコン基板１及び酸化膜２の界
面に正の電荷が蓄積して界面の結合の破壊又はシリコン
基板１にダメ−ジが入り、半導体装置の信頼性及び歩留
まりが低下する。次に図２（a）は図１（c）のエッチン
グを行う際のチャ−ジが吸収されるときの動作を示すも
のである。６は電荷トラップ層でありこの層に正のトラ
ップ８が形成されている。９はエッチングガス５が持っ
ている負の電荷を示す。エッチングガス５が持っている
チャ−ジ９は、電荷トラップ層６に形成された正の電荷
８と結合することにより電荷は消滅しシリコン基板１及
び酸化膜２の界面に電荷が発生せず界面の結合の破壊又
はシリコン基板１にダメ−ジが入ることがない。
の蓄積状態を示す図である。９はエッチングガス５が持
っている負の電荷を示し、１０はその電荷によりシリコ
ン基板に励起された正の電荷を示す。このようにエッチ
ングを行うことによりシリコン基板１及び酸化膜２の界
面に正の電荷が蓄積して界面の結合の破壊又はシリコン
基板１にダメ−ジが入り、半導体装置の信頼性及び歩留
まりが低下する。次に図２（a）は図１（c）のエッチン
グを行う際のチャ−ジが吸収されるときの動作を示すも
のである。６は電荷トラップ層でありこの層に正のトラ
ップ８が形成されている。９はエッチングガス５が持っ
ている負の電荷を示す。エッチングガス５が持っている
チャ−ジ９は、電荷トラップ層６に形成された正の電荷
８と結合することにより電荷は消滅しシリコン基板１及
び酸化膜２の界面に電荷が発生せず界面の結合の破壊又
はシリコン基板１にダメ−ジが入ることがない。
【００１７】以上のように本実施例のよれば、絶縁膜上
に電荷トラップ層を設けることにより、エッチング時に
発生するチャ−ジを電荷トラップ層が吸収しシリコン基
板１にダメ−ジが入ることがなく半導体装置の信頼性及
び歩留まりを向上させることができる。
に電荷トラップ層を設けることにより、エッチング時に
発生するチャ−ジを電荷トラップ層が吸収しシリコン基
板１にダメ−ジが入ることがなく半導体装置の信頼性及
び歩留まりを向上させることができる。
【００１８】図３は本発明の実施例における半導体装置
の製造方法の電荷トラップ形成方法を示すものである。
図３（a）において１１は溶液を入れる容器である。容
器１１ないにアルカリ水溶液１２を満たす。その後水酸
化物となるアルミニュウムを添加する。アルミニュウム
は水酸化物１３となり、シリコン基板１に吸着する。図
３（b）はシリコン基板１を溶液から出し超純水で余分
な薬品を除去した後乾燥させた図である。シリコン基板
１は酸化され易いためシリコン基板表面に酸化膜が形成
される。その際にアルミニュウムがシリコン酸化膜内に
取り込まれる。ここでシリコンは４価であり、アルミニ
ュウムは３価であるためシリコンのネットワ−ク内では
正の電荷トラップとなる。
の製造方法の電荷トラップ形成方法を示すものである。
図３（a）において１１は溶液を入れる容器である。容
器１１ないにアルカリ水溶液１２を満たす。その後水酸
化物となるアルミニュウムを添加する。アルミニュウム
は水酸化物１３となり、シリコン基板１に吸着する。図
３（b）はシリコン基板１を溶液から出し超純水で余分
な薬品を除去した後乾燥させた図である。シリコン基板
１は酸化され易いためシリコン基板表面に酸化膜が形成
される。その際にアルミニュウムがシリコン酸化膜内に
取り込まれる。ここでシリコンは４価であり、アルミニ
ュウムは３価であるためシリコンのネットワ−ク内では
正の電荷トラップとなる。
【００１９】図３（c）は酸化性雰囲気中で高温熱処理
を行い酸化膜を形成させた図である。６の電荷トラップ
層を通して酸化種は拡散して電荷トラップ層６とシリコ
ン基板１の間にシリコン酸化膜は形成される。
を行い酸化膜を形成させた図である。６の電荷トラップ
層を通して酸化種は拡散して電荷トラップ層６とシリコ
ン基板１の間にシリコン酸化膜は形成される。
【００２０】図４に本発明をもちいて半導体装置を製造
し、その効果について従来例との比較を特性図１、特性
図２に示す。
し、その効果について従来例との比較を特性図１、特性
図２に示す。
【００２１】まず図４について半導体装置の製造方法を
示す。図４(a)はシリコン基板１上に電荷トラップ層６
を持つシリコン酸化膜２を形成し、その後シリコンチッ
カ膜３をCVD法を用いて堆積した図である。図４(b)はシ
リコンチッカ膜３上にレジスト４にてパタ−ンを形成し
た図である。図４(c)はレジストパタ−ン４を用いてド
ライエッチングによりシリコンチッカ膜３をエッチング
した図である。図４(d)はレジスト４を除去し、シリコ
ンチッカ膜３をマスクとしてシリコンを選択酸化したの
ち、シリコンチッカ膜３およびシリコン酸化膜２を除去
した図である。１４は半導体装置を分離するための分離
用酸化膜である。図４(e)はその後イオン注入によりN型
層１５を形成し、電極１６を形成した図である。半導体
装置の評価として定電圧５Vを電極１６とP型シリコン基
板１の両端にかけその時のpn接合逆方向リ−ク電流を１
７の電流計を用いて測定した。このとき電極１６側に正
をシリコン基板１に負をかけた。
示す。図４(a)はシリコン基板１上に電荷トラップ層６
を持つシリコン酸化膜２を形成し、その後シリコンチッ
カ膜３をCVD法を用いて堆積した図である。図４(b)はシ
リコンチッカ膜３上にレジスト４にてパタ−ンを形成し
た図である。図４(c)はレジストパタ−ン４を用いてド
ライエッチングによりシリコンチッカ膜３をエッチング
した図である。図４(d)はレジスト４を除去し、シリコ
ンチッカ膜３をマスクとしてシリコンを選択酸化したの
ち、シリコンチッカ膜３およびシリコン酸化膜２を除去
した図である。１４は半導体装置を分離するための分離
用酸化膜である。図４(e)はその後イオン注入によりN型
層１５を形成し、電極１６を形成した図である。半導体
装置の評価として定電圧５Vを電極１６とP型シリコン基
板１の両端にかけその時のpn接合逆方向リ−ク電流を１
７の電流計を用いて測定した。このとき電極１６側に正
をシリコン基板１に負をかけた。
【００２２】図６（ａ）に本発明を用いた電荷トラップ
層を形成してからドライエッチングを行い半導体装置を
製造した場合のリ−ク電流を示し、図６（ｂ）に従来の
電荷トラップ層を形成せずに半導体装置を製造した場合
のリ−ク電流を示す。シリコン基板上約１００個のpn接
合を測定した結果、図６（ａ）の本発明を用いた場合は
リ−ク電流の値は約１２pA/mm2以下であるが、図６
（ｂ）の従来の方法では約１３pA/mm2以上で、平均値と
しては従来法に比較して４０％のリ−ク電流の低減がさ
れたことになる。
層を形成してからドライエッチングを行い半導体装置を
製造した場合のリ−ク電流を示し、図６（ｂ）に従来の
電荷トラップ層を形成せずに半導体装置を製造した場合
のリ−ク電流を示す。シリコン基板上約１００個のpn接
合を測定した結果、図６（ａ）の本発明を用いた場合は
リ−ク電流の値は約１２pA/mm2以下であるが、図６
（ｂ）の従来の方法では約１３pA/mm2以上で、平均値と
しては従来法に比較して４０％のリ−ク電流の低減がさ
れたことになる。
【００２３】また、図６（ｂ）ではシリコン基板の中心
部でリ−ク電流が大きく周辺部で小さくなっているがこ
れはドライエッチングする際のプラズマによる放射線の
影響であるがこのダメ−ジに対しても、図６（ａ）より
明らかなようにダメ−ジが低減されることがわかる。
部でリ−ク電流が大きく周辺部で小さくなっているがこ
れはドライエッチングする際のプラズマによる放射線の
影響であるがこのダメ−ジに対しても、図６（ａ）より
明らかなようにダメ−ジが低減されることがわかる。
【００２４】以上のように本発明を用いることにより半
導体装置の基本的特性であるpn接合リ−ク電流を４０％
低減することができ半導体装置の製造方法をして効果は
絶大である。このことにより半導体装置の歩留まり向上
および信頼性の向上を可能とすることができる。
導体装置の基本的特性であるpn接合リ−ク電流を４０％
低減することができ半導体装置の製造方法をして効果は
絶大である。このことにより半導体装置の歩留まり向上
および信頼性の向上を可能とすることができる。
【００２５】なお、実施例において、電荷トラップ層を
形成する際に処理液としてアルカリ水溶液を用いたが酸
化力のある中性溶液例えば過酸化水素等を用いてもよく
また、アルカリ水溶液と酸化力のある中性溶液の混合液
を用いてもよい。また、電荷トラップを形成するための
添加物としてアルミニュウムを用いたがその他水酸化物
になりやすい元素及び、酸化性溶液中で酸化物になる元
素についても同様の効果が得られることは言うまでもな
い。
形成する際に処理液としてアルカリ水溶液を用いたが酸
化力のある中性溶液例えば過酸化水素等を用いてもよく
また、アルカリ水溶液と酸化力のある中性溶液の混合液
を用いてもよい。また、電荷トラップを形成するための
添加物としてアルミニュウムを用いたがその他水酸化物
になりやすい元素及び、酸化性溶液中で酸化物になる元
素についても同様の効果が得られることは言うまでもな
い。
【００２６】また、既にシリコン基板上に電荷トラップ
層のないシリコン酸化膜もしくは絶縁膜を形成した後、
酸化物生成エンタルピ−がシリコンより大きな元素、お
よびシリコン酸化膜中で拡散定数の小さい元素を拡散さ
せる、もしくはスパッタ法、CVD法等を用いて電荷トラ
ップ層を形成してもよい。
層のないシリコン酸化膜もしくは絶縁膜を形成した後、
酸化物生成エンタルピ−がシリコンより大きな元素、お
よびシリコン酸化膜中で拡散定数の小さい元素を拡散さ
せる、もしくはスパッタ法、CVD法等を用いて電荷トラ
ップ層を形成してもよい。
【００２７】また、本発明の電気的特性の評価方法とし
てpn接合リ−ク電流で評価したが、シリコン基板にダメ
−ジがはいることにより特性を劣化させるMOS構造の半
導体装置を製造する場合にも有効であることは言うまで
もない。
てpn接合リ−ク電流で評価したが、シリコン基板にダメ
−ジがはいることにより特性を劣化させるMOS構造の半
導体装置を製造する場合にも有効であることは言うまで
もない。
【００２８】
【発明の効果】以上のように本発明はシリコン基板上に
絶縁膜を形成しドライエッチング等のシリコン基板に電
荷によるダメ−ジや、放射線によるダメ−ジを与える場
合絶縁膜上に電荷トラップ層を形成した後処理すること
により、電荷によるダメ−ジや、放射線によるダメ−ジ
を低減し半導体装置の歩留まりおよび信頼性を向上する
ことができる。
絶縁膜を形成しドライエッチング等のシリコン基板に電
荷によるダメ−ジや、放射線によるダメ−ジを与える場
合絶縁膜上に電荷トラップ層を形成した後処理すること
により、電荷によるダメ−ジや、放射線によるダメ−ジ
を低減し半導体装置の歩留まりおよび信頼性を向上する
ことができる。
【図１】本発明の第１の実施例における半導体装置の製
造方法のドライエッチングによるパタ−ン形成方法を示
す断面図
造方法のドライエッチングによるパタ−ン形成方法を示
す断面図
【図２】本発明の第１の実施例及び従来例における動作
説明のための作用原理図
説明のための作用原理図
【図３】本発明の第１の実施例における電荷トラップ層
形成方法を示す工程図
形成方法を示す工程図
【図４】本発明の第１の実施例における評価用半導体装
置の製造法及び評価方法を示す概略図
置の製造法及び評価方法を示す概略図
【図５】従来の半導体装置の製造方法のドライエッチン
グによるパタ−ン形成方法を示すもの
グによるパタ−ン形成方法を示すもの
【図６】（ａ）は本発明の第１の実施例における評価結
果を示す特性図 （ｂ）は従来例における評価結果を示す特性図
果を示す特性図 （ｂ）は従来例における評価結果を示す特性図
１ シリコン基板 ２ シリコン酸化膜 ３ シリコンチッカ膜 ４ レジスト ５ エッチングガス ６ 電荷トラップ層 ７ プラズマ ８ 正電荷 ９ 負電荷 １０ 励起された正電荷 １１ 容器 １２ アルカリ水溶液 １３ アルミニュウム
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 H01L 21/316
Claims (1)
- 【請求項１】 半導体基板上に絶縁膜を形成する工程
と、前記絶縁膜上に電荷トラップを持つ薄膜を形成する
工程と、前記薄膜上に形成した膜をドライエッチングす
る工程を有しており、前記電荷トラップは前記絶縁膜の
生成エンタルピーよりも生成エンタルピーの大きな元素
からなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07074292A JP3156354B2 (ja) | 1992-03-27 | 1992-03-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07074292A JP3156354B2 (ja) | 1992-03-27 | 1992-03-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05275400A JPH05275400A (ja) | 1993-10-22 |
| JP3156354B2 true JP3156354B2 (ja) | 2001-04-16 |
Family
ID=13440271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07074292A Expired - Fee Related JP3156354B2 (ja) | 1992-03-27 | 1992-03-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3156354B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8252653B2 (en) | 2008-10-21 | 2012-08-28 | Applied Materials, Inc. | Method of forming a non-volatile memory having a silicon nitride charge trap layer |
-
1992
- 1992-03-27 JP JP07074292A patent/JP3156354B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05275400A (ja) | 1993-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100298581B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP4347431B2 (ja) | トレンチ素子分離方法 | |
| US5482869A (en) | Gettering of unwanted metal impurity introduced into semiconductor substrate during trench formation | |
| KR970023995A (ko) | 트렌치 소자분리 방법 | |
| JP3156354B2 (ja) | 半導体装置の製造方法 | |
| US6232241B1 (en) | Pre-oxidation cleaning method for reducing leakage current of ultra-thin gate oxide | |
| JP3921764B2 (ja) | 半導体装置の製造方法 | |
| JP4379982B2 (ja) | 半導体装置の製造方法 | |
| JP3228246B2 (ja) | 半導体装置の製造方法 | |
| JPS61129872A (ja) | 半導体装置の製造方法 | |
| JP3395740B2 (ja) | 半導体装置及びその製造方法 | |
| US20040031772A1 (en) | Preventing gate oxice thinning effect in a recess LOCOS process | |
| JP2002124578A (ja) | 半導体装置の製造方法 | |
| KR100239454B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| JP3022396B2 (ja) | 半導体装置の製造方法 | |
| JPS60233824A (ja) | 半導体基板の処理方法 | |
| KR100647382B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| JP3000130B2 (ja) | 半導体装置の製造方法 | |
| KR20000044658A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| JP2000340644A (ja) | 半導体装置の製造方法 | |
| JP3270187B2 (ja) | 半導体集積回路装置における素子分離膜の形成方法 | |
| KR20020002706A (ko) | 트랜지스터 및 그의 제조 방법 | |
| TW504768B (en) | Method for obtaining channel length smaller than 0.1 micron | |
| JP4313073B2 (ja) | 半導体装置の製造方法 | |
| AJIOKA et al. | Issues of wet cleaning in ULSI process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |