JP3148099B2 - 入出力制御方式及び入出力制御方法 - Google Patents
入出力制御方式及び入出力制御方法Info
- Publication number
- JP3148099B2 JP3148099B2 JP13387995A JP13387995A JP3148099B2 JP 3148099 B2 JP3148099 B2 JP 3148099B2 JP 13387995 A JP13387995 A JP 13387995A JP 13387995 A JP13387995 A JP 13387995A JP 3148099 B2 JP3148099 B2 JP 3148099B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- request
- output
- processor
- output control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
タート方式による故障回復機構を有する情報処理装置に
適用して好適な外部記憶装置の入出力制御方式及び入出
力制御方法に係り、特に入力要求が発生した際に、チェ
ックポイントが取得されるまで待機せずに即座に外部記
憶装置に入力処理を開始させることにより入力処理時の
応答時間を飛躍的に短縮することを可能とする外部記憶
装置の入出力制御方式及び入出力制御方法に関する。
イントリスタート方式による故障回復機構を有する情報
処理装置において外部記憶装置に対する入出力要求が発
生した場合の動作原理を説明する。
方式による故障回復機構を有する情報処理装置において
外部記憶装置に対する入出力要求が発生した場合の動作
原理を説明するための概念図である。
置26に対する入出力要求が発行された場合を考える。
プログラム21から外部記憶装置26に対する入出力要
求が発生すると、この入出力要求は、まず、オペレーテ
ィングシステム22に通知される(図4の(1))。こ
のとき、チェックポイントリスタート方式による故障回
復機構を有する情報処理装置では、入出力制御部25に
即座にその旨を通知することはせず、チェックポイント
が取得されることにより、それらの入出力要求が入出力
履歴24としてメモリ等に退避されるまで(図4の
(2))、一時的に入出力キュー23に保留する。
力キュー23に保留された入出力要求の数等、所定の規
則に基づいたタイミングで取得される。そして、このチ
ェックポイントが取得された後に、入出力キュー23に
保留された入出力要求を入出力制御部25に通知し(図
4の(3))、これにより実際に外部記憶装置での入出
力処理が実施される(図4の(4))。
の結果としてメモリ上のデータ内容が更新されることに
なるが、仮にその直後にシステム障害が発生した場合で
も、入出力履歴24が退避されているため、プログラム
実行上の不整合を起こすことがなく、これによりチェッ
クポイントリスタート方式による故障回復が可能とな
る。
トリスタート方式による故障回復機構を有する情報処理
装置においては、外部記憶装置に対する入出力要求をチ
ェックポイントの取得と同期して発行し、入出力要求の
履歴をメモリ等に退避することにより故障回復機能を実
現しているため、チェックポイントが取得されるまで入
出力処理が遅延され、通常の非チェックポイント方式に
よる入出力処理と比較して、応答時間等の入出力処理性
能の劣化を招くという問題があった。
のチェックポイントリスタート方式による故障回復機構
を有する情報処理装置においては、外部記憶装置に対す
る入出力要求をチェックポイントの取得と同期して発行
し、入出力要求の履歴をメモリ等に退避することにより
故障回復機能を実現しているため、チェックポイントが
取得されるまで入出力処理が遅延され、通常の非チェッ
クポイント方式による入出力処理と比較して、応答時間
等の入出力処理性能の劣化を招くという問題があった。
り、プログラム等から入力要求が発生した際に、チェッ
クポイントが取得されるまで待機せずに即座に外部記憶
装置に入力処理を開始させることにより入力処理時の応
答時間を飛躍的に短縮することを可能とする外部記憶装
置の入出力制御方式及び入出力制御方法を提供すること
を目的とする。
は、プロセッサと、メモリと、外部記憶装置とのデータ
送受信を制御する入出力制御装置とがシステムバスを介
して接続される情報処理装置であって、チェックポイン
トリスタート方式による故障回復機構を有する情報処理
装置において、上記プロセッサ側に、キャッシュメモリ
と、所定のタイミングで上記キャッシュメモリ上のデー
タ及びコンテクストを上記メモリに退避し、システム障
害が発生した際に上記メモリに退避したデータ及びコン
テクストの内容からシステム回復を行うチェックポイン
ト制御/故障回復手段と、上記外部記憶装置に対する入
出力要求を発行するプロセッサ側入出力制御手段と、上
記プロセッサ側入出力制御手段からの入出力要求を調
べ、上記外部記憶装置に対する入力要求が発行されたと
きに、上記メモリへの退避動作とは非同期に第1の入力
要求を上記入出力制御装置に対して発行し、かつ上記入
出力メモリへの退避動作が実施されたときに、さらに第
2の入力要求を上記入出力制御装置に対して発行するプ
ロセッサ側入出力管理手段とを設け、上記入出力制御装
置側に、上記プロセッサ側入出力管理手段から上記第1
の入力要求を受信したと判定したときに、上記外部記憶
装置からの入力処理を開始させ、この入力処理と上記第
2の入力要求の受信との双方が完了したときに、その入
力処理の結果を上記プロセッサに応答する手段とを設け
たことを特徴とする。
ッサと、メモリと、外部記憶装置とのデータ送受信を制
御する入出力制御装置とがシステムバスを介して接続さ
れる情報処理装置であって、チェックポイントリスター
ト方式による故障回復機構を有する情報処理装置におい
て、上記プロセッサから上記入出力制御装置に上記外部
記憶装置に対する入力要求を発行するときに、上記プロ
セッサは、内部にもつキャッシュメモリの内容を上記メ
モリに退避するチェックポイント作業とは非同期に、第
1の入力要求を上記入出力制御装置に対して発行し、か
つ上記チェックポイント作業が実施されたときに、さら
に第2の入力要求を上記入出力制御装置に対して発行
し、上記入出力制御装置は、上記第1の入力要求を受信
したときに、上記外部記憶措置から入力処理を開始し、
この入力処理と上記第2の入力要求の受信との双方が完
了したときに、その入力処理の結果を上記プロセッサに
応答することを特徴とする。
により外部記憶装置に対する入力要求が発行されたとき
に、プロセッサ側入出力管理手段が、チェックポイント
制御手段による退避作業を待機せずに即座に第1の入力
要求(非同期入力要求)を入出力制御装置側に対して発
行する。
退避作業が実施されたときに、さらに第2の入力要求
(同期入力要求)を入出力制御装置側に対して発行す
る。一方、入出力側入出力管理手段では、プロセッサ側
から第1の入力要求(非同期入力要求)を受信すると、
その旨を入出力装置制御手段に通知し、実際に外部記憶
装置による入出力処理を開始する。従って、この時点で
は、チェックポイント制御手段による退避作業に先行し
て外部記憶装置による入出力処理が実行されていること
になる。
退避作業が実施される前、即ち、第2の入力要求(同期
入力要求)を受信する前に外部記憶装置による入出力処
理が終了した場合には、入出力側入出力管理手段は、こ
の入出力処理の結果の応答を保留する。そして、第2の
入力要求(同期入力要求)が受信されるまで待機し、こ
の第2の入力要求(同期入力要求)が受信された際に、
保留した入出力処理の結果をプロセッサ側に応答する。
了する前に、第2の入力要求(同期入力要求)を受信し
た場合には、入出力側入出力管理手段は、外部記憶装置
による入出力処理が終了するのを待機して、外部記憶装
置による入出力処理が終了した際に、その入出力処理の
結果をプロセッサ側に応答する。
入力要求(同期入力要求)の受信と外部記憶装置による
入力処理の終了との双方とが完了したときに、この入力
処理の結果を上記プロセッサ側に応答することになる。
いては、チェックポイント取得による各種退避処理を待
機することなく、先行して外部記憶装置に入力処理を開
始させることが可能となり、かつ、プロセッサ側への応
答は、必ずチェックポイント取得後となるため、システ
ム障害発生後の復旧作業に支障を与えることがない。
察してみると、システムの性格により多少のばらつきが
あるものの、平均すると入力処理が全体の7割以上を占
めることが多い。このため、上述のような入力要求が発
生した際に先行して外部記憶装置に入力処理を開始させ
る本発明によれば、チェックポイントリスタート方式に
よる故障回復機構を有する情報処理装置において、その
入力処理時の応答時間を飛躍的に短縮することが可能と
なる。
する。図1は、同実施例に係る情報処理装置の概略構成
を示す図である。同実施例に係る情報処理装置は、図1
に示すように、プロセッサ2、多重化された共有メモリ
8、及び外部記憶装置16とのデータ送受信を制御する
入出力制御装置11とを具備してなる。また、これらプ
ロセッサ2、共有メモリ8及び入出力制御装置11は、
システムバスを介して接続されている。
を内部にもち、また、このプロセッサ2では、プロセッ
サ側入出力制御部3、プロセッサ側入出力管理部4、チ
ェックポイント制御部6、及び故障回復部7が稼働す
る。
装置16に対する入出力要求を発行する。プロセッサ側
入出力管理部4は、プロセッサ側入出力制御部3により
発行された入出力要求を受信して、この入出力要求を入
出力制御装置11側に対して発行するとともに、この入
出力要求の状態管理を行う。チェックポイント制御部6
は、経過時間や保留された入出力要求の数等の所定の規
則に基づいたタイミングでキャッシュメモリ5上のデー
タ及びコンテクストを共有メモリ8へ退避する。故障回
復部7は、システム障害が発生した際に、チェックポイ
ント制御部6により退避されたデータ及びコンテクスト
を含む共有メモリ8の内容からシステムの回復を行う。
保持される入出力データ領域9と、入出力要求の状態管
理を行うためのデータが保持されるプロセッサ側入出力
管理テーブル10が設けられている。
制御部12、入出力側入出力管理部13、入出力側入出
力管理テーブル14、及び入出力装置15により構成さ
れている。
装置11全体の制御を行う。入出力側入出力管理部13
は、プロセッサ2側からの入出力要求を受信するととも
に、この入出力要求の状態管理を入出力側入出力管理テ
ーブル14を使用しながら実施する。入出力装置15
は、入出力側入出力管理部13により受信した入出力要
求に従って外部記憶装置16とのデータ送受信を行う。
係る情報処理装置の動作を説明する。図2は入力要求が
発生した際のプロセッサ側の動作を説明するためのフロ
ーチャート、図3は入力要求が発生した際の入出力制御
装置側の動作を説明するためのフローチャートである。
憶装置16に対する入出力要求が発行されると(図2の
ステップA1)、この入出力要求は、まず、キャッシュ
メモリ5に保持される(図2のステップA2)。
の保持された入出力要求が入力要求か否かを判定する
(図2のステップA3)。この判定結果が入力要求であ
った場合のみ(図2のステップA3のY)、プロセッサ
側入出力管理部4は、即座に非同期入力要求を入出力制
御装置11側に対して発行する(図2のステップA
4)。
ェックポイント制御部6によりチェックポイントが取得
されるのを待機し(図2のステップA5〜ステップA
6)、チェックポイントが取得された際に(図2のステ
ップA6のY)、さらに同期入力要求を入出力制御装置
11側に対して発行する(図2のステップA7)。
発行された入出力要求が入力要求ではなかった場合、即
ち、出力要求であった場合には(図2のステップA3の
N)、同期出力のみが入出力制御装置11側に対して発
行されることになる。
側入出力管理部13がプロセッサ側からの入出力要求を
受信すると(図3のステップB1)、この入出力要求が
同期入力要求か否かを判定する(図3のステップB
2)。
合(図3のステップB2のN)、即ち、非同期入力要求
又は同期出力であった場合には、この要求された処理を
入出力装置15に通知して、外部記憶装置16による処
理を実施する(図3のステップB3)。
判定し(図3のステップB4)、入力要求でない場合
(図3のステップB4のN)、即ち、同期出力要求であ
った場合には、即座に処理結果の応答をプロセッサ側に
返却する(図3のステップB10)。
場合(図3のステップB4のY)、即ち、非同期入力要
求であった場合には、同期入力要求は受信済みであるか
否かを判定する(図3のステップB5)。
信済みであった場合には(図3のステップB5のY)、
プロセッサ2側でこの入力要求についてのチェックポイ
ントが取得されたことになるため、処理結果の応答をプ
ロセッサ側に返却する(図3のステップB10)。
には(図3のステップB5のN)、プロセッサ2側でこ
の入力要求についてのチェックポイントが取得されてい
ないことになるため、同期入力要求が受信されるまで処
理結果の応答を保留する(図3のステップB5〜ステッ
プB6)。
た入出力要求が同期入力要求であった場合(図3のステ
ップB2のY)、既に非同期入力要求により外部記憶装
置による入力処理が行われていることになるため、この
処理結果の応答が保留済みであるか否かを判定する(図
3のステップB7)。
あった場合には(図3のステップB7のY)、この保留
された処理結果の応答をプロセッサ側に返却する(図3
のステップB10)。
合には(図3のステップB7のN)、外部記憶装置によ
る入力処理が処理中ということになり、この処理の終了
を待機して(図3のステップB8〜B9)、終了次第、
この処理結果の応答をプロセッサ側に返却する(図3の
ステップB10)。
要求については、同期入力要求の受信と外部記憶装置に
よる入力処理の終了との双方とが完了したときに、この
入力処理の結果をプロセッサ2側に応答することにな
る。
ては、チェックポイント取得による各種退避処理を待機
することなく、先行して外部記憶装置に入力処理を開始
させることが可能となり、かつ、プロセッサ2側への応
答は、必ずチェックポイント取得後となるため、システ
ム障害発生後の復旧作業に支障を与えることがない。
による故障回復機構を有する情報処理装置において、そ
の入力処理時の応答時間を飛躍的に短縮することが可能
となる。
部記憶装置の入力処理については、チェックポイント取
得による各種退避処理を待機することなく、先行して外
部記憶装置に入力処理を開始させることが可能となる。
処理を統計的に観察してみると、システムの性格により
多少のばらつきがあるものの、平均すると入力処理が全
体の7割以上を占めることが多い。このため、詳記した
入力要求が発生した際に先行して外部記憶装置に入力処
理を開始させる本発明によれば、チェックポイントリス
タート方式による故障回復機構を有する情報処理装置に
おいて、その入力処理時の応答時間を飛躍的に短縮する
ことが可能となる。また、プロセッサ側への応答は、必
ずチェックポイント取得後となるため、システム障害発
生後の復旧作業に支障を与えることがない。
を示す図。
ッサ側の動作を説明するためのフローチャート。
制御装置側の動作を説明するためのフローチャート。
故障回復機構を有する情報処理装置において外部記憶装
置に対する入出力要求が発生した場合の動作原理を説明
するための概念図。
入出力制御部、4…プロセッサ側入出力管理部、5…キ
ャッシュメモリ、6…チェックポイント制御部、7…故
障回復部、8…共有メモリ、9…入出力データ領域、1
0…プロセッサ側入出力管理テーブル、11…入出力制
御装置、12…入出力装置制御部、13…入出力側入出
力管理部、14…入出力側入出力管理テーブル、15…
入出力装置、外部記憶装置。
Claims (2)
- 【請求項1】 プロセッサと、メモリと、外部記憶装置
とのデータ送受信を制御する入出力制御装置とがシステ
ムバスを介して接続される情報処理装置であって、チェ
ックポイントリスタート方式による故障回復機構を有す
る情報処理装置において、 上記プロセッサ側に、 キャッシュメモリと、所定のタイミングで上記キャッシ
ュメモリ上のデータ及びコンテクストを上記メモリに退
避し、システム障害が発生した際に上記メモリに退避し
たデータ及びコンテクストの内容からシステム回復を行
うチェックポイント制御/故障回復手段と、上記外部記
憶装置に対する入出力要求を発行するプロセッサ側入出
力制御手段と、上記プロセッサ側入出力制御手段からの
入出力要求を調べ、上記外部記憶装置に対する入力要求
が発行されたときに、上記メモリへの退避動作とは非同
期に第1の入力要求を上記入出力制御装置に対して発行
し、かつ上記メモリへの退避動作が実施されたときに、
さらに第2の入力要求を上記入出力制御装置に対して発
行するプロセッサ側入出力管理手段とを設け、 上記入出力制御装置側に、 上記プロセッサ側入出力管理手段から上記第1の入力要
求 を受信したと判定したときに、上記外部記憶装置から
の入力処理を開始させ、この入力処理と上記第2の入力
要求の受信との双方が完了したときに、その入力処理の
結果を上記プロセッサに応答する手段と を設けたことを
特徴とする外部記憶装置の入出力制御方式。 - 【請求項2】 プロセッサと、メモリと、外部記憶装置
とのデータ送受信を制御する入出力制御装置とがシステ
ムバスを介して接続される情報処理装置であって、チェ
ックポイントリスタート方式による故障回復機構を有す
る情報処理装置において、 上記プロセッサから上記入出力制御装置に上記外部記憶
装置に対する入力要求を発行するときに、上記プロセッ
サは、内部にもつキャッシュメモリの内容を上記メモリ
に退避するチェックポイント作業とは非同期に、第1の
入力要求を上記入出力制御装置に対して発行し、かつ上
記チェックポイント作業が実施されたときに、さらに第
2の入力要求を上記入出力制御装置に対して発行し、 上記入出力制御装置は、上記第1の入力要求を受信した
ときに、上記外部記憶措置から入力処理を開始し、この
入力処理と上記第2の入力要求の受信との双方が完了し
たときに、その入力処理の結果を上記プロセッサに応答
することを特徴とする外部記憶装置の入出力制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13387995A JP3148099B2 (ja) | 1995-05-31 | 1995-05-31 | 入出力制御方式及び入出力制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13387995A JP3148099B2 (ja) | 1995-05-31 | 1995-05-31 | 入出力制御方式及び入出力制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08328887A JPH08328887A (ja) | 1996-12-13 |
JP3148099B2 true JP3148099B2 (ja) | 2001-03-19 |
Family
ID=15115223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13387995A Expired - Fee Related JP3148099B2 (ja) | 1995-05-31 | 1995-05-31 | 入出力制御方式及び入出力制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3148099B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW355762B (en) * | 1996-12-26 | 1999-04-11 | Toshiba Co Ltd | Checkpoint rollback I/O control device and I/O control method |
SG11201603105VA (en) * | 2013-10-21 | 2016-05-30 | Ab Initio Technology Llc | Checkpointing a collection of data units |
-
1995
- 1995-05-31 JP JP13387995A patent/JP3148099B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08328887A (ja) | 1996-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5134712A (en) | System for recovering failure of online control program with another current online control program acting for failed online control program | |
JP2005242404A (ja) | コンピュータシステムの系切替方法 | |
CN110716793A (zh) | 一种分布式事务的执行方法、装置、设备及存储介质 | |
JP3148099B2 (ja) | 入出力制御方式及び入出力制御方法 | |
JPH02196355A (ja) | 記憶処理システム | |
US5878278A (en) | System for controlling connection requests by each IO controllers storing and managing a request queue wherein additional channel addresses can be added | |
US20030225898A1 (en) | Method of controlling storage control apparatus, storage control apparatus, and computer readable program for controlling the same | |
JPH0764930A (ja) | Cpu間相互監視方法 | |
JP3332098B2 (ja) | 二重化プロセッサ装置 | |
JP3006491B2 (ja) | トランザクション実行状態管理システム、管理方法、および管理プログラムを記憶する媒体 | |
JP2879480B2 (ja) | 冗長計算機システムの同期外れ時の切替方式 | |
JP2000148525A (ja) | サービスプロセッサ二重化システムの現用系負荷軽減方法 | |
JP2798558B2 (ja) | プリンタ装置制御方式 | |
JP2504515B2 (ja) | テスト・チャネル命令の実行制御方式 | |
JPH04305758A (ja) | 情報処理装置 | |
JPH09190417A (ja) | マルチプロセッサシステム | |
JP2555386B2 (ja) | 電子計算機システム | |
JP3007404B2 (ja) | 印刷装置および印刷方法 | |
JPH11167528A (ja) | データ処理システムのタイムアウト制御方法 | |
JP2545763B2 (ja) | ホットスタンバイシステムにおけるバッチ処理の再起動方式 | |
JPH06250865A (ja) | ウインドウシステムの障害時対応方法 | |
JPS6220584B2 (ja) | ||
JPH08115228A (ja) | 情報処理システム | |
JPS628830B2 (ja) | ||
JP2848442B2 (ja) | 任意メッセージデータ判別方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140112 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |