JP3140784B2 - 電子部品パッケージの3次元相互接続方法および該方法により得られる装置 - Google Patents
電子部品パッケージの3次元相互接続方法および該方法により得られる装置Info
- Publication number
- JP3140784B2 JP3140784B2 JP05515405A JP51540593A JP3140784B2 JP 3140784 B2 JP3140784 B2 JP 3140784B2 JP 05515405 A JP05515405 A JP 05515405A JP 51540593 A JP51540593 A JP 51540593A JP 3140784 B2 JP3140784 B2 JP 3140784B2
- Authority
- JP
- Japan
- Prior art keywords
- stack
- package
- forming
- pins
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 23
- 239000000463 material Substances 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000000930 thermomechanical effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000002775 capsule Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1094—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09118—Moulded substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
- H05K2203/1469—Circuit made after mounting or encapsulation of the components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Combinations Of Printed Boards (AREA)
Description
び該方法により得られる装置を目的としており、各パッ
ケージは、例えば集積回路などを含む半導体チップ、電
子回路またはセンサのような電子部品をカプセル内に密
封している。これらの部品は以後区別せずに部品または
チップという用語で示す。
使用される回路の数がますます増大しているという理由
からコンパクトであることの重要性がさらに増している
ことを考慮する必要がある。こうした意味から、例え
ば、米国特許第4,706,166号に記載されているような集
積回路スタックの製造が既に提案されている。該特許に
よれば、チップ自体がプリント回路上に配置されている
と共にプリント回路に対して互いに垂直に連結されてい
る。各チップの接続パッドがチップの同一側面上に設置
されている。この側面はプリント回路上に配置されてお
り、そこでプリント回路と接続されている。しかしこの
配置には特に半導体チップの一方の側面のみに設置する
ことが物理的に可能であるパッド数に関連した制限があ
る。さらにこの配置は、チップが標準品ではない(パッ
ドの配置を修正する必要がある)ので費用がかさむ。最
後に、このようにして作られた接続はアクセスがほとん
ど不可能であり、さらにこれらの接続は、アプリケーシ
ョンによって目視する必要があるにもかかわらず目視す
るとが出来ない。この欠点により使用が制限される。
ジをスタック化且つ相互接続し、スタックの面を相互接
続表面として使用することにより上記の制限を回避する
ことである。
れ、他方では部品のコストが削除される。何故ならば、
特に部品が半導体チップである場合には、通常プラスチ
ック製のパッケージに入ったチップが主として大量生産
によりチップのみのものより安い価格で市場に出回って
おり、さらに、これらのチップはテストが容易であり、
従ってコストが低いからである。
るような相互接続方法ならびに請求項6に規定されてい
るようなスタック化且つ相互接続されたパッケージを含
む装置を目的としている。
て示されている下記の説明から明らかになるであろう。
る。
例を示している。
例を示している。
る。
例を示している。
例を示している。
例を示している。
る。
いる。
同一の素子に付されており、さらに図面を明瞭にするた
めに実際のスケールとは異なる。
パッケージをスタック化することであり、各パッケージ
は、例えば集積回路が内部に組み立てられている半導体
チップのような電子部品を含んでいる。各パッケージは
さらに接続ピンを備えている。
ば長方形のパッケージが示されている。パッケージは、
例えばその二つの側面、例えば小さい側面上に出ている
接続ピン21を含んでいる。パッケージ内にその大きい側
面に沿って切り込みが作られている。そこには、全体的
に導電シート22上に配置されているチップ20と、パッケ
ージ2の内部に伸張していると共に導電線23によってチ
ップ20の接続パッド(図示せず)に接続されている二つ
のピン21とが見られている。一つの変形例においては、
シート22およびピン21は同一の導電シートから形成され
ており、部分21および22は特定の区域の外側に設置され
た部分によって連結保持されており、その後のカットは
この区域に沿って形成される。
ージを形成する例えばエポキシ樹脂のようなプラスチッ
ク材料24内に埋め込まれている。このパッケージは、例
えばTSOP{薄型小外形パッケージ(Thin Small Outline
Package)}タイプであってよい。
もう一つの例を示している。
ジ2と、半導体チップ20との断面が示されている。図2b
では、切り込みがピン21を横切って作られているのでピ
ンのパッケージ2内部にある部分を見ることは出来な
い。この変形例において、パッケージは良好な熱伝導材
料からなり且つヒートドレーン(drain thermique)を
形成する基板23をさらに含んでおり、該基板は少なくと
も部分的にパッケージ2の裏面を構成している。
ヒートドレーンがシート22から製造可能である。そのた
めに、シートはパッケージの側面の一つ、好ましくはピ
ンを含まない側面上で伸張している。
タック3の斜視図を示しており、パッケージは例えば図
2aに示されているようなものである。参照番号31および
32はピン21を含むスタックの面、参照番号33はスタック
の上面(パッケージ2に平行な)、および参照番号34は
他の側面の一つを示している。
ばエポキシ樹脂などの重合可能な樹脂のような電気絶縁
材料によりコーティングすることによってスタック化パ
ッケージを互いに連結させる。好ましい実施例において
は、パッケージおよびコーティングを介して伝達するこ
とによりチップの放熱を容易にし、且つ材料の膨張係数
値の大きな差により発生し得る破裂を避けるように、パ
ッケージを形成する材料と熱−機械的に整合するように
コーティング材料を選ぶ。
ピン21がスタックの面および場合によってはヒートドレ
ーンの面と同一面となるようにスタックをカットするこ
とである。
るこのステップ13の結果を示している。
ピン21が面32と同一面に保たれているのが分かる。パッ
ケージ2はコーティング材料のために見えないので点線
で示されている。
パッケージの場合のものである。ここでも参照番号3が
付されているスタックは、それぞれがヒートドレーン23
を含むパッケージ2から形成されている。これらのパッ
ケージはスタックの側面、即ち面34と同一面になってお
り、パッケージのピン21のように面34に対向する面は、
面31および32と同一面になっている。
23が同一面となっているスタック3の面34上に例えばリ
ブを有するラジエータ(radiateur ailettea)タイ
プのヒートシンク(dissipateur thermique)36がさら
に配置されている。同一タイプのヒートシンクを、面34
に対向し且つヒートドレーン23とも同一面になり得るス
タックの面上に配置してもよい。
は下記に説明するようなスタックの金属溶融後に接着す
ることなどによりラジエータ36を固定してもよい。
ク3の全ての面上に、例えば金属製の一つ(または複
数)の導電層を設置することである。
てスタック3の面上にピン21を互いに連結させる接続を
作ることである。
クの部分図である。
1、33および34が見られる。該図はさらに点線のパッケ
ージ21と、面31と同一面になっているその接続ピン21と
を示している。スタック3は、その一つまたは複数の
面、例えば面33上に、外部回路への電気接続用のスタッ
クパッドと称されているパッド35を含んでいる。ピン21
は互いに相互接続されていると共に、必要な場合には接
続Cによってスタックパッド35に接続される。
ている。この場合パッケージの全ての対応ピンは、各パ
ッケージについて、参照番号24が付された一つのピンを
除いては相互に且つスタックパッド35に接続されてい
る。メモリ選択入力に対応するこのピン24は、各パッケ
ージ毎に異なるスタックパッド35に個別に接続されてい
る。パッケージが24のようなピンをさらに多く含んでい
る場合には個別化が必要となることは当然であり、その
場合には各パッドについて同様な手続きが行われる。
ている。
り、該図には接続Cおよびスタックパッド35が見られ
る。図6bは、図6aの軸BBに沿った断面図である。
て形成されていると共に、参照符号Mが付された導電層
を局所的に破壊し、スタックの連結に使用される参照符
号Dが付された絶縁材料を露出させるレーザによって実
施される。この材料Dは、図面を明瞭にするために図6a
では点線で示されている。このようにして、層Mの残り
の部分からの接続Cの電気的絶縁が達成される。スタッ
クパッド35は、図6aに示されているものと同様なレーザ
エッチング技術によって製造されるのが有利である。
部が見えるように同一面になるレベルでスタック3のコ
ーティング材料内に溝を設け、これらの溝を接続C用に
選択された設計に従って作り(これらの溝はレーザによ
っても作ることが可能である)、次いで導電層(例えば
金属製の)スタック全体、面および溝上に形成する。最
後に、導電層を所望の接続を形成する溝内のみに残留さ
せるようにスタックの平らな表面から(例えば研磨また
はレーザによって)取り除くことである。
可能である。
の面または全ての面上にさえも配置可能であることに注
目すべきであり、その選択はアプリケーションに従って
行われる。パッケージ2が図2bに例として示されている
ようなヒートドレーン23を含んでいる場合には、このヒ
ートドレーンは、ピン21を配置するかまたはドレーン23
が同一面になる面上で接続Cを形成することが望ましい
場合には電気的絶縁材料(例えば、窒化アルミニウムま
たは炭化ケイ素)で作ることが可能である。
ップは、図7に示されているように接続ピンをスタック
上に固定することである。
面32、33および34が見られ、パッケージのピン21は面32
と同一面になっている。ピン21をスタックパッドに接続
させるいくつかの接続Cが例として示されている。しか
し、スタックパッドは例えば二つの格子37のピン36の端
部で覆われているので、この図では見ることはできず、
ピンは、部品のカプセル封入の分野では公知であるよう
に、平面XYに沿って切断された後でスタックの接続ピン
を形成するように構成されている。
スタック3には必ずしも接続ピンが備えられていないか
らである。スタックは、プリント回路に対して「平に」
( piat)に、即ちそのスタックパッド上に直接はん
だ付けすることにより取付可能であり、従ってパッケー
ジは回路に対して平行または垂直になるように配置され
るか、またはもう一つのスタック上に配置されるか、若
しくは適切な格子を介して配置される。
ク化パッケージによって形成されているブロックのスタ
ック化を行い、同時処理されるパッケージ数を増大さ
せ、その結果コストを削減させる。この実施例が図8に
示されている。
するためにパッケージをスタック化することである。
れているようないくつかの挿入層を加えることによっ
て、このようにして得られた一定数のブロックをスタッ
ク化することである。例えば、このようにして約20ブロ
ックをスタック化することが可能である。
ており、各ブロックは、例えば八つのパッケージ2によ
って構成されていると共に、例えばパッケージの全長に
亘って伸張または伸張していないヒートドレーン23を含
んでいる。二つのブロック94および95の間には、ブロッ
クのその後の分離を可能にするように設計されている楔
(cale)93が配置されている。そのために楔の寸法はパ
ッケージの寸法より大きくなっている。楔は例えばシリ
コン製である。示されている変形例では、さらに参照番
号91および92が付されたプリント回路タイプの二つの基
板が各ブロックの両側面に配置されて、接続を容易にし
ている。プリント回路は、例えばパッケージ2に接着
(層96)され且つ介在素子93を介して互いに連結されて
いる。回路91および92は、例えばエポキシ層の絶縁楔と
交換可能である。
に全ブロックを絶縁材料Dを介して互いに連結し、次い
で切り取るかまたは研磨する(ステップ13)。図9はス
テップ13の後の二つのブロックを示している。
で実施し、次いでステップ17でブロックを分離する。こ
のように、一定数の操作、特にブロックの側面上での接
続の形成が大量のブロック上で集合的に行われる。次い
で接続ピンを固定するための操作を実施することも可能
であることは勿論である。
続装置について説明したが、該装置はいくつかの利点を
有している。
ば、本発明においてはパッケージをスタックしており、
これはパッケージ間になんら間隔を置かずに行われるか
らである。
るパッケージと共に使用可能である。何故ならば、本発
明は一つまたは二つの側面にピンが無いようにするとい
うことを必要としないからである。
適用可能である。
に可能にする。
ストリップ形態で互いに結合されている状態のパッケー
ジの使用に適しているので製造コストが低い。従ってス
トリップはパッケージについて上記に記載されているよ
うにスタック化され、それによって多くのスタックを一
度に作ることが可能である。
ものではなく、さまざまな変形が可能である。図面は、
ほぼ同一寸法を有するパッケージスタックを示している
が、必ずしもそうである必要はない。パッケージが異な
る寸法を有している場合には、各パッケージ毎にパッケ
ージが接続されているプリント回路タイプの支持体を使
用して、最大のものの寸法に従って全パッケージが配置
されるという前提で本発明の適用が可能である。このプ
リント回路は多層であってもよく、それによって接続が
容易になる。
Claims (14)
- 【請求項1】少なくとも一つの電子部品を含むと共に接
続ピンを備えている密閉パッケージの3次元相互接続方
法であって、 ブロックを形成すべくパッケージをスタック化するステ
ップ(11)と、 電気的絶縁材料により、スタック化されたパッケージを
一緒に固定連結するステップ(12)と、 スタックの面と同一面になるようにパッケージのピンを
切り取るステップ(13)と、 スタックの面上でピンの間に電気的接続を形成するステ
ップ(15)と を含むことを特徴とする密閉パッケージの3次元相互接
続方法。 - 【請求項2】絶縁材料が重合可能な樹脂であることを特
徴とする請求項1に記載の方法。 - 【請求項3】電気的接続を形成するステップ(15)が、 スタックの全ての面上に導電層を設けることからなる第
1のサブステップと、 ピンを互いに接続させる電気的接続を形成するために導
電層をエッチングすることからなる第2のサブステップ
と の二つのサブステップに分割されることを特徴とする請
求項1または2に記載の方法。 - 【請求項4】接続を形成するステップが、 接続のための設計に従って、ピンが同一面になるレベル
でスタックに溝を形成するステップと、 溝が形成されたスタック全体の上に導電層を形成するス
テップと、 スタックの平表面上の導電層を接続を形成する溝内にの
み残すように除去するステップと のサブステップに分割されることを特徴とする請求項1
から3のいずれか1項に記載の方法。 - 【請求項5】エッチングまたは溝の形成がレーザによっ
て行われることを特徴とする請求項3または4に記載の
方法。 - 【請求項6】電気的接続を形成するステップの間に、ス
タックを外部回路と接続させるように設計されたいわゆ
るスタックパッドがさらに形成され、電気的接続により
少なくともいくつかのピンとスタックパッドとが互いに
連結されることを特徴とする請求項1から5のいずれか
1項に記載の方法。 - 【請求項7】パッケージが夫々、ヒートドレーンを形成
するシート又は基板(22;23)をさらに備えており、ピ
ンとシート又は基板とが、一つの同じ導電シートで形成
されることを特徴とする請求項1から6のいずれか1項
に記載の方法。 - 【請求項8】パッケージをスタック化する段階の後、ブ
ロックをスタック化する追加の段階(10)と、ブロック
のスタックに行なわれる電気的接続を結合、切断及び形
成する後続の段階(12、13、15)とを備えており、更
に、電気的接続を形成する段階の後、ブロックを分離す
る段階(17)を備えていることを特徴とする請求項1か
ら7のいずれか1項に記載の方法。 - 【請求項9】少なくとも一つの電子部品(20)を含むと
共に接続ピン(21)を備えているスタック化且つ相互接
続された密閉パッケージ(2)を含む装置であって、ス
タック化パッケージをコーティング且つ固定連結する絶
縁材料(D)を含み、パッケージのピンがスタックの面
と同一面であり、ピン間の接続(C)がスタックの面に
よって担持されることを特徴とするスタック化且つ相互
接続された密閉パッケージ(2)を含む装置。 - 【請求項10】スタックが、その一つまたは複数の面上
に形成されたスタックパッド(35)をさらに含んでお
り、該スタックパッドがスタック(3)と外部回路とを
接続するように設計されており、接続(C)がさらに少
なくともいくつかのピンとスタックパッドとをリンクさ
せることを特徴とする請求項9に記載の装置。 - 【請求項11】各パッケージ(2)が、伝導ヒートドレ
ーンを形成し且つスタックの面と同一面になる一つの基
板(23)をさらに含むことを特徴とする請求項9または
10に記載の装置。 - 【請求項12】各パッケージは、部品(20)およびピン
(21)が埋め込まれている絶縁材料(24)によって形成
されていることを特徴とする請求項9から11のいずれか
1項に記載の装置。 - 【請求項13】パッケージを形成する材料(24)および
コーティング材料(D)が熱−機械的整合を実現するこ
とを特徴とする請求項12に記載の装置。 - 【請求項14】パッケージを形成する材料(24)および
/またはコーティング材料がエポキシ樹脂であることを
特徴とする請求項12または13に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR92/03009 | 1992-03-13 | ||
FR9203009A FR2688630B1 (fr) | 1992-03-13 | 1992-03-13 | Procede et dispositif d'interconnexion en trois dimensions de boitiers de composants electroniques. |
PCT/FR1993/000239 WO1993018549A1 (fr) | 1992-03-13 | 1993-03-10 | Procede d'interconnexion en trois dimensions de boitiers de composants electroniques, et dispositif obtenu par ce procede |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06507759A JPH06507759A (ja) | 1994-09-01 |
JP3140784B2 true JP3140784B2 (ja) | 2001-03-05 |
Family
ID=9427647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05515405A Expired - Lifetime JP3140784B2 (ja) | 1992-03-13 | 1993-03-10 | 電子部品パッケージの3次元相互接続方法および該方法により得られる装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5885850A (ja) |
EP (1) | EP0584349B1 (ja) |
JP (1) | JP3140784B2 (ja) |
DE (1) | DE69331406T2 (ja) |
FR (1) | FR2688630B1 (ja) |
WO (1) | WO1993018549A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2719967B1 (fr) * | 1994-05-10 | 1996-06-07 | Thomson Csf | Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés. |
FR2797348B1 (fr) * | 1999-08-02 | 2001-10-19 | Cit Alcatel | Procede d'obtention d'un module, a haute densite, a partir de composants electroniques, modulaires, encapsules et module ainsi obtenu |
FR2802706B1 (fr) | 1999-12-15 | 2002-03-01 | 3D Plus Sa | Procede et dispositif d'interconnexion en trois dimensions de composants electroniques |
FR2805082B1 (fr) | 2000-02-11 | 2003-01-31 | 3D Plus Sa | Procede d'interconnexion en trois dimensions et dispositif electronique obtenu par ce procede |
US6426559B1 (en) | 2000-06-29 | 2002-07-30 | National Semiconductor Corporation | Miniature 3D multi-chip module |
US20020100600A1 (en) * | 2001-01-26 | 2002-08-01 | Albert Douglas M. | Stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same |
FR2832136B1 (fr) * | 2001-11-09 | 2005-02-18 | 3D Plus Sa | Dispositif d'encapsulation hermetique de composant devant etre protege de toute contrainte |
US7777321B2 (en) * | 2002-04-22 | 2010-08-17 | Gann Keith D | Stacked microelectronic layer and module with three-axis channel T-connects |
US6806559B2 (en) * | 2002-04-22 | 2004-10-19 | Irvine Sensors Corporation | Method and apparatus for connecting vertically stacked integrated circuit chips |
FR2857157B1 (fr) * | 2003-07-01 | 2005-09-23 | 3D Plus Sa | Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant |
FR2875672B1 (fr) * | 2004-09-21 | 2007-05-11 | 3D Plus Sa Sa | Dispositif electronique avec repartiteur de chaleur integre |
FR2884049B1 (fr) * | 2005-04-01 | 2007-06-22 | 3D Plus Sa Sa | Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion |
EP1724835A1 (en) * | 2005-05-17 | 2006-11-22 | Irvine Sensors Corporation | Electronic module comprising a layer containing integrated circuit die and a method for making the same |
FR2894070B1 (fr) * | 2005-11-30 | 2008-04-11 | 3D Plus Sa Sa | Module electronique 3d |
FR2895568B1 (fr) * | 2005-12-23 | 2008-02-08 | 3D Plus Sa Sa | Procede de fabrication collective de modules electroniques 3d |
DE102006017473A1 (de) * | 2006-04-13 | 2007-10-18 | Plus Orthopedics Ag | Gelenkpfanne, insbesondere für eine Hüftendoprothese |
FR2905198B1 (fr) * | 2006-08-22 | 2008-10-17 | 3D Plus Sa Sa | Procede de fabrication collective de modules electroniques 3d |
FR2911995B1 (fr) * | 2007-01-30 | 2009-03-06 | 3D Plus Sa Sa | Procede d'interconnexion de tranches electroniques |
FR2923081B1 (fr) * | 2007-10-26 | 2009-12-11 | 3D Plus | Procede d'interconnexion verticale de modules electroniques 3d par des vias. |
US8461542B2 (en) | 2008-09-08 | 2013-06-11 | Koninklijke Philips Electronics N.V. | Radiation detector with a stack of converter plates and interconnect layers |
FR2940521B1 (fr) | 2008-12-19 | 2011-11-11 | 3D Plus | Procede de fabrication collective de modules electroniques pour montage en surface |
FR2943176B1 (fr) | 2009-03-10 | 2011-08-05 | 3D Plus | Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee |
FR3033082B1 (fr) * | 2015-02-20 | 2018-03-09 | 3D Plus | Procede de fabrication d'un module electronique 3d a broches externes d'interconnexion |
US10321569B1 (en) | 2015-04-29 | 2019-06-11 | Vpt, Inc. | Electronic module and method of making same |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3029495A (en) * | 1959-04-06 | 1962-04-17 | Norman J Doctor | Electrical interconnection of miniaturized modules |
US3370203A (en) * | 1965-07-19 | 1968-02-20 | United Aircraft Corp | Integrated circuit modules |
US4551629A (en) * | 1980-09-16 | 1985-11-05 | Irvine Sensors Corporation | Detector array module-structure and fabrication |
US4487993A (en) * | 1981-04-01 | 1984-12-11 | General Electric Company | High density electronic circuits having very narrow conductors |
US4525921A (en) * | 1981-07-13 | 1985-07-02 | Irvine Sensors Corporation | High-density electronic processing package-structure and fabrication |
US4706166A (en) * | 1986-04-25 | 1987-11-10 | Irvine Sensors Corporation | High-density electronic modules--process and product |
JPS62293749A (ja) * | 1986-06-13 | 1987-12-21 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の3次元的実装構造およびその製造方法 |
US4953005A (en) * | 1987-04-17 | 1990-08-28 | Xoc Devices, Inc. | Packaging system for stacking integrated circuits |
US4862249A (en) * | 1987-04-17 | 1989-08-29 | Xoc Devices, Inc. | Packaging system for stacking integrated circuits |
US4983533A (en) * | 1987-10-28 | 1991-01-08 | Irvine Sensors Corporation | High-density electronic modules - process and product |
US4794092A (en) * | 1987-11-18 | 1988-12-27 | Grumman Aerospace Corporation | Single wafer moated process |
EP0354708A3 (en) * | 1988-08-08 | 1990-10-31 | Texas Instruments Incorporated | General three dimensional packaging |
US5019946A (en) * | 1988-09-27 | 1991-05-28 | General Electric Company | High density interconnect with high volumetric efficiency |
US4877752A (en) * | 1988-10-31 | 1989-10-31 | The United States Of America As Represented By The Secretary Of The Army | 3-D packaging of focal plane assemblies |
US5075253A (en) * | 1989-04-12 | 1991-12-24 | Advanced Micro Devices, Inc. | Method of coplanar integration of semiconductor IC devices |
WO1992003035A1 (en) * | 1990-08-01 | 1992-02-20 | Staktek Corporation | Ultra high density integrated circuit packages, method and apparatus |
US5043794A (en) * | 1990-09-24 | 1991-08-27 | At&T Bell Laboratories | Integrated circuit package and compact assemblies thereof |
FR2670323B1 (fr) * | 1990-12-11 | 1997-12-12 | Thomson Csf | Procede et dispositif d'interconnexion de circuits integres en trois dimensions. |
JPH04354363A (ja) * | 1991-05-31 | 1992-12-08 | Fujitsu Ltd | 半導体装置ユニット |
-
1992
- 1992-03-13 FR FR9203009A patent/FR2688630B1/fr not_active Expired - Lifetime
-
1993
- 1993-03-10 WO PCT/FR1993/000239 patent/WO1993018549A1/fr active IP Right Grant
- 1993-03-10 DE DE69331406T patent/DE69331406T2/de not_active Expired - Lifetime
- 1993-03-10 US US08/146,099 patent/US5885850A/en not_active Expired - Lifetime
- 1993-03-10 JP JP05515405A patent/JP3140784B2/ja not_active Expired - Lifetime
- 1993-03-10 EP EP93918735A patent/EP0584349B1/fr not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0584349A1 (fr) | 1994-03-02 |
WO1993018549A1 (fr) | 1993-09-16 |
DE69331406D1 (de) | 2002-02-07 |
DE69331406T2 (de) | 2002-08-08 |
JPH06507759A (ja) | 1994-09-01 |
US5885850A (en) | 1999-03-23 |
FR2688630A1 (fr) | 1993-09-17 |
FR2688630B1 (fr) | 2001-08-10 |
EP0584349B1 (fr) | 2002-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3140784B2 (ja) | 電子部品パッケージの3次元相互接続方法および該方法により得られる装置 | |
JP3326858B2 (ja) | 半導体チップに対する3dカプセル封じの方法および装置 | |
JP4519392B2 (ja) | 3次元マルチチップパッケージ及びその製造方法 | |
US9059181B2 (en) | Wafer leveled chip packaging structure and method thereof | |
US5571754A (en) | Method of fabrication of endcap chip with conductive, monolithic L-connect for multichip stack | |
JP3245006B2 (ja) | モノリシック電子モジュールの製造方法とその製造を容易にするためのワークピース | |
US7245021B2 (en) | Micropede stacked die component assembly | |
US4894706A (en) | Three-dimensional packaging of semiconductor device chips | |
EP0575806B1 (en) | Package for integrated circuit chips | |
US4855809A (en) | Orthogonal chip mount system module and method | |
EP0706219A1 (en) | Method and apparatus for a stress relieved electronic module | |
US5418687A (en) | Wafer scale multi-chip module | |
US20050023030A1 (en) | Printed circuit board with a heat dissipation element and package comprising the printed circuit board | |
KR20090079924A (ko) | 에지 컨넥트 웨이퍼 레벨 적층 | |
US9601474B2 (en) | Electrically stackable semiconductor wafer and chip packages | |
JPS61502294A (ja) | 高密度icモジュ−ルアセンブリ | |
JP3483280B2 (ja) | 電子コンポーネントパッケージの3次元相互接続方法及びそれによって形成される3次元コンポーネント | |
JPH08213548A (ja) | 3次元集積回路の製造方法 | |
JPH04273466A (ja) | 電子回路とその熱制御 | |
JPH1070232A (ja) | チップ・スタックおよびコンデンサ取付の配置 | |
JPH11168157A (ja) | マルチチップ半導体装置 | |
US6972243B2 (en) | Fabrication of semiconductor dies with micro-pins and structures produced therewith | |
US7838333B2 (en) | Electronic device package and method of manufacturing the same | |
JPH01235264A (ja) | 半導体集積回路装置 | |
JPH0575014A (ja) | 半導体チツプの実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071215 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |