JP3129438B2 - Ｍｏｓ ｅｅｐｒｏｍトランジスタセル及びその製造方法 - Google Patents

Ｍｏｓ ｅｅｐｒｏｍトランジスタセル及びその製造方法

Info

Publication number
JP3129438B2
JP3129438B2 JP04501941A JP50194192A JP3129438B2 JP 3129438 B2 JP3129438 B2 JP 3129438B2 JP 04501941 A JP04501941 A JP 04501941A JP 50194192 A JP50194192 A JP 50194192A JP 3129438 B2 JP3129438 B2 JP 3129438B2
Authority
JP
Japan
Prior art keywords
stripe
field oxide
oxide
opposing
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04501941A
Other languages
English (en)
Other versions
JPH05508262A (ja
Inventor
シューマン，スティーブン・ジェイ
ウー，ジェイムス・チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of JPH05508262A publication Critical patent/JPH05508262A/ja
Application granted granted Critical
Publication of JP3129438B2 publication Critical patent/JP3129438B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 技術分野 この発明はEEPROM構造に関し、かつEEPROMを製造する
方法に関する。
背景技術 電気的に消去可能なプログラム可能リードオンリメモ
リ、EEPROM、はデジタル回路でプログラミングを変更す
るまたはデータを記録する必要性がある応用で使用され
るMOSトランジスタ記憶素子である。これらの素子は不
揮発性のメモリと呼ばれ、電力が遮断されるとその記憶
状態を直ちに失うスタティックメモリ（SRAM）またはダ
イナミックメモリ（DRAM）として既知のメモリ素子と違
って、電力が除去された後その記憶状態を保持する。EE
PROMは1970年代に初めて現われ、その上に電荷が「トン
ネリング」として既知の現象によって注入され得る「フ
ローティングゲート」によって特徴付けられる。
かかる素子を記載する初期の論文は、1978年IEEE国際
固体回路会議レポートのイー・ハラリ（E.Harari）によ
る「256−ビット不揮発性のスタティックRAM（A 256−b
it Non−volatile Static RAM）」と題されるものであ
る。かかる回路において、相対的に高い電圧、約20ボル
ト、がフローティングゲートとドレインまたはドレイン
に関連する領域のような電荷供給領域との間に高い電界
を作りだすために使用される。電子は２つの領域を分離
する絶縁体に損傷を与えることなく電荷供給領域からフ
ローティングゲートを分離する非常に薄い絶縁体材料領
域をジャンプするまたは突き抜けることが可能であり、
これはファウラー−ノルドハイム（Fowler−Nordheim）
トンネリングとして既知の現象である。同様に、反対の
高い電圧を印加することによって、電荷はフローティン
グゲートから除去されることが可能であり、素子を放電
する。
イー・ハラリの米国特許第4,132,904号の図４および
図4aにおいて、フィールド酸化物の形成前に単一の拡散
ステップで形成されたドレインおよびソースを有するEE
PROMが示され、拡散とフィールド酸化物との間に重なり
がある。トンネリング領域はソースまたはドレイン電極
におよびその上に置かれた正方形である。フローティン
グゲートはチャネルに存し、かつ図4aで示されるように
２つの対向するフィールド酸化物障壁と重なる。
フローティングゲート上の電荷記憶はデジタル信号、
つまり１または０を表示し、かつフローティングゲート
を含むトランジスタが伝導し始めるしきい値電圧を観察
することによって読出され得る。第１のしきい値電圧は
フローティングゲート上の正の電荷記憶を示し、一方第
２のしきい値電圧は負の電荷記憶を示す。
MOS EEPROMはディー・フローマン−ベンチェコウス
キ（D.Frohman−Bentchkowsky）、ジェイ・マー（J.Ma
r）ジョージ・パーレゴス（George Perlegos）およびダ
ブリュウ・ジョンソン（W.Johnson）の米国特許第4,20
3,158号で見い出される。この設計はフローティングゲ
ートに電荷を供給する余分のまたは「第３の領域」を特
色とする。第１および第２の領域はソースおよびドレイ
ン領域である。薄い誘電体がフローティングゲートと第
３の領域との間に規定される。トンネリングは薄い誘電
体を介して第３の領域とフローティングゲートとの間に
発生する。
より最近のMOS EEPROM設計はガスト・パーレゴス（G
ust Perlgos）およびティー・シー・ウー（T.C.Wu）の
米国特許第4,882,750号で開示される。この設計はフロ
ーマン−ベンチェコウスキの設計と類似するセルを特色
とするが、セルを完全に横切ってかつそれを越えて延在
する第３の領域を有し、それはフィールド酸化物下に感
知できるほどに延在する。この設計は２つの拡散または
注入ステップを必要とする、なぜなら第３の領域の部分
を押下するために、第３の領域をフィールド酸化物の前
に据えることが必要であるからである。フィールド酸化
物が据えられた後で、かつフローティングポリまたは制
御ゲートが据えられた後、ソースおよびドレイン拡散が
第２の拡散または注入ステップで行なわれる。
米国特許第4,477,825号において、ヤロン（Yaron）他
はフィールド酸化物層の内側に置かれ、かつその境界か
ら変位される境界を有する薄い誘電体を有するEEPROM設
計を教示する。
この発明の目的はセルのサイズが低減され、かつ単純
化された製造プロセスを有するEEPROM設計を提供するこ
とである。
発明の概要 本発明者らはフィールド酸化物領域が確立された後フ
ローティングゲートトランジスタのソース、ドレインお
よびチャネルを規定する単一ステップの拡散プロセスを
特色とするEEPROM素子のためのストライプのまたは直線
状の幅の方向のジオメトリを考案した。幅方向の寸法は
平行で、距離をおいて設けられたフィールド酸化物障壁
間で、特にそれらの壁の内側境界間に存在する。この発
明の電極、薄い酸化物およびチャネルを規定する幅方向
の線はすべてある長さを有し、かつ対向するフィールド
酸化物障壁の内側境界領域の間をずっと延在する短いス
トライプとして現れる。
この発明はフィールド酸化物形成で始まる。フィール
ド酸化物が対向する幅方向の障壁とともに確立された
後、ソース、ドレインおよびチャネルは前に述べられた
単一のステップで確立される。２つの距離をおいて設け
られる電極およびチャネルを形成する単一のステップは
ドライブイン手順でのイオンの拡散が後に続くイオンの
注入を含む。イオンのドライブインはフィールド酸化物
との当接を生み出す。頂上からドレインを形成し、かつ
セルの両側でフィールド酸化物と当接するように形成す
ることによって、露出された端縁はなくなる、なぜなら
接合は基板表面より下のフィールド酸化物に抗して形成
され、かつゆえに薄い酸化物に露出されないからであ
る。本発明者らはこの方法が以前に開示された設計より
コンパクトなセルおよび単純な製造プロセスを可能にす
ることを発見した。
この発明はストライプまたは線として製作される薄い
酸化物ウインドを含み、そこで非常に薄い層の酸化物が
基板と接触する。ボリシリコンが生成されて薄い酸化物
によってドレインから分離されたフローティングゲート
を形成する。フローティングゲートの残余物はより厚い
酸化物によってドレイン部分、チャネルおよびソースを
含む基板から分離される。フローティングゲートは対向
する側上のフィールド酸化物と重なる。ウインド領域は
フローティングゲートおよびドレインにおよびそれらか
らトンネリングする電荷キャリアのためのトンネル領域
を規定する。言い換えれば、ウインド下の電荷供給領域
はMOSトランジスタのドレイン電極である。
セル幅はここでより小さく、かつその結果メモリセル
はよりコンパクトである。セル幅は特徴サイズを最小限
にするための製造装置の能力によってのみ制限される。
図面の簡単な説明 図１はこの発明に従うEEPROM構造の上面図である。
図2Aおよび図2Bは図１の線2A−2Aおよび2B−2Bに沿っ
てそれぞれ切り取られた側断面図である。
図３は図１の構造を製造するための方法における側断
面図である。
図４は線４−４に沿って切り取られた図３の側断面の
直角図である。
図５は図１の構造を製造するための方法における側断
面図である。
図６は線６−６に沿って切り取られた図５の側断面の
直角図である。
図７は図１の構造を製造するための方法における側断
面図である。
図８は線８−８に沿って切り取られた図７の側断面の
直角図である。
図９は図１の構造を製造するための方法における側断
面図である。
図10は線10−10に沿って切り取られた図９の側断面の
直角図である。
図11は図１の構造を製造するための方法における側断
面図である。
図12は線12−12に沿って切り取られた図11側断面図の
直角図である。
この発明を実行するためのベストモード 図１、図2Aおよび図2Bを参照して、狭い幅の電極EEPR
OM11が示され、対向するフィールド酸化物障壁12および
14の間で製作されている。「幅」寸法は図１の文字
「Ｗ」によって示され、一方長さは幅に垂直である。セ
ルジオメトリは平行な線、つまりストライプのみを使用
するので、活性セル幅は0.3マイクロメートルもの小さ
いものであってもよい。この構造はシリコンウェハ基板
13上に構築された。EEPROM構造の一部である電極はフロ
ーティングゲート15を含み、それは図2Aでのみ示される
酸化層17のような主に誘電層によって基板13上に支持さ
れる。制御ゲート19はフローティングゲート15上に延在
し、かつ絶縁層20によってそのゲートから距離をおいて
設けられる。
基板に注入されるのは平行で、ストライプ形状の表面
下のソース21およびドレイン23である。ソースおよびド
レインはストライプ形状のチャネル領域25によって距離
をおいて設けられることが理解されるであろう。ソース
21、ドレイン23およびチャネル25はすべて酸化物障壁12
および14の対向する内側境界に当接する対向する横方向
の端縁を有する。これらの境界はLOCOSが使用される場
合は先細の端縁であり、トレンチ分離が使用される場合
は垂直の壁である。この発明はどちらの状況においても
フィールド酸化物とのドレイン当接を考える。フローテ
ィングゲート15より下ではあるがドレイン23の上の領域
で基板13の上に横たわるのは図１の網状線を描かれた線
によって示されるストライプの非常に薄い酸化物27であ
る。薄い酸化物のストライプは電荷キャリアがドレイン
23からフローティングゲート15へトンネリングし得る領
域である。
他のトランジスタ構造が同一の酸化物障壁12および14
の間に製作されてもよい。たとえば、フローティングゲ
ートトランジスタを選択するトランジスタはフローティ
ングゲート構造に最も近くしばしば構築される。これら
は通常従来のMOSトランジスタであり、ゆえに図示され
ない。
図１に戻って、酸化物障壁の対向する端縁、つまり内
側の幅方向の境界は距離をおいて設けられた線24および
26で位置を示されておおよそ示される。対向する壁の狭
い空間は端縁から端縁まで1.5ミクロン未満であっても
よい。ストライプ電極21および23はチャネル25および薄
い酸化物ストライプ27と同様にすべてフィールド酸化物
の対向する横方向の端縁24および26に当接することが理
解されるであろう。フローティングゲート15は点線で示
される一方で、制御ゲートは図１に図示されないが、フ
ローティングゲートの頂上上にあるであろう。図2Aの対
向するフィールド酸化物障壁12および14はEEPROM活性電
極構造の横方向の限界を規定する。フローティングゲー
トは障壁の頂上上に延在し、かつ制御ゲートは隣接する
素子への信号の連通のためにフローティングゲートを越
えて延在する。ソースおよびドレインは図2Bで最もよく
わかるようにフィールド酸化物壁に平行に連通する。
フローティングゲート15の離れた幅方向の端縁は線20
および22によって示される。これらの端縁はフィールド
酸化物境界線24および26で限界を有するセル活性電極の
幅を越え、かつその結果フローティングゲートはフィー
ルド酸化物内側境界の外方向にフィールド酸化物部分と
重なる。重なりの程度は線22と26との間の文字アルフ
ァ、αによって示される。この寸法の低減は、望ましい
が、製造装置のアライメントトレランスによって制限さ
れる。
縦方向において、薄い酸化物ストライプ27は線28およ
び30によって示される両端縁を有し、ストライプの長さ
は文字Ｚによって示される。フローティングゲートの縦
方向の端縁は対向する平行線32および34によって示され
る。外方向の境界32と薄い酸化物境界線28との間のフロ
ーティングゲートの長さは文字ベータ、βによって示さ
れる。
チャネル25は対向する平行の縦方向の境界36および38
を有し、チャネルの長さは文字Ｙによって示される。チ
ャネル境界36と薄い酸化物ストライプ境界30との間の長
さは文字ガンマ、γによって示される。ある程度のγ、
好ましくは0.5μであるが、0.3μほどの低い幅が常にな
ければならない。この領域γの総長さ方向の広がりは側
拡散長プラスアライメントトレランスに等しい。チャネ
ル境界38とフローティングゲート外方向境界34との間の
長さは文字デルタ、δによって示される。好ましい実施
例において、長さβ、γ、およびδの低減は製造装置の
アライメントトレランスによって制限される。寸法Ｚお
よびＷはできるだけ小さくされるが、好ましくは製造プ
ロセスの所望の制御を有する線分解能能力によって制限
される。
要するに、パラメタα、β、γおよびδによって特徴
付けられるフローティングゲートトランジスタはプロセ
ス装置のアライメントトレランスに依存する。一方、セ
ル幅Ｗおよび酸化物ストライプ長さＺは製造装置の線分
解能能力に依存し得る。チャネル長さＹは、メモリセル
の非導電状態の場合の所望の動作ドレイン電圧のような
電気特性を重要と考えて、線分解能能力によって制限さ
れてもよいし、または別個に選択されてもよい。ドレイ
ンおよびソース電極、チャネルならびに薄い酸化物幅を
直線フィールド酸化物壁内にあるように規定することは
できるだけ小さい壁空間を有する効率的なプログラミン
グ特性を有するセルを結果としてもたらす。これはより
厚い酸化物誘電体のドレインキャパシタンスに対するフ
ローティングポリを最小限にする。薄い酸化物をチャネ
ルと同一の幅にすることはフィールド酸化物壁空間が効
率的なプログラミングにとって狭いことを必要とする。
フローティングゲートと電極またはチャネルとの間の総
キャパシタンスは低減されてきた。さらに、ソース、ド
レイン、チャネルおよび薄い酸化物ストライプの当接が
フィールド酸化物壁内に規定されることはセル幅の最小
限化を許容する。最小限のセル幅はフィールド酸化物壁
空間によって決定され、かつフローティングポリ空間プ
ラスフィールド壁の重なりによって決定される。
図３および図４を参照して、この発明に従うEEPROMの
形成を見ることが可能である。第１のステップは部分的
に基板13に延在するフィールド酸化物障壁12および14の
確立である。フィールド酸化物障壁は周知の「トレン
チ」分離によって形成され、シリコン基板のエッチン
グ、エッチングゾーンをほぼ垂直の壁を有する酸化物を
使ってまたはシリコン窒化物マスクの使用によって充填
すること、およびフィールド酸化物の成長を含む。フィ
ールド酸化物の厚さはほぼ（１）マイクロメートルであ
る。チャネルが最終的に存する基板13の中心部分はスト
ライプマスク39でマスクされる。マスク39はマスクを介
する、かつマスクの真下の基板領域へのドーパントの注
入を妨げる。マスクはまたマスクのいずれかの側上の基
板13に注入されるべき電極ストライプにアライメントを
与える。
図４において、基板のマスクされていない領域へのド
ーパントの注入は矢印Ａによって示される。100keVでの
2.8x1013イオン/cm2のドーズ量でのヒ素イオンの注入は
ｐ型の導電性である基板にｎ＋導電性の対向するストラ
イプを与える。図４において、ドレインは細長状のスト
ライプの対向するフィールド酸化物障壁12および14の間
に延在するドーピングによって形成されようとしてい
る。
図５および図６を参照して、ドレイン23、チャネル25
およびソース21が単一の注入ステップで規定されたこと
が示され、その後３時間の間1070℃での適度の拡散ドラ
イブインステップが続く。等価の拡散がより少ない時間
でかつより高い温度またはより長い時間でかつより低い
温度で、異なる温度での拡散性に従って達成され得るこ
とは周知である。ドレイン領域の低い表面濃度はフロー
ティングゲートから出る電子のトンネリングに十分では
ないであろう。ソースおよびドレイン領域の深さは約0.
6マイクロメートルであり、かつチャネルの有効長は約
1.0マイクロメートルである。図６において、ドレイン2
3はフィールド酸化物壁12および14の内側境界35および3
7と当接する対向する側面41および43を有することが示
され得る。当接は薄い酸化物領域上のフローティングポ
リ近くになるようにｎ＋から基板への接合を排除するの
に十分である。
電子をフローティングゲートからトンネリングさせる
ために、フローティングゲートが負に電荷された状態
で、かつドレイン電極に高い正の電圧を印加して、薄い
酸化物端縁近くのドレイン対フィールド酸化物壁境界で
の大きな電界を結果としてもたらす。もし当接距離があ
まりに小さければ、ドレイン接合は降伏し、かつ電流は
基板に流れるであろう。
図７および図８において、薄いゲート酸化物はドレイ
ン上のより厚い酸化物のストライプをまずエッチングす
ることによって成長される。薄いゲート酸化物それ自体
は対向するフィールド酸化物障壁間に延在するストライ
プとして成長される。酸化物ストライプ17の厚さはドレ
イン上で約80Åであり、かつドレイン23とフローティン
グゲートとの間の電荷キャリアのためのファウラー−ノ
ルドハイムトンネル領域として機能を果たす。
図９および図10において、ポリシリコンフローティン
グゲート15がドレイン23、ソース21およびチャネル上に
形成される。シリコン先端49を含むフローティングゲー
トは対向する側面51および53を有することが示される。
この発明において、電子はドレインストライプ23から薄
い酸化物17を介して先端49を経てフローティングゲート
15へとトンネリングし、逆作用によって削り除かれるま
でそこに存する。
図11および図12を参照して、誘電体層55がフローティ
ングゲート15上に生成されたまたは形成されたことが示
される。制御層19は絶縁誘電体層20上に生成されたポリ
シリコンである。
結果として生じる構造は非常にコンパクトであり、両
端部上のフィールド酸化物によって幅方向に規定される
が、しかしながら信頼性がありかつ製作が容易である、
なぜなら直線は、非直線パターンと比較して、ジオメト
リの最小のものにおいてでさえ制御することが相対的に
容易であるからである。さらに、トンネル酸化物の規定
が続く単一拡散におけるソースおよびドレインの製作は
先行の設計で必要とされたステップを排除する。
フロントページの続き (56)参考文献 特開 昭64−37876（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】MOS EEPROMトランジスタセルであって、 活性トランジスタメモリセルの幅制限を規定し、かつ少
    なくとも部分的に第１の導電型のウェハ基板に配置され
    る距離をおいて設けられた対向する第１および第２のフ
    ィールド酸化物障壁を有するフィールド酸化物と、 前記基板に拡散され、かつ前記第１のフィールド酸化物
    障壁から前記対向する第２のフィールド酸化物障壁へと
    幅方向にセルを横切って延在する第１の電極ストライプ
    とを含み、前記第１の電極ストライプは前記対向する第
    １および第２のフィールド酸化物障壁に当接する対向す
    る端部を有し、 前記基板に拡散され、かつ前記第１のフィールド酸化物
    障壁から前記対向する第２のフィールド酸化物障壁へと
    幅方向にセルを横切って延在する第２の電極ストライプ
    をさらに含み、前記第２の電極ストライプは、前記第１
    の電極ストライプに平行でかつそれから距離をおいて設
    けられ、かつそれらの間に対向する端部を有するチャネ
    ルストライプを規定し、前記第２の電極ストライプは前
    記対向する第１および第２のフィールド酸化物障壁と当
    接する対向する端部を有し、前記第１および第２の電極
    ストライプは前記第１の導電型と反対の第２の導電型で
    あり、 前記第１のフィールド酸化物障壁から前記対向する前記
    第２のフィールド酸化物障壁への幅方向にセルを横切っ
    て延在する薄い酸化物ストライプをさらに備え、前記薄
    い酸化物ストライプは、２つの両側面上のより厚い酸化
    物層と、２つの他の両側面上の前記第１および第２のフ
    ィールド酸化物障壁とによって囲まれ、かつ前記第１の
    電極ストライプに重なりかつその範囲内にあり、前記薄
    い酸化物は電荷のためのトンネリング領域として機能
    し、 前記チャネルストライプ上に配置され、かつ前記より厚
    い酸化物によって前記第１および第２の電極ストライプ
    から絶縁され、かつ前記薄い酸化物ストライプを覆いか
    つ前記対向する第１および第２のフィールド酸化物障壁
    および前記チャネルストライプと重なるフローティング
    ゲート電極ストライプを含み、それによって電荷は前記
    薄い酸化物ストライプを介して前記フローティングゲー
    トに伝えられることが可能であり、さらに 前記フローティングゲート電極ストライプ上にそれと絶
    縁された関係で配置される制御電極ストライプをさらに
    含む、MOS EEPROMトランジスタセル。
  2. 【請求項２】前記チャネルストライプと前記薄い酸化物
    ストライプとの間の距離は少なくとも0.30μｍである距
    離に等しい、請求項１に記載のトランジスタセル。
  3. 【請求項３】前記第１および第２の電極ストライプなら
    びに前記チャネルストライプは前記対向する第１および
    第２のフィールド酸化物障壁間で同一の幅を有する、請
    求項１に記載のトランジスタセル。
  4. 【請求項４】前記薄い酸化物ストライプならびに前記第
    １および第２の電極ストライプは、前記対向する第１お
    よび第２のフィールド酸化物障壁間で同一の幅を有す
    る、請求項３に記載のトランジスタセル。
  5. 【請求項５】MOS フローティングゲートトランジスタ
    セルを製造する方法であって、 第１の導電型の半導体基板に少なくとも部分的にフィー
    ルド酸化物を配置するステップを含み、前記フィールド
    酸化物は、幅方向にトランジスタセルの大きさを規定す
    る対向する境界を有する対向して距離をおいて設けられ
    た直線状の障壁を規定し、 １つのフィールド酸化物障壁から対向するフィールド酸
    化物障壁へと前記幅方向に前記トランジスタセルを横切
    って延在する平行な直線状のパターンの障壁内の基板
    に、単一のステップで、第２の導電型の平行で、距離を
    おいて設けられたドーピングされた領域を形成し、前記
    ドーピングされた領域を拡散して対向するフィールド酸
    化物障壁に当接する側面を有するソースおよびドレイン
    領域を形成するステップをさらに含み、ソースおよびド
    レイン領域間の前記半導体基板の領域はチャネルを形成
    し、 ドレイン領域の上方に薄い酸化物ストライプを形成し、
    周囲のより厚い酸化物層が前記ソースおよびドレイン領
    域ならびにチャネルの上方での前記薄い酸化物ストライ
    プの２つの両側面上に絶縁層を形成するステップをさら
    に含み、この薄い酸化物ストライプは直線状の境界を有
    し、かつ、前記フィールド酸化物障壁の前記対向する境
    界に当接するように前記幅方向に前記トランジスタセル
    を横切って延在し、前記薄い酸化物ストライプは、前記
    ドレイン領域上の前記より厚い酸化物層をエッチングす
    ることによってチャネルから離れたところに形成され、 前記薄い酸化物ストライプおよび前記チャネルの頂上に
    フローティングゲート電極を形成するステップをさらに
    含み、前記フローティングゲート電極は 前記対応するフィールド酸化物障壁に重畳し、 前記薄い酸化物ストライプを超えて前記ドレイン領域に
    重畳し、 前記ソース領域に重畳し、さらに フローティングゲート電極上に絶縁された関係で制御電
    極を形成するステップを含む、方法。
  6. 【請求項６】前記ドーピングされた領域を形成するステ
    ップはイオンを注入することによる、請求項５に記載の
    方法。
  7. 【請求項７】イオンを注入することによってドーピング
    された領域を形成する前記ステップは、１×1013cm-2よ
    り高いドーズ量でヒ素イオンを使用して基板に注入する
    ステップを含む、請求項５に記載の方法。
  8. 【請求項８】前記ドーピングされた領域を拡散する前記
    ステップは、１×1013cm-2より大きい濃度のヒ素イオン
    を使用し、かつ1040℃より高い温度で２時間より長い間
    実行される、請求項５に記載の方法。
JP04501941A 1990-11-21 1991-11-13 Ｍｏｓ ｅｅｐｒｏｍトランジスタセル及びその製造方法 Expired - Fee Related JP3129438B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/616,460 US5086325A (en) 1990-11-21 1990-11-21 Narrow width EEPROM with single diffusion electrode formation
US616,460 1990-11-21
PCT/US1991/008508 WO1992010002A1 (en) 1990-11-21 1991-11-13 Narrow width eeprom with single diffusion electrode formation

Publications (2)

Publication Number Publication Date
JPH05508262A JPH05508262A (ja) 1993-11-18
JP3129438B2 true JP3129438B2 (ja) 2001-01-29

Family

ID=24469563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04501941A Expired - Fee Related JP3129438B2 (ja) 1990-11-21 1991-11-13 Ｍｏｓ ｅｅｐｒｏｍトランジスタセル及びその製造方法

Country Status (7)

Country Link
US (1) US5086325A (ja)
EP (1) EP0511370B1 (ja)
JP (1) JP3129438B2 (ja)
KR (1) KR100193551B1 (ja)
AT (1) ATE171011T1 (ja)
DE (1) DE69130163T2 (ja)
WO (1) WO1992010002A1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3344598B2 (ja) * 1993-11-25 2002-11-11 株式会社デンソー 半導体不揮発メモリ装置
WO1995030226A1 (en) * 1994-04-29 1995-11-09 Atmel Corporation High-speed, non-volatile electrically programmable and erasable cell and method
DE19526012C2 (de) * 1995-07-17 1997-09-11 Siemens Ag Elektrisch lösch- und programmierbare nicht-flüchtige Speicherzelle
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6614692B2 (en) * 2001-01-18 2003-09-02 Saifun Semiconductors Ltd. EEPROM array and method for operation thereof
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6369422B1 (en) 2001-05-01 2002-04-09 Atmel Corporation Eeprom cell with asymmetric thin window
US7098107B2 (en) * 2001-11-19 2006-08-29 Saifun Semiconductor Ltd. Protective layer in memory device and method therefor
US6583007B1 (en) * 2001-12-20 2003-06-24 Saifun Semiconductors Ltd. Reducing secondary injection effects
US6700818B2 (en) * 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6917544B2 (en) * 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7178004B2 (en) * 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US7142464B2 (en) 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
US7123532B2 (en) * 2003-09-16 2006-10-17 Saifun Semiconductors Ltd. Operating array cells with matched reference cells
US7484329B2 (en) 2003-11-20 2009-02-03 Seaweed Bio-Technology Inc. Technology for cultivation of Porphyra and other seaweeds in land-based sea water ponds
US7317633B2 (en) 2004-07-06 2008-01-08 Saifun Semiconductors Ltd Protection of NROM devices from charge damage
US7095655B2 (en) * 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
US20060068551A1 (en) * 2004-09-27 2006-03-30 Saifun Semiconductors, Ltd. Method for embedding NROM
US7638850B2 (en) * 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US20060146624A1 (en) * 2004-12-02 2006-07-06 Saifun Semiconductors, Ltd. Current folding sense amplifier
US7535765B2 (en) 2004-12-09 2009-05-19 Saifun Semiconductors Ltd. Non-volatile memory device and method for reading cells
EP1686592A3 (en) 2005-01-19 2007-04-25 Saifun Semiconductors Ltd. Partial erase verify
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US20070141788A1 (en) * 2005-05-25 2007-06-21 Ilan Bloom Method for embedding non-volatile memory with logic circuitry
US7804126B2 (en) * 2005-07-18 2010-09-28 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US20070096199A1 (en) * 2005-09-08 2007-05-03 Eli Lusky Method of manufacturing symmetric arrays
US7221138B2 (en) 2005-09-27 2007-05-22 Saifun Semiconductors Ltd Method and apparatus for measuring charge pump output current
US20070087503A1 (en) * 2005-10-17 2007-04-19 Saifun Semiconductors, Ltd. Improving NROM device characteristics using adjusted gate work function
US20070120180A1 (en) * 2005-11-25 2007-05-31 Boaz Eitan Transition areas for dense memory arrays
US7352627B2 (en) * 2006-01-03 2008-04-01 Saifon Semiconductors Ltd. Method, system, and circuit for operating a non-volatile memory array
US7808818B2 (en) * 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US20070173017A1 (en) * 2006-01-20 2007-07-26 Saifun Semiconductors, Ltd. Advanced non-volatile memory array and method of fabrication thereof
US7760554B2 (en) * 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7692961B2 (en) * 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7638835B2 (en) 2006-02-28 2009-12-29 Saifun Semiconductors Ltd. Double density NROM with nitride strips (DDNS)
US7701779B2 (en) * 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7605579B2 (en) * 2006-09-18 2009-10-20 Saifun Semiconductors Ltd. Measuring and controlling current consumption and output current of charge pumps
WO2011152235A1 (ja) 2010-06-04 2011-12-08 株式会社シンク・ラボラトリー レーザ露光方法及び製品
JP6002160B2 (ja) 2012-02-07 2016-10-05 株式会社シンク・ラボラトリー グラビア製版ロールのペーパー研磨方法及びペーパー研磨装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4132904A (en) * 1977-07-28 1979-01-02 Hughes Aircraft Company Volatile/non-volatile logic latch circuit
US4203158A (en) * 1978-02-24 1980-05-13 Intel Corporation Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same
US4377818A (en) * 1978-11-02 1983-03-22 Texas Instruments Incorporated High density electrically programmable ROM
US4375087C1 (en) * 1980-04-09 2002-01-01 Hughes Aircraft Co Electrically erasable programmable read-only memory
US4477825A (en) * 1981-12-28 1984-10-16 National Semiconductor Corporation Electrically programmable and erasable memory cell
JPS58147154A (ja) * 1982-02-26 1983-09-01 Toshiba Corp 不揮発性半導体メモリ装置
EP0160003B1 (en) * 1983-08-29 1990-03-14 Seeq Technology, Incorporated Mos floating gate memory cell and process for fabricating same
US4822750A (en) * 1983-08-29 1989-04-18 Seeq Technology, Inc. MOS floating gate memory cell containing tunneling diffusion region in contact with drain and extending under edges of field oxide
JPS60161673A (ja) * 1984-02-02 1985-08-23 Toshiba Corp 不揮発性半導体メモリ
DE3576245D1 (de) * 1984-05-17 1990-04-05 Toshiba Kawasaki Kk Verfahren zur herstellung eines nichtfluechtigen halbleiter-eeprom-elementes.
JPS6415985A (en) * 1987-07-09 1989-01-19 Fujitsu Ltd Manufacture of semiconductor device
JPS6437876A (en) * 1987-08-03 1989-02-08 Fujitsu Ltd Manufacture of semiconductor device
JP2672530B2 (ja) * 1987-10-30 1997-11-05 松下電子工業株式会社 半導体記憶装置の製造方法
US4851361A (en) * 1988-02-04 1989-07-25 Atmel Corporation Fabrication process for EEPROMS with high voltage transistors
US5008721A (en) * 1988-07-15 1991-04-16 Texas Instruments Incorporated Electrically-erasable, electrically-programmable read-only memory cell with self-aligned tunnel
FR2638285B1 (fr) * 1988-10-25 1992-06-19 Commissariat Energie Atomique Circuit integre a haute densite d'integration tel que memoire eprom et procede d'obtention correspondant
JPH081933B2 (ja) * 1989-12-11 1996-01-10 株式会社東芝 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
EP0511370A1 (en) 1992-11-04
US5086325A (en) 1992-02-04
JPH05508262A (ja) 1993-11-18
KR100193551B1 (ko) 1999-07-01
DE69130163D1 (de) 1998-10-15
WO1992010002A1 (en) 1992-06-11
EP0511370B1 (en) 1998-09-09
ATE171011T1 (de) 1998-09-15
DE69130163T2 (de) 1999-05-20
EP0511370A4 (en) 1993-04-21
KR920704358A (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
JP3129438B2 (ja) Ｍｏｓ ｅｅｐｒｏｍトランジスタセル及びその製造方法
US5094968A (en) Fabricating a narrow width EEPROM with single diffusion electrode formation
US5747359A (en) Method of patterning polysilicon layers on substrate
US5756385A (en) Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
US6030869A (en) Method for fabricating nonvolatile semiconductor memory device
US6426896B1 (en) Flash memory cell with contactless bit line, and process of fabrication
US6351017B1 (en) High voltage transistor with modified field implant mask
KR100397048B1 (ko) 자기정렬매몰채널/접합적층게이트플래시메모리셀
US5637896A (en) High coupling ratio flash memory cell
JPH0685281A (ja) Ｅｅｐｒｏｍメモリ・セル構造及びその製造方法
JPH07221209A (ja) プログラム用の高い熱い電子注入効率のための浮遊ゲートとドレイン間にギャップを有するフラッシュｅｅｐｒｏｍセル
KR100350819B1 (ko) 전계효과장치
US6306737B1 (en) Method to reduce source-line resistance in flash memory with sti
US5656845A (en) EEPROM on insulator
KR100585097B1 (ko) 이이피롬 소자 및 그 제조방법
KR100243493B1 (ko) 비대칭의 비휘발성 메모리셀, 어레이 및 그 제조방법
KR100404523B1 (ko) 터널전류에의해제어되는전자사태항복에기초한조절가능한전류증폭작용을가지는반도체소자
KR100380774B1 (ko) 반도체 장치 및 그 제조 방법
CN100411177C (zh) 浮动栅极非易失性存储器及其制作方法
KR100349519B1 (ko) 분리된부동게이트를가지는반도체소자
US6348370B1 (en) Method to fabricate a self aligned source resistor in embedded flash memory applications
KR100233294B1 (ko) 반도체 메모리소자 및 그 제조방법
KR100277885B1 (ko) 불휘발성메모리소자및그제조방법
KR100303916B1 (ko) 플레쉬 메모리 셀의 제조방법
KR100261187B1 (ko) 불휘발성 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees