JP3128229B2 - 液晶ディスプレイ装置 - Google Patents
液晶ディスプレイ装置Info
- Publication number
- JP3128229B2 JP3128229B2 JP02185662A JP18566290A JP3128229B2 JP 3128229 B2 JP3128229 B2 JP 3128229B2 JP 02185662 A JP02185662 A JP 02185662A JP 18566290 A JP18566290 A JP 18566290A JP 3128229 B2 JP3128229 B2 JP 3128229B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- supplied
- liquid crystal
- resonance circuit
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、外部から映像信号とこれに同期したクロッ
ク信号とを供給して画像の表示を行う液晶ディスプレイ
装置に関する。
ク信号とを供給して画像の表示を行う液晶ディスプレイ
装置に関する。
本発明は液晶ディスプレイ装置に関し、外部から映像
信号に同期したクロック信号を供給する場合に、クロッ
ク信号の負荷容量に対して所定のコイルを設けて共振回
路を形成し、この共振回路の自励発振によってクロック
信号を供給することにより、駆動のための消費電力を小
さくして、簡単な構成で良好な画像の表示を行うことが
できるようにしたものである。
信号に同期したクロック信号を供給する場合に、クロッ
ク信号の負荷容量に対して所定のコイルを設けて共振回
路を形成し、この共振回路の自励発振によってクロック
信号を供給することにより、駆動のための消費電力を小
さくして、簡単な構成で良好な画像の表示を行うことが
できるようにしたものである。
液晶を用いてテレビ画像を表示することが提案されて
いる（特開昭59−220793号公報等参照）。
いる（特開昭59−220793号公報等参照）。
このような液晶ディスプレイ装置において、水平走査
に用いられる走査回路としては、従来から例えば第３図
に示すような回路が使用されている（特開平２−12222
号公報等参照）。
に用いられる走査回路としては、従来から例えば第３図
に示すような回路が使用されている（特開平２−12222
号公報等参照）。
すなわち図において、VDD,VSSへの電源ライン間にイ
ンバータＩを構成する素子IP,INと、それぞれクロック
信号で駆動されるスイッチング素子P,Nの設けられたク
ロックドインバータが用意される。なおこの例ではスイ
ッチング素子P,NがインバータＩを構成する素子IP,INの
内側に設けられているが、動作は上記の先行技術の回路
と同じである。
ンバータＩを構成する素子IP,INと、それぞれクロック
信号で駆動されるスイッチング素子P,Nの設けられたク
ロックドインバータが用意される。なおこの例ではスイ
ッチング素子P,NがインバータＩを構成する素子IP,INの
内側に設けられているが、動作は上記の先行技術の回路
と同じである。
そして例えば水平走査に用いる場合には、スイッチン
グ素子P,Nに水平画像クロック信号Hc及び▲▼が供
給されると共に、入力スタート信号Hsがクロック信号
Hc,▲▼に同期して駆動される初段のクロックドイ
ンバータI10に供給される。さらにこのインバータI10の
出力が通常構成のインバータI11を介して次段に供給さ
れると共に、インバータI11の出力がインバータI10の駆
動と反転で駆動されるクロックドインバータI12を介し
てインバータI10の出力に帰還される。これによってイ
ンバータI10〜I12にて１クロック期間のラッチが行われ
る。このラッチされた信号が出力信号φH1として取さ
れ、この出力信号φH1が例えば入力ビデオ信号VINの水
平方向のサンプリングを行うスイッチング素子S1のゲー
トに供給される。
グ素子P,Nに水平画像クロック信号Hc及び▲▼が供
給されると共に、入力スタート信号Hsがクロック信号
Hc,▲▼に同期して駆動される初段のクロックドイ
ンバータI10に供給される。さらにこのインバータI10の
出力が通常構成のインバータI11を介して次段に供給さ
れると共に、インバータI11の出力がインバータI10の駆
動と反転で駆動されるクロックドインバータI12を介し
てインバータI10の出力に帰還される。これによってイ
ンバータI10〜I12にて１クロック期間のラッチが行われ
る。このラッチされた信号が出力信号φH1として取さ
れ、この出力信号φH1が例えば入力ビデオ信号VINの水
平方向のサンプリングを行うスイッチング素子S1のゲー
トに供給される。
さらに次段以降、上述の回路が繰り返し設けられると
共に、これらの回路には一段毎にクロック信号Hc,▲
▼が反転されて供給されるように構成される。
共に、これらの回路には一段毎にクロック信号Hc,▲
▼が反転されて供給されるように構成される。
従ってこの回路に第４図A,Bに示すようなクロック信
号Hc,▲▼が供給され、同図Ｃに示すような入力ス
タート信号Hsが供給されると、各段からはそれぞれ同図
D,E‥‥に示すような出力信号φH1,φH2‥‥が取出され
る。そしてこれらの信号がスイッチング素子S1,S2‥‥
の各ゲートに供給されることによって、入力ビデオ信号
VINの水平方向のサンプリングが行われる。
号Hc,▲▼が供給され、同図Ｃに示すような入力ス
タート信号Hsが供給されると、各段からはそれぞれ同図
D,E‥‥に示すような出力信号φH1,φH2‥‥が取出され
る。そしてこれらの信号がスイッチング素子S1,S2‥‥
の各ゲートに供給されることによって、入力ビデオ信号
VINの水平方向のサンプリングが行われる。
ところが上述の走査回路において、クロック信号Hc,
▲▼の供給される信号ラインには、それぞれ、 Hc→（N10,P12）（N22,P20）（N30,P32）（N42,P40）
‥‥ ▲▼→（N12,P10）（N20,P22）（N32,P30）
（N40,P42）‥‥ のスイッチング素子のゲートが接続されている。この場
合にこれらのゲートには、素子の構造から寄生容量が形
成され、この容量は個々には小さいもののゲートの数が
数100以上になると全体では例えば240［pF］程度となっ
て、極めて大きな負荷容量が各クロック信号のラインに
接続されていることになる。
▲▼の供給される信号ラインには、それぞれ、 Hc→（N10,P12）（N22,P20）（N30,P32）（N42,P40）
‥‥ ▲▼→（N12,P10）（N20,P22）（N32,P30）
（N40,P42）‥‥ のスイッチング素子のゲートが接続されている。この場
合にこれらのゲートには、素子の構造から寄生容量が形
成され、この容量は個々には小さいもののゲートの数が
数100以上になると全体では例えば240［pF］程度となっ
て、極めて大きな負荷容量が各クロック信号のラインに
接続されていることになる。
一方、このようなクロック信号のライン駆動には、従
来は例えば第５図に示すようなトーテムポール型のバッ
ファ回路が用いられていた。すなわちこの図において、
電圧Vccの電源端子（10）と接地との間にバッファ回路
を構成するトランジスタ（11），（12）の直列回路が設
けられ、これらのトランジスタ（11）（12）のベースに
発振器（13）からのクロック信号が供給されると共に、
この接続中点に得られる信号が負荷容量（14）に供給さ
れる。
来は例えば第５図に示すようなトーテムポール型のバッ
ファ回路が用いられていた。すなわちこの図において、
電圧Vccの電源端子（10）と接地との間にバッファ回路
を構成するトランジスタ（11），（12）の直列回路が設
けられ、これらのトランジスタ（11）（12）のベースに
発振器（13）からのクロック信号が供給されると共に、
この接続中点に得られる信号が負荷容量（14）に供給さ
れる。
ところがこの場合に、このバッファ回路の消費電力
（Ｐ）は、 Ｐ＝CV2f＋PB ……（１） 但し、Ｃは負荷容量 Ｖはクロックの振幅 ｆはクロック周波数 PBはバイアスの電力 で与えられ、この式においてPBは回路構成等によって異
なるものであるが、CV2fは絶対的な値である。従って例
えば具体的にＣ＝240［pF］、Ｖ＝12［Ｖ］、ｆ＝4.8
［MHz］とすると、 Ｐ′＝CV2f＝240×10-12×122×4.8×106 ≒0.17［Ｗ］ がこのバッファ回路で最低消費される電力となり、さら
にこのようなクロック信号ラインが４本設けられている
と、４×0.17＝0.68［Ｗ］となり、これにPBのバイアス
の電力を加えると、１［Ｗ］程度がクロック信号のライ
ン駆動に消費されることになる。これは液晶ディスプレ
イ装置の消費電力としては極めて大きなものであった。
（Ｐ）は、 Ｐ＝CV2f＋PB ……（１） 但し、Ｃは負荷容量 Ｖはクロックの振幅 ｆはクロック周波数 PBはバイアスの電力 で与えられ、この式においてPBは回路構成等によって異
なるものであるが、CV2fは絶対的な値である。従って例
えば具体的にＣ＝240［pF］、Ｖ＝12［Ｖ］、ｆ＝4.8
［MHz］とすると、 Ｐ′＝CV2f＝240×10-12×122×4.8×106 ≒0.17［Ｗ］ がこのバッファ回路で最低消費される電力となり、さら
にこのようなクロック信号ラインが４本設けられている
と、４×0.17＝0.68［Ｗ］となり、これにPBのバイアス
の電力を加えると、１［Ｗ］程度がクロック信号のライ
ン駆動に消費されることになる。これは液晶ディスプレ
イ装置の消費電力としては極めて大きなものであった。
また上述の回路では、電源電圧Vccとしてクロック信
号の振幅（Ｖ＝12［Ｖ］）分の電圧が必要であり、大き
な電源電圧が要求されるものであった。
号の振幅（Ｖ＝12［Ｖ］）分の電圧が必要であり、大き
な電源電圧が要求されるものであった。
この出願はこのような点に鑑みてなされたもので、簡
単な構成でクロック信号のライン駆動の消費電力を低減
させるものである。
単な構成でクロック信号のライン駆動の消費電力を低減
させるものである。
本発明は、入力映像信号と、この入力映像信号に同期
したクロック信号とによって表示が行われるようにした
液晶ディスプレイ装置において、上記クロック信号の負
荷容量（１）に対して所定のコイル（２）を設けて共振
回路を形成すると共に、上記共振回路にトランジスタ
（５）を接続し、このトランジスタを介して発振器
（７）からの信号を上記共振回路に供給することによ
り、上記共振回路の自励発振によって上記クロック信号
を供給するようにした液晶ディスプレイ装置である。
したクロック信号とによって表示が行われるようにした
液晶ディスプレイ装置において、上記クロック信号の負
荷容量（１）に対して所定のコイル（２）を設けて共振
回路を形成すると共に、上記共振回路にトランジスタ
（５）を接続し、このトランジスタを介して発振器
（７）からの信号を上記共振回路に供給することによ
り、上記共振回路の自励発振によって上記クロック信号
を供給するようにした液晶ディスプレイ装置である。
これによれば、負荷容量とコイルにて共振回路が形成
され、この共振回路の自振発振によってクロック信号が
供給されるので、クロック信号の供給を発振を継続させ
るための極めて小さな消費電力だけで行うことができ、
駆動のための消費電力を小さくして、簡単な構成で良好
な画像の表示を行うことができる。
され、この共振回路の自振発振によってクロック信号が
供給されるので、クロック信号の供給を発振を継続させ
るための極めて小さな消費電力だけで行うことができ、
駆動のための消費電力を小さくして、簡単な構成で良好
な画像の表示を行うことができる。
第１図において、負荷容量（１）に対してコイル
（２）を介して電圧Vccの電源端子（３）が接続され
る。なお負荷容量（１）には直列に配線抵抗（４）が形
成されている。
（２）を介して電圧Vccの電源端子（３）が接続され
る。なお負荷容量（１）には直列に配線抵抗（４）が形
成されている。
さらにこの負荷容量（１）とコイル（２）の接続中点
にトランジスタ（５）のコレクタが接続される。このト
ランジスタ（５）のエミッタが抵抗器（６）を介して発
振器（７）に接続されると共に、抵抗器（８）を介して
接地され、このトランジスタ（５）のベースにバイアス
電圧源（９）が接続される。
にトランジスタ（５）のコレクタが接続される。このト
ランジスタ（５）のエミッタが抵抗器（６）を介して発
振器（７）に接続されると共に、抵抗器（８）を介して
接地され、このトランジスタ（５）のベースにバイアス
電圧源（９）が接続される。
従ってこの回路において、負荷容量（１）とコイル
（２）とは共振回路を構成している。そしてこの共振回
路に発振器（７）からの信号が供給されることによっ
て、負荷容量（１）には第２図に示すような電源電圧Vc
cを中心として正弦波のクロック信号が供給される。
（２）とは共振回路を構成している。そしてこの共振回
路に発振器（７）からの信号が供給されることによっ
て、負荷容量（１）には第２図に示すような電源電圧Vc
cを中心として正弦波のクロック信号が供給される。
このようにして負荷容量（１）にクロック信号が供給
される。そしてこの場合に、この回路の消費電力は、理
想的にはトランジスタ（５）のバイアス分だけである
が、現実には配線抵抗（４）による電力消費が発生し、
これが大部分を占めることになる。
される。そしてこの場合に、この回路の消費電力は、理
想的にはトランジスタ（５）のバイアス分だけである
が、現実には配線抵抗（４）による電力消費が発生し、
これが大部分を占めることになる。
そこでこれらによる消費電力（Ｐ）を計算すると、 但し、Ｃは負荷容量 Ｒは配線抵抗 Ｖはクロックの振幅 Ｌはコイルのインダクタンス Vccは電源電圧 で与えられ、この式において例えば具体的にＣ＝240［p
F］、Ｒ＝50［Ω］、Ｖ＝12［Ｖ］、Ｌ＝4.6［μＨ］Vc
c＝６［Ｖ］とすると、 Ｐ≒0.1［Ｗ］ となり、クロック信号ラインが４本設けられていたとし
ても、４×0.1＝0.4［Ｗ］であって、従来の回路に比べ
て消費電力を半減することができる。
F］、Ｒ＝50［Ω］、Ｖ＝12［Ｖ］、Ｌ＝4.6［μＨ］Vc
c＝６［Ｖ］とすると、 Ｐ≒0.1［Ｗ］ となり、クロック信号ラインが４本設けられていたとし
ても、４×0.1＝0.4［Ｗ］であって、従来の回路に比べ
て消費電力を半減することができる。
こうして上述の回路によれば、負荷容量とコイルにて
共振回路が形成され、この共振回路の自振発振によって
クロック信号が供給されるので、クロック信号の供給を
発振を継続させるための極めて小さな消費電力だけで行
うことができ、駆動のための消費電力を小さくして、簡
単な構成で良好な画像の表示を行うことができるもので
ある。
共振回路が形成され、この共振回路の自振発振によって
クロック信号が供給されるので、クロック信号の供給を
発振を継続させるための極めて小さな消費電力だけで行
うことができ、駆動のための消費電力を小さくして、簡
単な構成で良好な画像の表示を行うことができるもので
ある。
またこの回路によれば、クロック信号が電源電圧Vcc
を中心とした正弦波で形成されるので、電源電圧Vccを
クロックの振幅の1/2にすることができ、電源電圧を低
圧化することができる。
を中心とした正弦波で形成されるので、電源電圧Vccを
クロックの振幅の1/2にすることができ、電源電圧を低
圧化することができる。
この発明によれば、負荷容量とコイルにて共振回路が
形成され、この共振回路の自振発振によってクロック信
号が供給されるので、クロック信号の供給を発振を継続
させるための極めて小さな消費電力だけで行うことがで
き、駆動のための消費電力を小さくして、簡単な構成で
良好な画像の表示を行うことができるようになった。
形成され、この共振回路の自振発振によってクロック信
号が供給されるので、クロック信号の供給を発振を継続
させるための極めて小さな消費電力だけで行うことがで
き、駆動のための消費電力を小さくして、簡単な構成で
良好な画像の表示を行うことができるようになった。
第１図は本発明による液晶ディスプレイ装置の要部の一
例の構成図、第２図はクロック信号の波形図、第３図は
走査回路の一例の構成図、第４図はそのタイミングチャ
ート図、第５図は従来の装置の要部の構成図である。 （１）は負荷容量、（２）は共振回路を形成するコイ
ル、（３）は電圧Vccの電源端子、（４）は配線抵抗、
（５）はトランジスタ、（６）（８）は抵抗器、（７）
は発振器、（９）はバイアス電圧源である。
例の構成図、第２図はクロック信号の波形図、第３図は
走査回路の一例の構成図、第４図はそのタイミングチャ
ート図、第５図は従来の装置の要部の構成図である。 （１）は負荷容量、（２）は共振回路を形成するコイ
ル、（３）は電圧Vccの電源端子、（４）は配線抵抗、
（５）はトランジスタ、（６）（８）は抵抗器、（７）
は発振器、（９）はバイアス電圧源である。
Claims (1)
- 【請求項１】入力映像信号と、この入力映像信号に同期
したクロック信号とによって表示が行われるようにした
液晶ディスプレイ装置において、 上記クロック信号の負荷容量に対して所定のコイルを設
けて共振回路を形成すると共に、 上記共振回路にトランジスタを接続し、 このトランジスタを介して発振器からの信号を上記共振
回路に供給することにより、上記共振回路の自励発振に
よって上記クロック信号を供給するようにした液晶ディ
スプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02185662A JP3128229B2 (ja) | 1990-07-13 | 1990-07-13 | 液晶ディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02185662A JP3128229B2 (ja) | 1990-07-13 | 1990-07-13 | 液晶ディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0472971A JPH0472971A (ja) | 1992-03-06 |
| JP3128229B2 true JP3128229B2 (ja) | 2001-01-29 |
Family
ID=16174677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02185662A Expired - Fee Related JP3128229B2 (ja) | 1990-07-13 | 1990-07-13 | 液晶ディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3128229B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0936198A (ja) | 1995-07-19 | 1997-02-07 | Hitachi Ltd | 真空処理装置およびそれを用いた半導体製造ライン |
-
1990
- 1990-07-13 JP JP02185662A patent/JP3128229B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0472971A (ja) | 1992-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6302118B2 (ja) | 半導体装置 | |
| JP2000305504A (ja) | 電源発生回路およびその発生方法、ならびに液晶表示装置 | |
| US4496977A (en) | Synchronizing circuit for matrix television set | |
| US20030001800A1 (en) | Timing generating circuit for display and display having the same | |
| JPH0519156B2 (ja) | ||
| US5602560A (en) | Apparatus for driving liquid crystal display panel with small deviation of feedthrough voltage | |
| JPH0799452B2 (ja) | 表示駆動回路 | |
| JP3128229B2 (ja) | 液晶ディスプレイ装置 | |
| JP2000010533A (ja) | 液晶表示装置 | |
| KR0134919B1 (ko) | 티에프티 액정표시장치 구동회로 | |
| JPH02277311A (ja) | ゲート処理発振器 | |
| JPH0628423B2 (ja) | 画像表示装置 | |
| JPH11275379A (ja) | ディスプレイ | |
| JPH10142575A (ja) | 表示装置駆動回路 | |
| JP3130701B2 (ja) | 発振装置 | |
| JP3371824B2 (ja) | 容量負荷駆動回路 | |
| JPH0246145Y2 (ja) | ||
| JPS5815304A (ja) | 発振装置 | |
| JPH0683415B2 (ja) | 液晶駆動回路 | |
| TW490651B (en) | Liquid crystal display | |
| JP2604475Y2 (ja) | 液晶パネルの駆動回路 | |
| JP2001272954A (ja) | 表示装置およびその電源回路 | |
| KR930003568Y1 (ko) | 컬러 모니터의 모드별 수평진폭 제어회로 | |
| KR930002666Y1 (ko) | 모니터의 수직 출력회로 | |
| JPS59134906A (ja) | 周波数変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |