JPH10142575A - 表示装置駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 液晶等を用いた表示装置にて、交流駆動に伴
って駆動電圧が揺動する電源を用い、耐圧が駆動電圧の
全振幅以下のＩＣで電極駆動回路を構成することによ
り、装置を小型化、低価格化、低消費電力化できる。そ
の場合、表示コントローラから駆動回路に供給される種
々の制御信号も、揺動電源電圧に同期して揺動するもの
でなければならない。 【解決手段】 表示コントローラと電極駆動回路の間
に、通常の制御信号を揺動電源電圧の揺動と共に揺動す
る信号に変換するレベルシフタを設ける。トランジス
タ、ダイオード等の回路素子により、簡単で有効に動作
するレベルシフタを構成する。レベルシフタをＩＣ化す
る場合、ブロック別に表示コントローラＩＣまたは電極
駆動回路ＩＣに含めてＩＣ化することにより、配線を簡
略化できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光電材料としてエ
レクトロルミネセンスや液晶を用い、駆動電極をマトリ
クス配置した表示装置を、時分割方式により交流的に駆
動するための駆動回路に関するものである。

【０００２】

【従来の技術】小型のテレビやコンピュータ等に使用さ
れる表示装置、例えば液晶表示装置においては、一般に
時分割駆動が用いらる。これは２枚の透明基板間に液晶
材料を挟持した構造の表示パネルに、走査電極群と信号
電極群を直交させてマトリクス状に配置し、選択信号に
より走査電極を順次選択する一方、信号電極に画像信号
を加え、液晶に両信号の差電圧を印加して動作させるこ
とにより、画像を表示するものである。

【０００３】本発明の出願人は、先に特願平1-105235号
（特公平7-99452 号）により、このような表示装置の駆
動回路に関する発明を出願した。この出願の図面の一部
を図１１に示す。ＴＰ１、ＴＰ２、．．．、ＴＰｎは、
液晶の時分割駆動において、走査電極に加える走査信号
であって、その値は走査電極の選択時には最大電圧であ
るＶＤ２またはＶＳ２、非選択時にはバイアス電圧であ
るＶＭ＋またはＶＭ−である。従って回路にかかる全電
圧範囲は図示のようにＶ０であり、走査電極の駆動回路
としては耐圧がＶ０以上のものを使うことになる。画像
のコントラストを上げて表示品質をよくするためには、
液晶にかかる駆動電圧をある程度高くする必要があり、
それに応じて駆動回路の耐圧も高くしなければならない
が、集積回路（ＩＣ）においては、耐圧を高くすると素
子の寸法が大きくなって集積度を上げることが困難にな
る。近年、ＩＣを液晶パネルのガラス基板に搭載したい
わゆるチップ・オン・グラス方式などの構造が用いられ
るが、ＩＣを小さくできないと装置の小型化に差し支え
るし、ＩＣは寸法が大きくなるにつれて製作費が上が
る。また、動作電圧が高いとそれに応じて消費電流も増
加し、携帯用の小型機器などでは電池寿命が短くなるな
どの不利がある。

【０００４】ところで、図１１の走査信号ＴＰ１、ＴＰ
２、．．．、ＴＰｎはいわゆる交流駆動方式であって、
１フレーム毎に波形の極性が反転している。これは直流
駆動では交流駆動に比し液晶の寿命が極端に短くなるた
めである。従って全体的な動作電圧は前記のようにＶ０
であるが、各フレーム内を見れば動作電圧はＶ１であっ
てＶ０より小さい。そこで、ＶＤＤ、ＶＳＳなどと呼ば
れるＩＣの電源電圧は、時間とともに変化することはな
く一定なのが普通であるが、電源電圧として図１１の最
上段の波形図のように、ＶＤ(ｔ)とＶＳ(ｔ)が１フレー
ム毎に時間的に同期してレベルが上下に揺動し、かつ両
者の電位差がＶ２（＞＝Ｖ１）で一定しているものを用
いることができるならば、ＩＣは耐圧がＶ２相当のもの
であればよく、しかも出力する走査信号はＴＰ１、ＴＰ
２、．．．、ＴＰｎのごとく全振幅がＶ０であって、Ｉ
Ｃの耐圧以上であるものを出力できる。ＩＣの所要耐圧
はＶ０の２／３〜１／２となり、ＩＣの小型化、低廉
化、低消費電力化等に寄与する。なお、電源電圧のレベ
ル変化の周期は、表示装置の設計方針に従って画像表示
の数フレームに亘る場合があり、この例のように１フレ
ームであるとは限らない。先の出願は、このように揺動
する電源電圧を作り出すことにより、耐圧が出力信号の
全振幅以下であるＩＣを用いて表示装置の駆動回路を構
成する発明に関するものである。

【０００５】

【発明が解決しようとする課題】前記の出願の発明は、
揺動電源を導入することにより、ＩＣ耐圧以上の振幅の
電気信号を出力するのが主眼であり、電極の駆動回路が
駆動信号を作成する過程については、駆動回路に論理回
路を設けて、利用可能な電圧のうち適宜のものを所要の
タイミンングで選択して出力するという原理的な構成を
示すに止どまっていた。

【０００６】実際の製品では駆動回路はいくつかの制御
信号の入力を受けて駆動信号を出力する。これらの制御
信号は周期、デューティ比等は様々であるが、通常の固
定電源で動作する駆動回路に対する場合は、基本的に単
純な方形波のデジタル信号である。然るに、前述のよう
な揺動電源で動作する駆動回路においては、電圧レベル
の上下に応じて、駆動回路への入力信号もまたレベルが
上下するものでなければならない。本発明は、駆動回路
への入力信号を基本波形からレベルの揺動を伴った出力
波形に変換するための、簡単で確実に動作する構成を提
供するものである。

【０００７】

【課題を解決するための手段】上記の課題を解決するた
め、本発明は揺動電源生成回路を備えた表示装置駆動回
路において、コントローラが出力する走査電極駆動回路
用の制御信号毎にレベルシフタを設け、各レベルシフタ
には揺動電源生成回路の生成する揺動電源電圧を印加す
るとともに、各制御信号をそれぞれのレベルシフタに入
力することにより、制御信号が電源電圧の揺動に同期し
て揺動するとともに、振幅も揺動電源電圧に適合するご
とく変換されて、レベルシフタから揺動制御信号が出力
されるように構成するものである。

【０００８】このようなレベルシフタはＩＣ化が可能で
あり、その場合、レベルシフタを構成する複数のブロッ
ク全部を１個のＩＣにすること、ブロック別にＩＣ化す
ること、ブロックの一部をＩＣ化し、他のブロックは個
別部品で構成すること、などの選択ができる。そしてブ
ロック別にＩＣ化する場合、ブロックによっては表示コ
ントローラＩＣまたは電極駆動回路ＩＣに組み込んで、
これらと一体にＩＣ化することにより配線の簡略化が可
能になる。

【０００９】

【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。表示装置の例として液晶によるもの
を取り上げる。

【００１０】図１は本発明による液晶表示装置のブロッ
ク線図である。１は表示コントローラで表示信号２、各
種の制御信号３を出力する。４は電源で例えば電池であ
る。５は揺動電源生成回路で電源４の電圧を受けるとと
もに、表示コントローラ１からの制御信号３のうち交流
化信号ＤＦが入力されて、揺動電源電圧６を出力する。
７は液晶パネルで、その基板には走査電極駆動回路８と
信号電極駆動回路９が搭載されている。表示コントロー
ラ１からの表示信号２は信号電極駆動回路９に入力され
る。１０は本願が特徴とするレベルシフタである。レベ
ルシフタ１０は、表示コントラーラ１が出力する制御信
号３のうち、走査電極駆動回路８の制御用のものに対し
それぞれ設けられる。レベルシフタにより変換された制
御信号が、揺動制御信号１１として走査電極駆動回路８
に入力される。

【００１１】次に、本発明における揺動電源生成回路５
について説明する。図２に、図１に示した構成ブロック
のうち、表示コントローラ１、電源４および揺動電源生
成回路５を示す。揺動電源生成回路５には電源４から電
圧ＶＴＰＧおよびこれより低い電圧ＶＭが印加されると
ともに、表示コントローラ１から交流化信号ＤＦが入力
される。そして揺動電源生成回路５は揺動電源電圧ＶＤ
ＤおよびＶＳＳを出力する。

【００１２】図４の動作波形図に見るように、出力電圧
ＶＤＤは、電圧ＶＭを低電位として、全振幅ＶＴＰＧで
交流化信号ＤＦに同期して変動する波形、出力電圧ＶＳ
Ｓは、電圧ＶＭを高電位として、全振幅ＶＴＰＧで同じ
く信号ＤＦに同期して変動する波形となり、このＶＤＤ
とＶＳＳが本発明の表示装置駆動回路の揺動電源電圧と
して用いられる。

【００１３】図３に揺動電源生成回路５の実際の回路を
示す。図３の回路では相補型の電界効果トランジスタ３
１と３２によりインバータを構成しており、インバータ
には電源電圧ＶＴＰＧが印加される。インバータへの入
力である交流化信号ＤＦは図４の上段に示すような方形
波で、その半周期が前述のように設計仕様に従って表示
の１フレームないし数フレームに相当するものである。

【００１４】インバータにＤＦ信号が入力すると、図３
のＯ点における出力電圧は、ほぼ接地電位と電源電圧Ｖ
ＴＰＧ間を入力ＤＦとは反転して変化する波形になる。
出力点Ｏにはダイオード３３、３４とコンデンサ３５、
３６の回路が接続され、ダイオード３３、３４の中点に
電源電圧ＶＭが印加されている。簡単のためダイオード
における電圧降下等を無視して考えると、インバータ出
力が低電位の半周期には、ダイオード３３を介してコン
デンサ３５が右側を＋にしてほぼＶＭの電圧に充電さ
れ、インバータ出力が高電位の半周期には、ダイオード
３４を介してコンデンサ３６が左側を＋にしてほぼＶＴ
ＰＧ−ＶＭの電圧に充電される。これらの電圧がＯ点に
おけるインバータの出力電圧に重畳されて、ダイオード
対の両端に出力電圧ＶＤＤおよびＶＳＳとして現れるの
である。

【００１５】次に、本発明におけるレベルシフタ１０に
ついて説明する。図５はレベルシフタ１０の第１の実施
形態のブロック線図であり、入力部５１、切り替え部５
２および出力部５３に区分される。入力部５１はインバ
ータ５４を備え、表示コントローラからの制御信号を受
けて、制御信号と同じ信号およびインバータ５４を経て
波形が反転した信号を出力し、これらを切り替え部５２
に、入力信号ＩＮおよび入力信号ＩＮｂとして入力す
る。そして切り替え部５２は信号ＯＵＴ１、ＯＵＴ２を
出力し、これらを出力部５３に入力する。出力部５３に
は、前述の揺動電源生成回路で生成された揺動電源電圧
ＶＤＤおよびＶＳＳが印加されており、出力部５３から
の出力信号は、ＶＤＤ、ＶＳＳによって振幅が決まると
ともに、ＶＤＤ、ＶＳＳの揺動に対応してレベルの変化
する揺動制御信号となる。

【００１６】図６に、図５のレベルシフタの実際の回路
を示す。また、図７はこの回路の動作波形図であって、
入力信号、揺動電源電圧ＶＤＤ、ＶＳＳおよび出力信号
を示す。図６の左側の回路が図５の切り替え部５２に相
当し、右側の回路が出力部５３に相当する。切り替え部
５２にて、入力ＩＮｂから出力ＯＵＴ１に至る上半分
と、入力ＩＮから出力ＯＵＴ２に至る下半分は同一の構
成である。そこで上半分を見ると、Ｐチャネル電界効果
トランジスタ（Ｐ−ＦＥＴ）６１、Ｎチャネル電界効果
トランジスタ（Ｎ−ＦＥＴ）６２およびダイオード６
５、６６からなり、両ＦＥＴ（６１）、（６２）のソー
ス同士を接続した箇所に電源電圧ＶＭが印加されてい
る。そして両ダイオード６５、６６の中間点が出力端子
ＯＵＴ１になっている。これらのダイオードは電流制御
素子として働く。また、ダイオード６９と抵抗７０によ
るクランプ回路を用いて、Ｐ−ＦＥＴ（６１）のゲート
電圧の上限をＶＭに固定している。一方、同様のクラン
プ回路が、Ｎ−ＦＥＴ（６２）のゲート電圧の下限をＶ
Ｍに固定している。そして両ＦＥＴのゲートは、それぞ
れ直流遮断用のコンデンサ７１を介して入力端子ＩＮｂ
に接続されている。

【００１７】図６の右側の出力部５３では、互いに逆向
きのインバータ７２と７３の入力端子と出力端子を環状
に接続したリングインバータに、第３のインバータ７４
が接続されている。これらのインバータは、前述の揺動
電源電圧ＶＤＤとＶＳＳによって駆動される。切り替え
部５２の動作を考えると、上半分の回路について、入力
信号ＩＮｂが低レベルであればＰ−ＦＥＴ（６１）がオ
ンになるとともにＮ−ＦＥＴ（６２）がオフになり、ダ
イオード６５が電源電圧ＶＭに接続されるとともにダイ
オード６６はＶＭから切り離される。入力信号ＩＮｂが
高レベルであれば両ＦＥＴのオン・オフが逆転し、電源
電圧ＶＭとダイオードの接続状態も逆転する。切り替え
部５２の下半分の動作も同様であるが、入力ＩＮは上半
分の入力ＩＮｂに対し波形が反転しているから、上半分
と下半分とでは電源電圧ＶＭに対するダイオードの接続
状態が対称になる。

【００１８】次に、図７の上段のような入力信号があっ
た場合を例にとって、図５のレベルシフタの動作を説明
する。図７にて入力信号が低電位ａにあるとする。ま
た、この時、電源電圧ＶＤＤ、ＶＳＳは高レベルにあ
り、出力信号はａ′のごとく電源高レベル時の低電位Ｖ
Ｍであるとする。これは、図６の出力部５３にて、出力
端子７６が低電位ＶＭということであるから、インバー
タ７４の入力点、すなわちリングインバータの出力点７
５は高電位のＶＭ＋ＶＴＰＧ、リングインバータの入力
点であるＯＵＴ１端子は低電位のＶＭである。リングイ
ンバータの出力点７５をＯＵＴ２端子にしており、高電
位ＶＭ＋ＶＴＰＧが現れている。

【００１９】一方、切り替え部５２では、入力信号ＩＮ
が低電位であるからＦＥＴ（６２）、（６３）が導通し
ており、電源電圧ＶＭはダイオード６６、６７を介して
出力側端子ＯＵＴ１、ＯＵＴ２に接続されている。切り
替え部５２のＯＵＴ１、ＯＵＴ２端子と出力部５３のＯ
ＵＴ１、ＯＵＴ２端子は互いに接続されているが、ダイ
オード６６は両端子とも電圧ＶＭがかかるから電流は流
れず、またダイオード６７は左側が電圧ＶＭであるのに
対し右側が出力部５３のＯＵＴ２端子の高電位ＶＭ＋Ｖ
ＴＰＧであって、逆電圧であるからダイオード６７にも
電流は流れない。かくして図７の入力信号のａ電位に対
し、出力信号のａ′電位が持続する。

【００２０】ここで図７の入力信号が変化して、ｂの高
電位になったとする。まず、図６の切り替え部５２に
て、ＦＥＴのオン、オフが反転して６１、６４がオンと
なり、ＯＵＴ１端子はダイオード６５、ＯＵＴ２端子は
ダイオード６８を介して電源電圧ＶＭに接続される。出
力部５３を見ると、上述のようにＯＵＴ１端子の電位は
ＶＭ、ＯＵＴ２端子の電位はＶＭ＋ＶＴＰＧだったので
あるから、ＯＵＴ２端子の電位はダイオード６８を通じ
て電圧ＶＭに引き下げられる。これによってインバータ
７３の入力電圧が低下したことになり、インバータ７３
の出力端子は高電位ＶＭ＋ＶＴＰＧとなる。従ってイン
バータ７２、７４の動作により、リングインバータの出
力点７５には低電位ＶＭ、インバータ７４の出力端子７
６には高電位ＶＭ＋ＶＴＰＧの出力信号が現れる。すな
わち図７にて、出力信号は高電位のｂ′となる。出力部
５３のＯＵＴ１端子も高電位ＶＭ＋ＶＴＰＧであり、切
り替え部５２のダイオード６５を介して電源電圧ＶＭに
接続されているが、ダイオード６５には逆電圧がかかる
から電流は流れず、また出力部５３のＯＵＴ２端子は低
電位ＶＭであるから、ダイオード６８は両側が同電位と
なって電流が流れず、この状態が持続する。

【００２１】次に、図７の入力信号が再び低電位ｃに変
化したとする。まず、図６の切り替え部５２にて、ＦＥ
Ｔ（６２）、（６３）がオンとなり、ＯＵＴ１端子はダ
イオード６６、ＯＵＴ２端子はダイオード６７を介して
電源電圧ＶＭに接続される。出力部５３では、それまで
ＯＵＴ１端子の電位はＶＭ＋ＶＴＰＧ、ＯＵＴ２端子の
電位はＶＭだったのであるから、ＯＵＴ１端子の電位は
ダイオード６６を通じて電圧ＶＭに引き下げられる。す
るとリングインバータの出力点７５が電圧ＶＭ＋ＶＴＰ
Ｇに上昇し、さらにインバータ７４の出力端子７６には
低電位ＶＭの出力信号が現れる。すなわち図７にて、出
力信号は低電位のｃ′となる。出力部５３のＯＵＴ２端
子が高電位となり、切り替え部５２のダイオード６７を
介して電源電圧ＶＭに接続されるが、ダイオード６７に
は逆電圧がかかるから電流は流れず、また出力部５３の
ＯＵＴ１端子は低電位ＶＭであるからダイオード６６は
両側が同電位となって電流が流れず、この状態が持続す
る。

【００２２】次に、この状態において、揺動電源電圧の
レベルの変化が起こり、図７にｄで示すように、ＶＤ
Ｄ、ＶＳＳが高レベルから低レベルに電圧ＶＴＰＧだけ
低下したとする。出力信号がｃ′の状態にて、図６の出
力部５３ではＯＵＴ１端子、ＯＵＴ２端子（リングイン
バータの出力点７５に同じ）、および出力端子７６の各
電位は、それぞれＶＭ、ＶＭ＋ＶＴＰＧ、ＶＭである。
これらが同時に電圧ＶＴＰＧだけ低下してそれぞれＶＭ
−ＶＴＰＧ、ＶＭ、ＶＭ−ＶＴＰＧとなるのであって、
出力部５３内部には状態変化の生じる原因はない。一
方、切り替え部５２では、入力信号が低電位であるから
ＦＥＴ（６２）、（６３）が導通している。出力部５３
のＯＵＴ１端子は切り替え部５２のダイオード６６を介
して電源電圧ＶＭに接続され、ＯＵＴ２端子はダイオー
ド６７を介して電源電圧ＶＭに接続されるが、ダイオー
ド６６には逆電圧、ダイオード６７には同電圧がかかる
のでいずれも電流は流れず、安定状態を保つ。従って、
出力部５３の出力信号は図７のｄ′のごとく、揺動電源
の低レベルにおける低電位となる。

【００２３】他の変化の場合についても上記に準じて考
えれば理解され、図５のレベルシフタに図７のような入
力信号が入った時、出力信号は図示のようになって、電
源電圧に追随して揺動するとともに、信号の振幅も揺動
電源電圧に応じたものに変換されることが分かる。

【００２４】図６に示した切り替え部５２は、電界効果
トランジスタで構成しているが、もちろんバイポーラ・
トランジスタを用いることもできる。その場合、Ｐ−Ｆ
ＥＴ（６１）、（６４）の箇所にＰＮＰトランジスタ、
Ｎ−ＦＥＴ（６２）、（６４）の箇所にＮＰＮトランジ
スタを配置し、エミッタ同士を接続して電圧ＶＭを印加
するとともに、それぞれのベースを直流遮断用コンデン
サを介して入力端子に接続し、それぞれのコレクタをダ
イオード６５〜６８に接続する。

【００２５】次に、本発明におけるレベルシフタ１０の
第２の実施形態について説明する。図８はそのブロック
線図で、レベルシフタ１０は入力部８１、切り替え部８
２および出力部８３からなる。入力部８１には交流化信
号ＤＦを入力するとともに、変換を要する表示の制御信
号を入力信号端子に入力する。入力部８１の出力信号が
切り替え部８２に入力信号ＩＮ１、ＩＮ２として入力さ
れ、切り替え部８２には揺動電源電圧ＶＤＤ、ＶＳＳお
よび電源電圧ＶＭが印加されている。切り替え部８２の
出力側端子ＯＵＴ１、ＯＵＴ２が出力部８３に接続さ
れ、出力部８３からの出力信号が揺動制御信号となる。

【００２６】入力部８１に入力される交流化信号ＤＦと
入力信号の波形が図１０に示したようなものであるとす
る。図８にて、入力部８１はインバータ８４、アンドゲ
ート８５およびナンドゲート８６で構成されているか
ら、図１０のようなＤＦ信号および入力信号が入力され
れば、出力は図１０のＩＮ１、ＩＮ２のごとくになる。
すなわちＩＮ１の波形は、ＤＦの低レベル期間に入力信
号をマスクするとともに高低を反転したものであり、Ｉ
Ｎ２の波形は、ＤＦの高レベル期間に入力信号をマスク
したものである。

【００２７】このような信号が図８の切り替え部８２に
入力された場合の動作を説明する。図９に、切り替え部
８２の実際の回路図を示す。Ｐ−ＦＥＴ（９１）とＮ−
ＦＥＴ（９２）のソース同士が接続され、電源電圧ＶＭ
が印加されている。また両ＦＥＴのドレインには抵抗９
３、９４を介して揺動電源電圧ＶＳＳ、ＶＤＤがそれぞ
れ印加されている。ダイオード９５と抵抗９６によるク
ランプ回路を用いて、Ｐ−ＦＥＴ（９１）のゲート電圧
の上限をＶＭに固定している。一方、同様のクランプ回
路が、Ｎ−ＦＥＴ（９２）のゲート電圧の下限をＶＭに
固定している。そして両ＦＥＴのゲートは、それぞれ直
流遮断用のコンデンサ９７を介して入力端子ＩＮ１、１
Ｎ２に接続されており、両ＦＥＴは入力信号ＩＮ１、Ｉ
Ｎ２が入った時にオンとなる。前述のように入力信号は
ＤＦ信号の半周期毎に交互にマスクされるから、両ＦＥ
Ｔも半周期毎に交互にスイッチング動作する。すなわち
Ｐ−ＦＥＴ（９１）がオンするのはＤＦ信号の高レベル
期間で、これは揺動電源電圧の低レベル期間に相当し、
一方、Ｎ−ＦＥＴ（９２）がオンするのはＤＦ信号の低
レベル期間で、これは揺動電源電圧の高レベル期間に相
当する。出力側端子ＯＵＴ１、ＯＵＴ２はそれぞれ両Ｆ
ＥＴのドレインから取り出される。

【００２８】例えば揺動電源電圧の低レベル期間におい
て、ＩＮ１信号がない場合はＰ−ＦＥＴ（９１）はオフ
であるから、ＯＵＴ１端子には、図１０のＯＵＴ１波形
にｅで示すような低レベルのＶＳＳ電圧が現れている。
ここでＩＮ１入力があれば、Ｐ−ＦＥＴ（９１）がオン
して電流が流れ、Ｐ−ＦＥＴ（９１）のドレイン電位
は、図１０のＯＵＴ１波形図にｆで示すように、ほぼ電
源電圧ＶＭとなる。一方、揺動電源電圧の高レベル期間
にはＮ−ＦＥＴ（９２）が同様に動作して、ＯＵＴ２端
子には図１０に示すＯＵＴ２の電圧が現れる。ただし、
ＯＵＴ２電圧は波形が入力信号に対し反転している。

【００２９】出力部８３は、図８に見るようにインバー
タ８７とオアゲート８８からなり、これらのゲートは揺
動電源電圧ＶＤＤ、ＶＳＳによって動作する。ＯＵＴ
１、ＯＵＴ２電圧が出力部８３に入力されると、ＯＵＴ
２の波形がインバータ８７によって反転し、オアゲート
８８によってＯＵＴ１と合成して出力される。これが第
１０図の最下段に示す出力信号であり、レベルシフタに
入力された制御信号が、電源電圧に追随して揺動すると
ともに、振幅も揺動電源電圧の大きさに応じたものに変
換されている。

【００３０】図９に示した切り替え部８２は、電界効果
トランジスタで構成しているが、もちろんバイポーラ・
トランジスタを用いることもできる。その場合、Ｐ−Ｆ
ＥＴ（９１）の箇所にＰＮＰトランジスタ、Ｎ−ＦＥＴ
（９２）の箇所にＮＰＮトランジスタを配置し、エミッ
タ同士を接続して電圧ＶＭを印加するとともに、それぞ
れのベースを直流遮断用コンデンサを介して入力端子に
接続し、それぞれのコレクタを抵抗を介して揺動電源電
圧ＶＳＳ、ＶＤＤに接続する。

【００３１】以上、本発明のレベルシフタの好ましい実
施形態の１と２を説明した。実際のレベルシフタは、製
品の寸法や価格等の事情に応じて、個別部品の抵抗、ト
ランジスタ、ダイオード等で構成することもあり、表示
コントローラや電極駆動回路等と同様にＩＣ化すること
もある。ＩＣ化するについては、レベルシフタの構成ブ
ロック全部を１個のＩＣにしたり、ブロック別にＩＣ化
したり、一部のブロックをＩＣ化し、他のブロックを個
別部品で構成したりすることができる。ブロック別にＩ
Ｃ化する場合、ＩＣ化するブロックを、図１の表示コン
トローラ１または走査電極駆動回路８のＩＣに組み込ん
で製作するのが便利なことがある。

【００３２】レベルシフタをブロック別にＩＣする場
合、例えば図５の実施形態１であれば、入力部５１は通
常の固定電圧で動作するインバータを含む回路であるか
ら、電源の種類は表示コントローラと共通し、そのＩＣ
に組み込むのが便利である。一方出力部５３は揺動電源
電圧で動作するから、電源の点では電極駆動回路と共通
し、そのＩＣに組み込むのが便利である。そして切り替
え部５２は単独でＩＣ化することもできるし、あるいは
個別部品で構成することもできる。これによって回路構
成上、電源線の処理が簡単になり、回路間の配線数を減
らすことができる。

【００３３】図８の実施形態２についても、ブロック別
にＩＣ化する場合、固定電源で動作する入力部８１は、
同じく固定電源で動作する表示コントローラと一体にＩ
Ｃ化し、揺動電源で動作する出力部８３は、同じく揺動
電源で動作する電極駆動回路と一体にＩＣ化するのが便
利である。そして切り替え部８２はＩＣ化することもで
きるし、個別部品で構成することもできる。

【００３４】

【発明の効果】以上述べたごとく、表示装置駆動回路に
おいて揺動電源を用い、さらに本発明のレベルシフタを
用いるならば、簡単な構成によって表示制御信号を、揺
動電源で動作する駆動回路に適する揺動制御信号に変換
することができ、表示電極の駆動電圧を高くできるとと
もに、耐圧の低い電極駆動ＩＣを用いることができる。
またレベルシフタの構成ブロックを、個々の特徴に応じ
て他の回路部分につけ加えてＩＣ化することにより、配
線の複雑化を押さえることができる。これによって、画
像の表示品質を保ちつつＩＣが小型化され、低価格化、
低消費電力化が可能になり、装置を小型化できるととも
に、電池の消耗を押さえて装置の動作期間を長くでき
る。従って極めて有用な表示装置が実現される。

【図面の簡単な説明】

【図１】本発明を用いた液晶表示装置のブロック線図で
ある。

【図２】図１の液晶表示装置における表示コントロー
ラ、電源および揺動電源生成回路の関係を示す図であ
る。

【図３】図２の揺動電源生成回路の実際の回路図であ
る。

【図４】図３の揺動電源生成回路に入力される交流化信
号ＤＦと生成される揺動電源電圧ＶＤＤ、ＶＳＳの波形
図である。

【図５】本発明のレベルシフタの第１の実施形態のブロ
ック線図である。

【図６】図５のレベルシフタにおける切り替え部および
出力部の実際の回路図である。

【図７】図５、図６で示されるレベルシフタにおける入
力信号、揺動電源電圧ＶＤＤ、ＶＳＳおよび出力信号の
波形図である。

【図８】本発明のレベルシフタの第２の実施形態のブロ
ック線図である。

【図９】図８のレベルシフタにおける切り替え部の実際
の回路図である。

【図１０】図８、図９で示されるレベルシフタにおける
交流化信号ＤＦ、入力信号、中間出力ＯＵＴ１、ＯＵＴ
２および出力信号の波形図である。

【図１１】従来知られている揺動電源電圧と走査電極駆
動信号の波形図である。

【符号の説明】

１ 表示コントローラ ４ 電源 ５ 揺動電源生成回路 １０ レベルシフタ ５１、８１、入力部 ５２、８２ 切り替え部 ５３、８３ 出力部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 里克 埼玉県所沢市大字下富字武野840番地 シ チズン時計株式会社技術研究所内

Claims (11)

【特許請求の範囲】
1. 【請求項１】 表示コントローラ、電源、揺動電源生成
   回路、複数のレベルシフタ、走査電極駆動回路、および
   信号電極駆動回路を備えた表示装置駆動回路であって、 表示コントローラは画像信号、交流化信号その他の制御
   信号を回路各部に供給する回路であり、 電源は複数の電源電圧を発生して回路各部に供給する回
   路であり、 揺動電源生成回路は前記の電源電圧および交流化信号を
   受けて、高電位（ＶＤＤ）と低電位（ＶＳＳ）が、相互
   の電位差を一定に保ちつつ、周期的に一定電圧だけ上下
   することを繰り返す揺動電源電圧を生成する回路であ
   り、 レベルシフタは前記揺動電源電圧を受け、入力される信
   号を揺動電源電圧に適合した振幅を持つとともに、揺動
   電源電圧に同期して揺動する出力信号に変換する回路で
   あり、 前記揺動電源生成回路が生成する揺動電源電圧を走査電
   極駆動回路に印加するとともに、 前記表示コントローラから走査電極駆動回路に向けて出
   力される制御信号のそれぞれに、前記レベルシフタを設
   けて前記揺動電源電圧を印加し、制御信号をレベルシフ
   タを通すことにより揺動電源電圧を受けて動作する回路
   に適する揺動制御信号に変換して、走査電極駆動回路に
   供給することを特徴とする表示装置駆動回路。
2. 【請求項２】 請求項１に記載の表示装置駆動回路にお
   いて、 レベルシフタは入力部と切り替え部と出力部とからな
   り、 入力部は入力信号を受けてこれと同じ信号および反転信
   号を出力する回路であり、 切り替え部は前記入力部の二つの出力信号に対応して入
   力端子と出力端子の組を２組有し、入力端子と出力端子
   の各組につき、スイッチ素子および電流制御素子を備
   え、電流制御素子は相反する２方向に対しそれぞれ設け
   られ、入力信号に応じてスイッチ素子が所要の方向の電
   流制御素子を選び、これを介して所定の電源電圧を切り
   替え部の出力端子に接続する回路であり、 出力部は前記切り替え部の二つの出力端子に対応する二
   つの入力端子を有し、前記揺動電源電圧で駆動され、内
   部状態に応じて揺動電源電圧ＶＤＤまたはＶＳＳのいず
   れかをその出力端子に出力し、前記切り替え部が入力信
   号に応じて切り替えた電流制御素子を介して、二つの入
   力端子がそれぞれ前記所定の電源電圧に接続されること
   により、入力端子電圧が変化して内部状態が変化する回
   路であり、 これによりレベルシフタは入力信号を、前記揺動電源電
   圧に適合した振幅を持つとともに、揺動電源電圧に同期
   して揺動する信号に変換して出力する回路であることを
   特徴とする表示装置駆動回路。
3. 【請求項３】 請求項２に記載の表示装置駆動回路にお
   いて、 レベルシフタの切り替え部のスイッチ素子はＰチャネル
   電界効果トランジスタおよびＮチャネル電界効果トラン
   ジスタ、電流制御素子はダイオードであって、２組ある
   入力端子および出力端子の各組ごとに、Ｐチャネル電界
   効果トランジスタおよびＮチャネル電界効果トランジス
   タのソース同士を接続して、接続点に所定の電源電圧を
   印加し、抵抗およびダイオードからなるクランプ回路
   を、前記Ｐチャネル電界効果トランジスタおよびＮチャ
   ネル電界効果トランジスタのゲート・ソース間にそれぞ
   れ配置して、各ゲート電圧の上限または下限を固定する
   とともに、入力端子を両トランジスタのゲートにそれぞ
   れ直流遮断用コンデンサを介して共通に接続し、 Ｐチャネル電界効果トランジスタのドレインに電流制御
   素子である第１のダイオードのアノードを接続し、Ｎチ
   ャネル電界効果トランジスタのドレインに第２のダイオ
   ードのカソードを接続し、第１のダイオードのカソード
   と第２のダイオードのアノードを接続して、接続点を出
   力端子とすることを特徴とする表示装置駆動回路。
4. 【請求項４】 請求項２に記載の表示装置駆動回路にお
   いて、 レベルシフタの出力部は、互いに逆向きの２個のインバ
   ータの入力端子と出力端子を環状に接続してなるリング
   インバータに、第３のインバータを直列接続し、前記リ
   ングインバータの両端子をそれぞれ入力端子とするとと
   もに、前記第３のインバータの出力端子を出力部の出力
   端子とするものであって、インバータはいずれも揺動電
   源電圧によって駆動されることを特徴とする表示装置駆
   動回路。
5. 【請求項５】 請求項１に記載の表示装置駆動回路にお
   いて、 レベルシフタは入力部と切り替え部と出力部とからな
   り、 入力部は交流化信号および入力信号を受けて、入力信号
   およびその反転信号を、交流化信号の半周期毎に交互に
   遮蔽しながら出力する回路であり、 切り替え部は、前記揺動電源電圧により駆動されるとと
   もに、前記入力部からの二つの出力信号を受けて、これ
   らを前記揺動電源電圧の揺動の半周期毎に交互に発生す
   る信号であって、揺動電源電圧に適合した振幅を持つ二
   つの信号に変換する回路であり、 出力部は、前記切り替え部からの二つの出力信号を受
   け、必要に応じて波形を反転した後、二つの波形を合成
   して出力する回路であり、 これによりレベルシフタは入力信号を、前記揺動電源電
   圧に適合した振幅を持つとともに、揺動電源電圧に同期
   して揺動する信号に変換して出力する回路であることを
   特徴とする表示装置駆動回路。
6. 【請求項６】 請求項５に記載の表示装置駆動回路にお
   いて、 レベルシフタの切り替え部は入力端子と出力端子を各２
   個有し、 Ｐチャネル電界効果トランジスタとＮチャネル電界効果
   トランジスタのソース同士を接続して、接続点に所定の
   電源電圧を印加し、抵抗およびダイオードからなるクラ
   ンプ回路を、前記Ｐチャネル電界効果トランジスタおよ
   びＮチャネル電界効果トランジスタのゲート・ソース間
   にそれぞれ配置して、各ゲート電圧の上限または下限を
   固定するとともに、前記２個の入力端子を２個のトラン
   ジスタのゲートにそれぞれ直流遮断用コンデンサを介し
   て接続し、Ｐチャネル電界効果トランジスタのドレイン
   を抵抗を介して揺動電源電圧ＶＳＳに接続するととも
   に、Ｎチャネル電界効果トランジスタのソースを抵抗を
   介して揺動電源電圧ＶＤＤに接続し、両トランジスタの
   ドレインをそれぞれ出力端子とすることを特徴とする表
   示装置駆動回路。
7. 【請求項７】 請求項３または請求項６に記載の表示装
   置駆動回路において、 レベルシフタの切り替え部を、電界効果トランジスタに
   代えてバイポーラ・トランジスタで構成することを特徴
   とする表示装置駆動回路。
8. 【請求項８】 請求項２または請求項５に記載の表示装
   置駆動回路において、 レベルシフタを単一の集積回路に配置することを特徴と
   する表示装置駆動回路。
9. 【請求項９】 請求項２または請求項５に記載の表示装
   置駆動回路において、 レベルシフタの切り替え部を単一の集積回路に配置する
   ことを特徴とする表示装置駆動回路。
10. 【請求項１０】 請求項２または請求項５に記載の表示
    装置駆動回路において、 レベルシフタの入力部を表示コントローラの集積回路に
    配置することを特徴とする表示装置駆動回路。
11. 【請求項１１】 請求項２または請求項５に記載の表示
    装置駆動回路において、 レベルシフタの出力部を走査電極駆動回路の集積回路に
    配置することを特徴とする表示装置駆動回路。