JP3125693B2 - 非可逆回路素子 - Google Patents
非可逆回路素子Info
- Publication number
- JP3125693B2 JP3125693B2 JP08303196A JP30319696A JP3125693B2 JP 3125693 B2 JP3125693 B2 JP 3125693B2 JP 08303196 A JP08303196 A JP 08303196A JP 30319696 A JP30319696 A JP 30319696A JP 3125693 B2 JP3125693 B2 JP 3125693B2
- Authority
- JP
- Japan
- Prior art keywords
- ferrimagnetic
- ferrimagnetic material
- circuit device
- reciprocal circuit
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Control Of Electric Motors In General (AREA)
- Valve Device For Special Equipments (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば携帯電話な
どの移動体通信機器に用いられる非可逆回路素子に関
し、特に、マイクロ波等の高周波帯においてサーキュレ
ータやアイソレータとして用いられる非可逆回路素子に
関する。
どの移動体通信機器に用いられる非可逆回路素子に関
し、特に、マイクロ波等の高周波帯においてサーキュレ
ータやアイソレータとして用いられる非可逆回路素子に
関する。
【０００２】
【従来の技術】近年、移動体通信などにおいては、高周
波機器の小型化及び汎用化が進行しており、使用される
非可逆回路素子においても、小型化及び低コスト化が強
く求められている。
波機器の小型化及び汎用化が進行しており、使用される
非可逆回路素子においても、小型化及び低コスト化が強
く求められている。
【０００３】上記非可逆回路素子として、例えば、電気
的に絶縁された状態で、かつ交差するように配置された
複数の中心電極と、該複数の中心電極の上部及び下部に
マイクロ波用磁性体を配置し、さらに永久磁石により直
流磁界が複数の中心電極部分に印加されるように構成さ
れている素子、いわゆる集中定数型非可逆回路素子が知
られている。このような集中定数型非可逆回路素子は、
例えば、サーキュレータやアイソレータとして用いられ
ている。
的に絶縁された状態で、かつ交差するように配置された
複数の中心電極と、該複数の中心電極の上部及び下部に
マイクロ波用磁性体を配置し、さらに永久磁石により直
流磁界が複数の中心電極部分に印加されるように構成さ
れている素子、いわゆる集中定数型非可逆回路素子が知
られている。このような集中定数型非可逆回路素子は、
例えば、サーキュレータやアイソレータとして用いられ
ている。
【０００４】図１は、従来のサーキュレータの一例を示
す分解斜視図である。このサーキュレータでは、小型化
を図るために、フェリ磁性体１において複数の中心導体
が互いに電気的に絶縁された状態で交差するように配置
されている。すなわち、図２に分解斜視図で示すよう
に、フェリ磁性体１は、複数のフェリ磁性体層１ａ〜１
ｅを積層した構造を有する。フェリ磁性体層１ｂ，１
ｃ，１ｄの上面には、それぞれ、中心導体２ａ，２ｂ，
２ｃ，２ｄ，２ｅ，２ｆが形成されている。すなわち、
各フェリ磁性体層１ｂ〜１ｄの上面には、一対の中心導
体が配置されている。
す分解斜視図である。このサーキュレータでは、小型化
を図るために、フェリ磁性体１において複数の中心導体
が互いに電気的に絶縁された状態で交差するように配置
されている。すなわち、図２に分解斜視図で示すよう
に、フェリ磁性体１は、複数のフェリ磁性体層１ａ〜１
ｅを積層した構造を有する。フェリ磁性体層１ｂ，１
ｃ，１ｄの上面には、それぞれ、中心導体２ａ，２ｂ，
２ｃ，２ｄ，２ｅ，２ｆが形成されている。すなわち、
各フェリ磁性体層１ｂ〜１ｄの上面には、一対の中心導
体が配置されている。
【０００５】中心導体２ａ，２ｂと、中心導体２ｃ，２
ｄと、中心導体２ｅ，２ｆとは、積層された状態におい
て互いに交差するように配置されており、かつフェリ磁
性体層１ｃ，１ｄを隔てて互いに電気的に絶縁されてい
る。
ｄと、中心導体２ｅ，２ｆとは、積層された状態におい
て互いに交差するように配置されており、かつフェリ磁
性体層１ｃ，１ｄを隔てて互いに電気的に絶縁されてい
る。
【０００６】フェリ磁性体層１ａ，１ｅの上面には、ア
ース電極３ａ，３ｂが形成されている。図１に示されて
いるフェリ磁性体１においては、側面に外部電極４ａ，
４ｂ，４ｃなどが形成されており、これらの外部電極４
ａ〜４ｃなどは、上述したアース電極３ａ，３ｂを共通
接続したり、あるいは中心導体２ａ，２ｂ〜２ｅ，２ｆ
の何れかの端部に電気的に接続されるように構成されて
いる。
ース電極３ａ，３ｂが形成されている。図１に示されて
いるフェリ磁性体１においては、側面に外部電極４ａ，
４ｂ，４ｃなどが形成されており、これらの外部電極４
ａ〜４ｃなどは、上述したアース電極３ａ，３ｂを共通
接続したり、あるいは中心導体２ａ，２ｂ〜２ｅ，２ｆ
の何れかの端部に電気的に接続されるように構成されて
いる。
【０００７】図１において、フェリ磁性体１の上部に
は、誘電体５が固着される。誘電体５は、誘電性セラミ
ックスよりなり、その内部には、整合回路を構成するた
めのコンデンサが構成されている。すなわち、図３に分
解して示すように、誘電体５は、誘電体層５ａ，５ｂを
積層した構造を有する。誘電体層５ａの上面には、容量
電極６ａ，６ｂ，６ｃが形成されている。誘電体層５ｂ
の上面には、アース電極７が形成されている。従って、
容量電極６ａ〜６ｃと、アース電極７とアース電極３ｂ
とが誘電体層５ａ，５ｂを介して重なり合っている部分
において、それぞれコンデンサが構成されている。
は、誘電体５が固着される。誘電体５は、誘電性セラミ
ックスよりなり、その内部には、整合回路を構成するた
めのコンデンサが構成されている。すなわち、図３に分
解して示すように、誘電体５は、誘電体層５ａ，５ｂを
積層した構造を有する。誘電体層５ａの上面には、容量
電極６ａ，６ｂ，６ｃが形成されている。誘電体層５ｂ
の上面には、アース電極７が形成されている。従って、
容量電極６ａ〜６ｃと、アース電極７とアース電極３ｂ
とが誘電体層５ａ，５ｂを介して重なり合っている部分
において、それぞれコンデンサが構成されている。
【０００８】図１において、誘電体層５の側面には、外
部電極８ａ，８ｂ，８ｃなどが形成されている。これら
の外部電極８ａ〜８ｃは、上記コンデンサの一方の容量
電極またはアース電極に電気的に接続されている。
部電極８ａ，８ｂ，８ｃなどが形成されている。これら
の外部電極８ａ〜８ｃは、上記コンデンサの一方の容量
電極またはアース電極に電気的に接続されている。
【０００９】他方、フェリ磁性体１と、誘電体５とは、
中央に円筒状の凹部９ａを有する端子板９に収納されて
いる。端子板９には、入出力端子を構成する導体パター
ン１０ａ〜１０ｃと、アース電位に接続される導電パタ
ーン１０ｄ，１０ｅ，１０ｆが形成されている。
中央に円筒状の凹部９ａを有する端子板９に収納されて
いる。端子板９には、入出力端子を構成する導体パター
ン１０ａ〜１０ｃと、アース電位に接続される導電パタ
ーン１０ｄ，１０ｅ，１０ｆが形成されている。
【００１０】フェリ磁性体１の側面に形成された外部電
極４ａ〜４ｃ並びに誘電体５の側面に形成された外部電
極８ａ〜８ｃなどが、端子板９の凹部９ａ内に収納さ
れ、かつ上述した導電パターン１０ａ〜１０ｆに適宜接
続されている。
極４ａ〜４ｃ並びに誘電体５の側面に形成された外部電
極８ａ〜８ｃなどが、端子板９の凹部９ａ内に収納さ
れ、かつ上述した導電パターン１０ａ〜１０ｆに適宜接
続されている。
【００１１】また、図１において、１１は永久磁石であ
り、フェリ磁性体１内の中心導体交差部分に磁界を印加
するために設けられている。さらに、１２，１３は金属
からなるヨークを示す。ヨーク１２，１３で端子板９と
磁石１１とが挟持されている。また、ヨーク１２，１３
は、磁石１１と共に磁界を印加するための磁気回路を構
成している。
り、フェリ磁性体１内の中心導体交差部分に磁界を印加
するために設けられている。さらに、１２，１３は金属
からなるヨークを示す。ヨーク１２，１３で端子板９と
磁石１１とが挟持されている。また、ヨーク１２，１３
は、磁石１１と共に磁界を印加するための磁気回路を構
成している。
【００１２】図１〜図３に示した非可逆回路素子では、
複数の中心導体２ａ，２ｂ〜２ｅ，２ｆが互いに電気的
に絶縁された状態で交差されている部分が、フェリ磁性
体１を用いて一体的に構成されているので、製造が容易
であり、かつ非可逆回路素子の小型化を果たし得るとさ
れている。
複数の中心導体２ａ，２ｂ〜２ｅ，２ｆが互いに電気的
に絶縁された状態で交差されている部分が、フェリ磁性
体１を用いて一体的に構成されているので、製造が容易
であり、かつ非可逆回路素子の小型化を果たし得るとさ
れている。
【００１３】しかしながら、フェリ磁性体１及び誘電体
５をそれぞれ個別に焼成し接合しているため、側面の外
部電極４ａ〜４ｃと外部電極８ａ〜８ｃ間を半田等によ
り電気的に接続しなければならなかった。従って、接続
箇所が増加するため、信頼性が十分でないという問題が
あった。また、フェリ磁性体１と誘電体５を別個に焼成
しているため、複数の焼成工程を実施しなければなら
ず、かつ組み立てにも煩雑な作業が強いられ、従って製
造コストを十分に低下させることが困難であった。
５をそれぞれ個別に焼成し接合しているため、側面の外
部電極４ａ〜４ｃと外部電極８ａ〜８ｃ間を半田等によ
り電気的に接続しなければならなかった。従って、接続
箇所が増加するため、信頼性が十分でないという問題が
あった。また、フェリ磁性体１と誘電体５を別個に焼成
しているため、複数の焼成工程を実施しなければなら
ず、かつ組み立てにも煩雑な作業が強いられ、従って製
造コストを十分に低下させることが困難であった。
【００１４】そこで、フェリ磁性体１と誘電体５とを同
時焼成すれば、上記のような問題を解決し得ると考えら
れる。すなわち、フェリ磁性体を構成するためのグリー
ンシートと、誘電体５を構成するためのグリーンシート
を積層し、一体焼成すれば、上記のような問題を解決し
得ると考えられる。
時焼成すれば、上記のような問題を解決し得ると考えら
れる。すなわち、フェリ磁性体を構成するためのグリー
ンシートと、誘電体５を構成するためのグリーンシート
を積層し、一体焼成すれば、上記のような問題を解決し
得ると考えられる。
【００１５】しかしながら、フェリ磁性体１と誘電体５
とでは、焼成条件が異なるため、一方の焼成条件に合わ
せて焼成を行った場合には、他方の焼結が十分に進行し
ない恐れがある。また、両者の焼成条件の中間条件で焼
成を行った場合には、フェリ磁性体１及び誘電体５の何
れもが十分な特性を発揮しないことがある。
とでは、焼成条件が異なるため、一方の焼成条件に合わ
せて焼成を行った場合には、他方の焼結が十分に進行し
ない恐れがある。また、両者の焼成条件の中間条件で焼
成を行った場合には、フェリ磁性体１及び誘電体５の何
れもが十分な特性を発揮しないことがある。
【００１６】加えて、フェリ磁性体１と誘電体５の同時
焼成が可能な場合であっても、原料調合工程においては
同一のラインを使用することができないため、やはり製
造コストを低減させることが困難であった。
焼成が可能な場合であっても、原料調合工程においては
同一のラインを使用することができないため、やはり製
造コストを低減させることが困難であった。
【００１７】そこで、上記のような問題を解決する方法
として、中心導体が配置される部分と、整合回路を構成
するためのコンデンサが構成される部分とを同一のフェ
リ磁性体内に形成する方法が提案されている。これを、
図４及び図５を参照して説明する。
として、中心導体が配置される部分と、整合回路を構成
するためのコンデンサが構成される部分とを同一のフェ
リ磁性体内に形成する方法が提案されている。これを、
図４及び図５を参照して説明する。
【００１８】図４は、従来の非可逆回路素子の他の例を
説明するための分解斜視図である。ここでは、フェリ磁
性体１５において、複数の中心導体と整合回路とが配置
されている。このフェリ磁性体１５内の電極構造を図５
に分解斜視図で示す。
説明するための分解斜視図である。ここでは、フェリ磁
性体１５において、複数の中心導体と整合回路とが配置
されている。このフェリ磁性体１５内の電極構造を図５
に分解斜視図で示す。
【００１９】フェリ磁性体層１５ａ〜１５ｅが積層され
ている。フェリ磁性体層１５ｂ〜１５ｄの上面には、図
２に示したフェリ磁性体１の場合と同様に、複数の中心
導体１６ａ，１６ｂ〜１６ｅ，１６ｆが形成されてい
る。さらに、この構造では、中心導体１６ａ，１６ｂの
一方端が、フェリ磁性体層１５ｂの上面において容量電
極１７ａに電気的に接続されている。同様に、中心導体
１６ｃ，１６ｄの一端がフェリ磁性体層１５ｃの上面に
形成された容量電極１７ｂに接続されており、中心導体
１６ｅ，１６ｆの一体がフェリ磁性体１５ｄの上面に形
成された容量電極１７ｃに電気的に接続されている。
ている。フェリ磁性体層１５ｂ〜１５ｄの上面には、図
２に示したフェリ磁性体１の場合と同様に、複数の中心
導体１６ａ，１６ｂ〜１６ｅ，１６ｆが形成されてい
る。さらに、この構造では、中心導体１６ａ，１６ｂの
一方端が、フェリ磁性体層１５ｂの上面において容量電
極１７ａに電気的に接続されている。同様に、中心導体
１６ｃ，１６ｄの一端がフェリ磁性体層１５ｃの上面に
形成された容量電極１７ｂに接続されており、中心導体
１６ｅ，１６ｆの一体がフェリ磁性体１５ｄの上面に形
成された容量電極１７ｃに電気的に接続されている。
【００２０】フェリ磁性体層１５ａ，１５ｅの上面に
は、アース電極１８ａ，１８ｂが形成されている。従っ
て、フェリ磁性体層１５ａ〜１５ｅを積層し、一体焼成
してなるフェリ磁性体１５においては、内部に複数の中
心導体１６ａ〜１６ｆが配置されているだけでなく、整
合回路を構成するための容量電極１７ａ〜１７ｃも配置
されている。なお、容量電極１７ａ〜１７ｃは、それぞ
れ、アース電極１８ａ，１８ｂと重なり合うことにより
コンデンサを構成している。
は、アース電極１８ａ，１８ｂが形成されている。従っ
て、フェリ磁性体層１５ａ〜１５ｅを積層し、一体焼成
してなるフェリ磁性体１５においては、内部に複数の中
心導体１６ａ〜１６ｆが配置されているだけでなく、整
合回路を構成するための容量電極１７ａ〜１７ｃも配置
されている。なお、容量電極１７ａ〜１７ｃは、それぞ
れ、アース電極１８ａ，１８ｂと重なり合うことにより
コンデンサを構成している。
【００２１】図４に戻り、フェリ磁性体１５は、端子板
９の凹部９ａに挿入され、上部に永久磁石１１が配置さ
れ、かつ金属よりなるヨーク１２，１３が挟持されて非
可逆回路素子部品として構成されている。
９の凹部９ａに挿入され、上部に永久磁石１１が配置さ
れ、かつ金属よりなるヨーク１２，１３が挟持されて非
可逆回路素子部品として構成されている。
【００２２】
【発明が解決しようとする課題】図４に示した非可逆回
路素子では、フェリ磁性体１５を用いて複数の中心導体
が配置されている部分と整合回路とが構成されている。
従って、組み立て工程の簡略化を果たすことができ、さ
らに原料調合工程において複数のラインを使用する必要
がないため、製造コストを低減することができる。ま
た、中心導体と整合回路とを半田等により接合する必要
もないため、信頼性も高められる。
路素子では、フェリ磁性体１５を用いて複数の中心導体
が配置されている部分と整合回路とが構成されている。
従って、組み立て工程の簡略化を果たすことができ、さ
らに原料調合工程において複数のラインを使用する必要
がないため、製造コストを低減することができる。ま
た、中心導体と整合回路とを半田等により接合する必要
もないため、信頼性も高められる。
【００２３】しかしながら、整合回路を構成するための
コンデンサが上記フェリ磁性体１５を用いて構成されて
いるので、フェリ磁性体の磁性体損により、整合回路に
おける損失が増加し、非可逆回路素子の挿入損失が増大
するという欠点があった。
コンデンサが上記フェリ磁性体１５を用いて構成されて
いるので、フェリ磁性体の磁性体損により、整合回路に
おける損失が増加し、非可逆回路素子の挿入損失が増大
するという欠点があった。
【００２４】本発明の目的は、上述した従来技術の欠点
を解消し、挿入損失などの非可逆回路素子の特性を劣化
させることなく、小型化及び製造工程の簡略化を果たす
ことができる信頼性に優れた非可逆回路素子を提供する
ことにある。
を解消し、挿入損失などの非可逆回路素子の特性を劣化
させることなく、小型化及び製造工程の簡略化を果たす
ことができる信頼性に優れた非可逆回路素子を提供する
ことにある。
【００２５】
【課題を解決するための手段】本発明の広い局面によれ
ば、第１のフェリ磁性体と、第１のフェリ磁性体に形成
されており、互いに電気的に絶縁された状態でかつ交差
するように配置された複数の中心導体と、第１のフェリ
磁性体に固着された第２のフェリ磁性体と、前記第２の
フェリ磁性体に形成されており、かつ複数の前記中心導
体に電気的に接続された整合回路とを備え、第１，第２
のフェリ磁性体の飽和磁化が異なっていることを特徴と
する、非可逆回路素子が提供される。この非可逆回路素
子では、第１のフェリ磁性体と第２のフェリ磁性体とが
一体化されており、第１のフェリ磁性体において複数の
中心導体が配置されており、第２のフェリ磁性体におい
て整合回路が設けられている。すなわち、複数の中心導
体が配置される部分及び整合回路を構成する部分が、何
れもフェリ磁性体を用いて構成されているので、原料調
合工程において同一のラインを使用することができる。
加えて、第１，第２のフェリ磁性体の飽和磁化が異なっ
ているので、例えば、請求項２に記載のように第２のフ
ェリ磁性体の飽和磁化が第１のフェリ磁性体の飽和磁化
より小さい場合、請求項３に記載のように、第２のフェ
リ磁性体の飽和磁化が第１のフェリ磁性体の飽和磁化よ
り大きい場合の何れにおいても、磁性体損を低減するこ
とができる。
ば、第１のフェリ磁性体と、第１のフェリ磁性体に形成
されており、互いに電気的に絶縁された状態でかつ交差
するように配置された複数の中心導体と、第１のフェリ
磁性体に固着された第２のフェリ磁性体と、前記第２の
フェリ磁性体に形成されており、かつ複数の前記中心導
体に電気的に接続された整合回路とを備え、第１，第２
のフェリ磁性体の飽和磁化が異なっていることを特徴と
する、非可逆回路素子が提供される。この非可逆回路素
子では、第１のフェリ磁性体と第２のフェリ磁性体とが
一体化されており、第１のフェリ磁性体において複数の
中心導体が配置されており、第２のフェリ磁性体におい
て整合回路が設けられている。すなわち、複数の中心導
体が配置される部分及び整合回路を構成する部分が、何
れもフェリ磁性体を用いて構成されているので、原料調
合工程において同一のラインを使用することができる。
加えて、第１，第２のフェリ磁性体の飽和磁化が異なっ
ているので、例えば、請求項２に記載のように第２のフ
ェリ磁性体の飽和磁化が第１のフェリ磁性体の飽和磁化
より小さい場合、請求項３に記載のように、第２のフェ
リ磁性体の飽和磁化が第１のフェリ磁性体の飽和磁化よ
り大きい場合の何れにおいても、磁性体損を低減するこ
とができる。
【００２６】また、好ましくは、上記第１のフェリ磁性
体には、直流磁界を印加するための磁気回路がさらに備
えられ、その場合には、直流磁界を印加するための磁気
回路も中心導体が配置された部分と一体化されるため、
組み立て工程のより一層の簡略化を果たし得る。
体には、直流磁界を印加するための磁気回路がさらに備
えられ、その場合には、直流磁界を印加するための磁気
回路も中心導体が配置された部分と一体化されるため、
組み立て工程のより一層の簡略化を果たし得る。
【００２７】本発明のある特定的な局面によれば、より
具体的には、上記整合回路は、第２のフェリ磁性体の磁
性体層を挟んで形成された複数対の容量電極とアース電
極を有する。この場合、各対の容量電極により各コンデ
ンサが構成され、各コンデンサは、それぞれ、複数の中
心導体の何れかに電気的に接続される。
具体的には、上記整合回路は、第２のフェリ磁性体の磁
性体層を挟んで形成された複数対の容量電極とアース電
極を有する。この場合、各対の容量電極により各コンデ
ンサが構成され、各コンデンサは、それぞれ、複数の中
心導体の何れかに電気的に接続される。
【００２８】また、好ましくは、第１，第２のフェリ磁
性体は同時焼成により一体化されている。従って、第
１，第２のフェリ磁性体を固着する工程を省略すること
ができ、中心導体と整合回路との電気的接続の信頼性を
高め得る。
性体は同時焼成により一体化されている。従って、第
１，第２のフェリ磁性体を固着する工程を省略すること
ができ、中心導体と整合回路との電気的接続の信頼性を
高め得る。
【００２９】
【発明の実施の形態】以下、本発明に係る非可逆回路素
子の具体的な構造例を説明する。図６は、本発明の一実
施例に係る非可逆回路素子の分解斜視図であり、図６に
示す構成は、フェリ磁性体２５を除いては、図４に示し
た従来の非可逆回路素子と同様である。
子の具体的な構造例を説明する。図６は、本発明の一実
施例に係る非可逆回路素子の分解斜視図であり、図６に
示す構成は、フェリ磁性体２５を除いては、図４に示し
た従来の非可逆回路素子と同様である。
【００３０】フェリ磁性体２５の内部に形成されている
中心導体及び整合回路を、図７を参照して説明する。図
７は、フェリ磁性体２５の分解斜視図である。フェリ磁
性体２５は、フェリ磁性体層２５ａ〜２５ｇを積層し、
一体焼成した構造を有する。フェリ磁性体層２５ａ〜２
５ｄが第１のフェリ磁性体２５Ａを、フェリ磁性体層２
５ｅ〜２５ｇが第２のフェリ磁性体２５Ｂを構成してい
る。
中心導体及び整合回路を、図７を参照して説明する。図
７は、フェリ磁性体２５の分解斜視図である。フェリ磁
性体２５は、フェリ磁性体層２５ａ〜２５ｇを積層し、
一体焼成した構造を有する。フェリ磁性体層２５ａ〜２
５ｄが第１のフェリ磁性体２５Ａを、フェリ磁性体層２
５ｅ〜２５ｇが第２のフェリ磁性体２５Ｂを構成してい
る。
【００３１】磁性体層２５ｂの上面には、中心導体２６
ａ，２６ｂが形成されている。また、磁性体層２５ｃ，
２５ｄの上面にも、それぞれ、中心導体２６ｃ，２６
ｄ，２６ｅ，２６ｆが形成されている。中心導体２６
ａ，２６ｂは互いに平行であり、同様に中心導体２６
ｃ，２６ｄも互いに平行に形成されており、中心導体２
６ｅ，２６ｆも互いに平行に形成されている。すなわ
ち、本実施例では、ある方向に延びる中心導体が、上記
のように一対の中心導体で形成されている。
ａ，２６ｂが形成されている。また、磁性体層２５ｃ，
２５ｄの上面にも、それぞれ、中心導体２６ｃ，２６
ｄ，２６ｅ，２６ｆが形成されている。中心導体２６
ａ，２６ｂは互いに平行であり、同様に中心導体２６
ｃ，２６ｄも互いに平行に形成されており、中心導体２
６ｅ，２６ｆも互いに平行に形成されている。すなわ
ち、本実施例では、ある方向に延びる中心導体が、上記
のように一対の中心導体で形成されている。
【００３２】中心導体２６ａ，２６ｂと、中心導体２６
ｃ，２６ｄと、中心導体２６ｅ，２６ｆとは、中心付近
において互いに交差するように配置されている。また、
中心導体２６ａ，２６ｂ、中心導体２６ｃ，２６ｄ及び
中心導体２６ｅ，２６ｆは、それぞれ、フェリ磁性体層
２５ｃ，２５ｄを隔てて配置されており、それによって
電気的に絶縁されている。
ｃ，２６ｄと、中心導体２６ｅ，２６ｆとは、中心付近
において互いに交差するように配置されている。また、
中心導体２６ａ，２６ｂ、中心導体２６ｃ，２６ｄ及び
中心導体２６ｅ，２６ｆは、それぞれ、フェリ磁性体層
２５ｃ，２５ｄを隔てて配置されており、それによって
電気的に絶縁されている。
【００３３】フェリ磁性体層２５ａ，２５ｅ，２５ｇの
上面には、それぞれ、アース電極２７ａ，２７ｂ，２７
ｃが形成されている。フェリ磁性体層２５ｆの上面に
は、３個の容量電極２８ａ，２８ｂ，２８ｃが形成され
ている。容量電極２８ａ〜２８ｃは、フェリ磁性体層２
５ｆ，２５ｇを介してアース電極２７ｂ，２７ｃと対向
されており、それによって３個のコンデンサが構成され
ている。
上面には、それぞれ、アース電極２７ａ，２７ｂ，２７
ｃが形成されている。フェリ磁性体層２５ｆの上面に
は、３個の容量電極２８ａ，２８ｂ，２８ｃが形成され
ている。容量電極２８ａ〜２８ｃは、フェリ磁性体層２
５ｆ，２５ｇを介してアース電極２７ｂ，２７ｃと対向
されており、それによって３個のコンデンサが構成され
ている。
【００３４】上述した中心導体２６ａ〜２６ｆ、アース
電極２７ａ〜２７ｃ及び容量電極２８ａ〜２８ｃは、磁
性体グリーンシートの上面にこれらの電極を構成するた
めの導電ペーストを塗布し、積層し、一体焼成すること
により構成されている。すなわち、フェリ磁性体２５
は、一体焼成型の焼結体により構成されている。
電極２７ａ〜２７ｃ及び容量電極２８ａ〜２８ｃは、磁
性体グリーンシートの上面にこれらの電極を構成するた
めの導電ペーストを塗布し、積層し、一体焼成すること
により構成されている。すなわち、フェリ磁性体２５
は、一体焼成型の焼結体により構成されている。
【００３５】また、図８に示すように、フェリ磁性体２
５の側面には、外部電極２９ａ〜２９ｆが形成されてい
る。外部電極２９ａ，２９ｃ，２９ｅはアース電極２７
ａ，２７ｂ，２７ｃに接続されている。また、外部電極
２９ａは、中心導体２６ａ，２６ｂの一端に接続されて
いる。外部電極２９ｃは、中心導体２６ｃ，２６ｄの一
端に接続されている。さらに、外部電極２９ｅは、中心
導体２６ｅ，２６ｆの一端すなわちアース電位に接続さ
れる端部に電気的に接続されている。
５の側面には、外部電極２９ａ〜２９ｆが形成されてい
る。外部電極２９ａ，２９ｃ，２９ｅはアース電極２７
ａ，２７ｂ，２７ｃに接続されている。また、外部電極
２９ａは、中心導体２６ａ，２６ｂの一端に接続されて
いる。外部電極２９ｃは、中心導体２６ｃ，２６ｄの一
端に接続されている。さらに、外部電極２９ｅは、中心
導体２６ｅ，２６ｆの一端すなわちアース電位に接続さ
れる端部に電気的に接続されている。
【００３６】他方、外部電極２９ｂは、中心導体２６
ｅ，２６ｆの他端に接続されている。また、外部電極２
９ｄ，２９ｆは、それぞれ、中心導体２６ａ，２６ｂ及
び中心導体２６ｃ，２６ｄの上記一端とは反対側の端部
に接続されている。
ｅ，２６ｆの他端に接続されている。また、外部電極２
９ｄ，２９ｆは、それぞれ、中心導体２６ａ，２６ｂ及
び中心導体２６ｃ，２６ｄの上記一端とは反対側の端部
に接続されている。
【００３７】さらに、外部電極２９ｂ，２９ｄ，２９ｆ
は、それぞれ、容量電極２８ｃ，２８ｂ，２８ａに電気
的に接続されている。従って、フェリ磁性体２５では、
外部電極２９ｂ，２９ｄ，２９ｆが入出力端に接続され
る部分を構成し、外部電極２９ａ，２９ｃ，２９ｅがア
ース電極に接続される接続端を構成している。
は、それぞれ、容量電極２８ｃ，２８ｂ，２８ａに電気
的に接続されている。従って、フェリ磁性体２５では、
外部電極２９ｂ，２９ｄ，２９ｆが入出力端に接続され
る部分を構成し、外部電極２９ａ，２９ｃ，２９ｅがア
ース電極に接続される接続端を構成している。
【００３８】なお、上記外部電極２９ａ〜２９ｆは、フ
ェリ磁性体２５を一体焼成により得た後に、導電ペース
トを塗布し、硬化または焼き付けることにより形成され
る。あるいは、焼成に先立ち、磁性体グリーンシートを
積層し、焼成する前にその側面に導電ペーストを塗布
し、一体焼成することにより、磁性体の焼成と共に外部
電極２９ａ〜２９ｆとを焼き付けて完成させてもよい。
ェリ磁性体２５を一体焼成により得た後に、導電ペース
トを塗布し、硬化または焼き付けることにより形成され
る。あるいは、焼成に先立ち、磁性体グリーンシートを
積層し、焼成する前にその側面に導電ペーストを塗布
し、一体焼成することにより、磁性体の焼成と共に外部
電極２９ａ〜２９ｆとを焼き付けて完成させてもよい。
【００３９】上記のように、本実施例では、フェリ磁性
体２５内に、複数の中心導体２６ａ〜２６ｆとアース電
極２７ａ，２７ｂが形成されているだけでなく、整合回
路を構成するための容量電極２８ａ〜２８ｃやアース電
極２７ｃも配置されている。よって、フェリ磁性体２５
を得た後に、中心導体が配置されている部分と整合回路
を構成している部分との煩雑な接合作業を実施する必要
がない。また、接合部分が少なくなるため、信頼性も高
められる。
体２５内に、複数の中心導体２６ａ〜２６ｆとアース電
極２７ａ，２７ｂが形成されているだけでなく、整合回
路を構成するための容量電極２８ａ〜２８ｃやアース電
極２７ｃも配置されている。よって、フェリ磁性体２５
を得た後に、中心導体が配置されている部分と整合回路
を構成している部分との煩雑な接合作業を実施する必要
がない。また、接合部分が少なくなるため、信頼性も高
められる。
【００４０】加えて、整合回路を構成する部分もフェリ
磁性体により構成されているので、同一のラインを用い
て原料を調合することができ、それによっても整合コス
トを低減することができる。
磁性体により構成されているので、同一のラインを用い
て原料を調合することができ、それによっても整合コス
トを低減することができる。
【００４１】さらに、磁性体層２５ｅ〜２５ｇにより構
成される前述した第２のフェリ磁性体２５Ｂの飽和磁化
が、中心導体が配置される部分の磁性体層、すなわち磁
性体層２５ａ〜２５ｄで構成される第１のフェリ磁性体
２５Ａの飽和磁化よりも低くされている。従って、整合
回路の磁性体損を低減することができる。
成される前述した第２のフェリ磁性体２５Ｂの飽和磁化
が、中心導体が配置される部分の磁性体層、すなわち磁
性体層２５ａ〜２５ｄで構成される第１のフェリ磁性体
２５Ａの飽和磁化よりも低くされている。従って、整合
回路の磁性体損を低減することができる。
【００４２】これを、図９を参照して説明する。図９
は、正の円偏波透磁率の虚部（μ＋″）の外部磁界に対
する特性を示し、実線は中心導体を構成している磁性体
のμ＋″であり、破線は整合回路を構成している低飽和
磁化のフェリ磁性体のμ＋″を示す。フェリ磁性体の磁
性体損は、負の円偏波透磁率の虚部がほとんど０に近い
ため、上記正の円偏波透磁率の虚部μ＋″の大きさに比
例する。
は、正の円偏波透磁率の虚部（μ＋″）の外部磁界に対
する特性を示し、実線は中心導体を構成している磁性体
のμ＋″であり、破線は整合回路を構成している低飽和
磁化のフェリ磁性体のμ＋″を示す。フェリ磁性体の磁
性体損は、負の円偏波透磁率の虚部がほとんど０に近い
ため、上記正の円偏波透磁率の虚部μ＋″の大きさに比
例する。
【００４３】他方、一般的に、非可逆回路素子は、図９
のＡで示す領域で動作するように構成されている。従っ
て、整合回路を形成している第２のフェリ磁性体の飽和
磁化を、中心導体が配置されている部分の第１のフェリ
磁性体の飽和磁化よりも小さくすることにより、整合回
路における磁性体損を低減し得ることがわかる。
のＡで示す領域で動作するように構成されている。従っ
て、整合回路を形成している第２のフェリ磁性体の飽和
磁化を、中心導体が配置されている部分の第１のフェリ
磁性体の飽和磁化よりも小さくすることにより、整合回
路における磁性体損を低減し得ることがわかる。
【００４４】本実施例では、第１，２のフェリ磁性体２
５Ａ，２５Ｂは、例えばイットリウム鉄ガーネットやカ
ルシウム−バナジウムガーネットに代表されるマイクロ
波フェライトで構成されており、Ｙ3 Ｆｅ5-Z ＡｌZ Ｏ
12や｛Ｃａ3-y Ｙy ｝［Ｆｅ 2 ］（Ｆｅ1.5+0.5y-ZＡｌ
Z Ｖ1.5-0.5y）Ｏ12（０≦Ｚ≦１．０，０≦ｙ≦３．
０）で示され、第２のフェリ磁性体２５ＢにおいてＡｌ
量（Ｚ値）を相対的に大きくすることで、飽和磁化を小
さくできる。
５Ａ，２５Ｂは、例えばイットリウム鉄ガーネットやカ
ルシウム−バナジウムガーネットに代表されるマイクロ
波フェライトで構成されており、Ｙ3 Ｆｅ5-Z ＡｌZ Ｏ
12や｛Ｃａ3-y Ｙy ｝［Ｆｅ 2 ］（Ｆｅ1.5+0.5y-ZＡｌ
Z Ｖ1.5-0.5y）Ｏ12（０≦Ｚ≦１．０，０≦ｙ≦３．
０）で示され、第２のフェリ磁性体２５ＢにおいてＡｌ
量（Ｚ値）を相対的に大きくすることで、飽和磁化を小
さくできる。
【００４５】本実施例では、第２のフェリ磁性体の飽和
磁化が第１のフェリ磁性体の飽和磁化より小さくされて
いたが、逆に、第２のフェリ磁性体の飽和磁化が第１の
フェリ磁性体の飽和磁化よりも大きくするように構成し
てもよく、それによっても磁性体損を低減することがて
きる。すなわち、一般に、非可逆回路素子は、前述した
通り、図９のＡで示す領域で動作するが、Ｂで示す領域
でも動作させ得る。この場合には、上述した実施例の場
合と同様にして、磁性体損を減少させることができる
が、逆に、整合回路を形成しているフェリ磁性体の飽和
磁化を第１のフェリ磁性体の飽和磁化よりも大きくすれ
ば、整合回路の磁性体損を減少させることができる。従
って、整合回路を構成している第２のフェリ磁性体のμ
＋″が、図９の一点鎖線で示す通りとなり、Ｂで示す領
域では磁性体損が小さくなることがわかる。
磁化が第１のフェリ磁性体の飽和磁化より小さくされて
いたが、逆に、第２のフェリ磁性体の飽和磁化が第１の
フェリ磁性体の飽和磁化よりも大きくするように構成し
てもよく、それによっても磁性体損を低減することがて
きる。すなわち、一般に、非可逆回路素子は、前述した
通り、図９のＡで示す領域で動作するが、Ｂで示す領域
でも動作させ得る。この場合には、上述した実施例の場
合と同様にして、磁性体損を減少させることができる
が、逆に、整合回路を形成しているフェリ磁性体の飽和
磁化を第１のフェリ磁性体の飽和磁化よりも大きくすれ
ば、整合回路の磁性体損を減少させることができる。従
って、整合回路を構成している第２のフェリ磁性体のμ
＋″が、図９の一点鎖線で示す通りとなり、Ｂで示す領
域では磁性体損が小さくなることがわかる。
【００４６】上記のように、本発明においては、第１，
第２のフェリ磁性体の飽和磁化の何れが大きいように構
成されてもよく、何れの場合においても、整合回路によ
る磁性体損を効果的に低減し得ることがわかる。
第２のフェリ磁性体の飽和磁化の何れが大きいように構
成されてもよく、何れの場合においても、整合回路によ
る磁性体損を効果的に低減し得ることがわかる。
【００４７】図６に戻り、本実施例の非可逆回路素子で
は、上記フェリ磁性体２５が、端子板９の凹部９ａ内に
収納され、かつ端子板９に形成された導電パターン１０
ａ〜１０ｆに電気的に接続される。この端子板９につい
ては、図１に示した端子板９と同様であるため、相当の
部分について相当の参照番号を付することにより、その
説明は省略する。
は、上記フェリ磁性体２５が、端子板９の凹部９ａ内に
収納され、かつ端子板９に形成された導電パターン１０
ａ〜１０ｆに電気的に接続される。この端子板９につい
ては、図１に示した端子板９と同様であるため、相当の
部分について相当の参照番号を付することにより、その
説明は省略する。
【００４８】また、フェリ磁性体２５の上方には、永久
磁石１１が固定される。永久磁石１１としては、フェラ
イトなどの適宜の永久磁石を用いることができる。ま
た、１２，１３は金属よりなるヨークを示し、永久磁石
１１と共に、中心導体が交差している部分に磁界を印加
するための磁界印加手段を構成している。
磁石１１が固定される。永久磁石１１としては、フェラ
イトなどの適宜の永久磁石を用いることができる。ま
た、１２，１３は金属よりなるヨークを示し、永久磁石
１１と共に、中心導体が交差している部分に磁界を印加
するための磁界印加手段を構成している。
【００４９】なお、特に図示はしないが、フェリ磁性体
２５において、さらに、中心導体が交差している部分に
磁界を印加するための磁気回路を構成してもよい。例え
ば、コイル状導電パターンをフェリ磁性体内に構成し、
該コイル状導電パターンに通電することにより磁界を発
生させるようにして、フェリ磁性体２５内に一体的に磁
気回路を構成してもよい。
２５において、さらに、中心導体が交差している部分に
磁界を印加するための磁気回路を構成してもよい。例え
ば、コイル状導電パターンをフェリ磁性体内に構成し、
該コイル状導電パターンに通電することにより磁界を発
生させるようにして、フェリ磁性体２５内に一体的に磁
気回路を構成してもよい。
【００５０】さらに、図７に示したように、本実施例で
は、ある高さ位置に形成される中心導体が、一対の中心
導体、例えば中心導体２６ａ，２６ｂにより構成されて
いたが、ある高さ位置においてある方向に延びる中心導
体を単一の導体で構成してもよい。
は、ある高さ位置に形成される中心導体が、一対の中心
導体、例えば中心導体２６ａ，２６ｂにより構成されて
いたが、ある高さ位置においてある方向に延びる中心導
体を単一の導体で構成してもよい。
【００５１】
【発明の効果】請求項１に記載の発明に係る非可逆回路
素子では、複数の中心導体が第１のフェリ磁性体におい
て構成されており、整合回路が第２のフェリ磁性体にお
いて構成されている。従って、焼成条件が全く異なる誘
電体を用いる必要はないため、第１，第２のフェリ磁性
体を別個に焼成する場合であっても、焼成条件を大きく
変更する必要はなく、かつ用意する原料の種類を低減す
ることができ、それによって製造コストを低減すること
が可能となる。
素子では、複数の中心導体が第１のフェリ磁性体におい
て構成されており、整合回路が第２のフェリ磁性体にお
いて構成されている。従って、焼成条件が全く異なる誘
電体を用いる必要はないため、第１，第２のフェリ磁性
体を別個に焼成する場合であっても、焼成条件を大きく
変更する必要はなく、かつ用意する原料の種類を低減す
ることができ、それによって製造コストを低減すること
が可能となる。
【００５２】また、第１，第２のフェリ磁性体の飽和磁
化が異っているため、すなわち請求項２に記載のよう
に、第２のフェリ磁性体の飽和磁化を相対的に小さくす
ることにより、あるいは請求項３に記載のように、第２
のフェリ磁性体の飽和磁化を相対的に大きくすることに
より、整合回路における磁性体損の低減を図ることがで
きる。よって、挿入損失が小さい小型かつ安価な非可逆
回路素子を提供することができる。
化が異っているため、すなわち請求項２に記載のよう
に、第２のフェリ磁性体の飽和磁化を相対的に小さくす
ることにより、あるいは請求項３に記載のように、第２
のフェリ磁性体の飽和磁化を相対的に大きくすることに
より、整合回路における磁性体損の低減を図ることがで
きる。よって、挿入損失が小さい小型かつ安価な非可逆
回路素子を提供することができる。
【００５３】さらに、請求項４に記載のように、第１の
フェリ磁性体に直流磁界を印加するための磁気回路を一
体に構成した場合には、中心導体に磁界を印加するため
の手段も一体化し得るため、より一層小型で信頼性に優
れた非可逆回路素子を提供することができる。
フェリ磁性体に直流磁界を印加するための磁気回路を一
体に構成した場合には、中心導体に磁界を印加するため
の手段も一体化し得るため、より一層小型で信頼性に優
れた非可逆回路素子を提供することができる。
【００５４】また、請求項５に記載のように、整合回路
として、複数対の容量電極を形成する構造では、磁性体
グリーンシート上に容量電極を形成し、焼成することに
より、第２のフェリ磁性体内に整合回路を構成するため
の各コンデンサをセラミック焼成技術により容易に形成
することができる。
として、複数対の容量電極を形成する構造では、磁性体
グリーンシート上に容量電極を形成し、焼成することに
より、第２のフェリ磁性体内に整合回路を構成するため
の各コンデンサをセラミック焼成技術により容易に形成
することができる。
【００５５】また、請求項６に記載のように、第１，第
２のフェリ磁性体が同時焼成により一体化されている構
造では、第１のフェリ磁性体と第２のフェリ磁性体とを
固着する作業を要しないため、より一層信頼性に優れた
非可逆回路素子を得ることができる。のみならず、第
１，第２のフェリ磁性体を個別に焼成する必要はないた
め、製造工程の大幅な簡略化並びに原料調合工程におい
て同一のラインを使用することができるので、製造コス
トをより一層低減することが可能となる。
２のフェリ磁性体が同時焼成により一体化されている構
造では、第１のフェリ磁性体と第２のフェリ磁性体とを
固着する作業を要しないため、より一層信頼性に優れた
非可逆回路素子を得ることができる。のみならず、第
１，第２のフェリ磁性体を個別に焼成する必要はないた
め、製造工程の大幅な簡略化並びに原料調合工程におい
て同一のラインを使用することができるので、製造コス
トをより一層低減することが可能となる。
【図１】従来の非可逆回路素子の一例を説明するための
分解斜視図。
分解斜視図。
【図２】図１に示したフェリ磁性体の分解斜視図。
【図３】図１に示した誘電体の内部構造を説明するため
の分解斜視図。
の分解斜視図。
【図４】従来の非可逆回路素子の他の例を説明するため
の分解斜視図。
の分解斜視図。
【図５】図４に示した非可逆回路素子におけるフェリ磁
性体の内部構造を説明するための分解斜視図。
性体の内部構造を説明するための分解斜視図。
【図６】本発明の一実施例に係る非可逆回路素子を説明
するための分解斜視図。
するための分解斜視図。
【図７】実施例で用いられるフェリ磁性体を説明するた
めの分解斜視図。
めの分解斜視図。
【図８】実施例で用いられるフェリ磁性体の外観を示す
斜視図。
斜視図。
【図９】実施例の非可逆回路素子において、磁性体損が
低減される理由を説明するための図であり、外部磁界と
正の円偏波透磁率の虚部μ＋″との関係を示す図。
低減される理由を説明するための図であり、外部磁界と
正の円偏波透磁率の虚部μ＋″との関係を示す図。
１１…永久磁石 １２，１３…ヨーク ２５…フェリ磁性体 ２５Ａ…第１のフェリ磁性体 ２５Ｂ…第２のフェリ磁性体 ２５ａ〜２５ｇ…フェリ磁性体層 ２６ａ，２６ｂ〜２６ｅ，２６ｆ…中心導体 ２７ｂ，２７ｃ…容量電極を構成するアース電極 ２８ａ〜２８ｃ…容量電極
フロントページの続き (56)参考文献 特開 平８−8614（ＪＰ，Ａ) 特開 平７−312509（ＪＰ，Ａ) 特開 平８−222912（ＪＰ，Ａ) 特開 平８−102603（ＪＰ，Ａ) 特開 平７−297607（ＪＰ，Ａ) 特開 平７−212107（ＪＰ，Ａ) 特開 平６−291514（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01P 1/383 H01P 1/36
Claims (6)
- 【請求項１】 第１のフェリ磁性体と、 第１のフェリ磁性体に形成されており、互いに電気的に
絶縁された状態でかつ交差するように配置された複数の
中心導体と、 第１のフェリ磁性体に固着された第２のフェリ磁性体
と、 前記第２のフェリ磁性体に形成されており、かつ複数の
前記中心導体に電気的に接続された整合回路とを備え、 第１，第２のフェリ磁性体の飽和磁化が異なっているこ
とを特徴とする、非可逆回路素子。 - 【請求項２】 第２のフェリ磁性体の飽和磁化が、第１
のフェリ磁性体の飽和磁化よりも小さくされている、請
求項１に記載の非可逆回路素子。 - 【請求項３】 第２のフェリ磁性体の飽和磁化が、第１
のフェリ磁性体の飽和磁化よりも大きくされている、請
求項１に記載の非可逆回路素子。 - 【請求項４】 第１のフェリ磁性体に直流磁界を印加す
るための磁気回路をさらに備えることを特徴とする、請
求項１〜３の何れかに記載の非可逆回路素子。 - 【請求項５】 前記整合回路が、前記第２のフェリ磁性
体の磁性体層を挟んで形成された複数対の容量電極を有
し、各対の容量電極により構成された各コンデンサが、
それぞれ、複数の中心導体の何れかに電気的に接続され
ている、請求項１〜４の何れかに記載の非可逆回路素
子。 - 【請求項６】 前記第１，第２のフェリ磁性体が同時焼
成により一体化されていることを特徴とする、請求項１
〜５の何れかに記載の非可逆回路素子。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08303196A JP3125693B2 (ja) | 1996-11-14 | 1996-11-14 | 非可逆回路素子 |
| CN97122285.1A CN1114964C (zh) | 1996-11-14 | 1997-11-13 | 非可逆电路器件 |
| DE69724381T DE69724381T2 (de) | 1996-11-14 | 1997-11-13 | Nichtreziproke Schaltungsanordnung |
| EP97119922A EP0843375B1 (en) | 1996-11-14 | 1997-11-13 | Nonreciprocal circuit device |
| US08/969,385 US5926073A (en) | 1996-11-14 | 1997-11-13 | Nonreciprocal circuit device comprising first and second ferromagnetic bodies having different saturation magnetizations |
| NO19975223A NO319870B1 (no) | 1996-11-14 | 1997-11-13 | Ikke-resiprok kretskomponent |
| KR1019970059961A KR100278345B1 (ko) | 1996-11-14 | 1997-11-14 | 비가역 회로소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08303196A JP3125693B2 (ja) | 1996-11-14 | 1996-11-14 | 非可逆回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10145111A JPH10145111A (ja) | 1998-05-29 |
| JP3125693B2 true JP3125693B2 (ja) | 2001-01-22 |
Family
ID=17918042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08303196A Expired - Fee Related JP3125693B2 (ja) | 1996-11-14 | 1996-11-14 | 非可逆回路素子 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5926073A (ja) |
| EP (1) | EP0843375B1 (ja) |
| JP (1) | JP3125693B2 (ja) |
| KR (1) | KR100278345B1 (ja) |
| CN (1) | CN1114964C (ja) |
| DE (1) | DE69724381T2 (ja) |
| NO (1) | NO319870B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8522375B2 (en) | 2007-10-09 | 2013-09-03 | Baby Trend Inc. | Bed side sleeper for infants |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6933799B1 (en) * | 1998-04-14 | 2005-08-23 | Tdk Corporation | Method of controlling intermodulation distortion of non-reciprocal device |
| US6215644B1 (en) | 1999-09-09 | 2001-04-10 | Jds Uniphase Inc. | High frequency tunable capacitors |
| US6229684B1 (en) | 1999-12-15 | 2001-05-08 | Jds Uniphase Inc. | Variable capacitor and associated fabrication method |
| US6496351B2 (en) | 1999-12-15 | 2002-12-17 | Jds Uniphase Inc. | MEMS device members having portions that contact a substrate and associated methods of operating |
| JP3412593B2 (ja) * | 2000-02-25 | 2003-06-03 | 株式会社村田製作所 | 非可逆回路素子および高周波回路装置 |
| EP1139486A1 (en) * | 2000-03-27 | 2001-10-04 | Hitachi Metals, Ltd. | Non-reciprocal circuit device and wireless communications equipment comprising the same |
| US6593833B2 (en) | 2001-04-04 | 2003-07-15 | Mcnc | Tunable microwave components utilizing ferroelectric and ferromagnetic composite dielectrics and methods for making same |
| US20030231076A1 (en) * | 2002-06-03 | 2003-12-18 | Matsushita Electric Industrial Co., Ltd. | Structure of non-reciprocal circuit element |
| JP4811519B2 (ja) | 2007-08-22 | 2011-11-09 | 株式会社村田製作所 | 非可逆回路素子 |
| JP4831234B2 (ja) | 2007-08-22 | 2011-12-07 | 株式会社村田製作所 | 非可逆回路素子 |
| WO2009031380A1 (ja) * | 2007-09-03 | 2009-03-12 | Murata Manufacturing Co., Ltd. | 非可逆回路素子 |
| KR20090111436A (ko) * | 2008-04-22 | 2009-10-27 | 주식회사 이엠따블유안테나 | 페라이트 구조체 및 페라이트의 투자율 조정 방법 |
| EP3057173B1 (en) * | 2013-10-11 | 2020-05-20 | Mitsubishi Electric Corporation | Non-reciprocal circuit |
| CN112470338B (zh) * | 2018-06-21 | 2023-05-16 | 天工方案公司 | 用作射频部件的复合材料及射频隔离器和循环器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA941472A (en) * | 1970-10-19 | 1974-02-05 | Rca Corporation | Surface strip transmission junction circulator |
| JPS5767308A (en) * | 1980-10-14 | 1982-04-23 | Hitachi Metals Ltd | Lumped constant circulator and isolator |
| US4496915A (en) * | 1981-11-12 | 1985-01-29 | Trw Inc. | Microwave transmission device having gyromagnetic materials having different saturation magnetizations |
| KR0174636B1 (ko) * | 1993-06-30 | 1999-04-01 | 무라따 야스따까 | 비가역 회로 소자 |
| US5786736A (en) * | 1993-06-30 | 1998-07-28 | Murata Manufacturing Co., Ltd. | Non-reciprocal circuit element |
| JP3147615B2 (ja) * | 1993-10-12 | 2001-03-19 | 株式会社村田製作所 | 高周波用非可逆回路素子 |
-
1996
- 1996-11-14 JP JP08303196A patent/JP3125693B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-13 NO NO19975223A patent/NO319870B1/no not_active IP Right Cessation
- 1997-11-13 EP EP97119922A patent/EP0843375B1/en not_active Expired - Lifetime
- 1997-11-13 US US08/969,385 patent/US5926073A/en not_active Expired - Lifetime
- 1997-11-13 DE DE69724381T patent/DE69724381T2/de not_active Expired - Lifetime
- 1997-11-13 CN CN97122285.1A patent/CN1114964C/zh not_active Expired - Fee Related
- 1997-11-14 KR KR1019970059961A patent/KR100278345B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8522375B2 (en) | 2007-10-09 | 2013-09-03 | Baby Trend Inc. | Bed side sleeper for infants |
Also Published As
| Publication number | Publication date |
|---|---|
| NO975223D0 (no) | 1997-11-13 |
| KR100278345B1 (ko) | 2001-02-01 |
| EP0843375A1 (en) | 1998-05-20 |
| US5926073A (en) | 1999-07-20 |
| CN1185636A (zh) | 1998-06-24 |
| JPH10145111A (ja) | 1998-05-29 |
| NO975223L (no) | 1998-05-15 |
| CN1114964C (zh) | 2003-07-16 |
| DE69724381T2 (de) | 2004-06-24 |
| NO319870B1 (no) | 2005-09-26 |
| EP0843375B1 (en) | 2003-08-27 |
| KR19980042421A (ko) | 1998-08-17 |
| DE69724381D1 (de) | 2003-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3125693B2 (ja) | 非可逆回路素子 | |
| EP1098386B1 (en) | Nonreciprocal device with lumped elements | |
| JP2526219B2 (ja) | 集中定数型サ−キユレ−タ及びアイソレ−タ | |
| JP3807071B2 (ja) | 非可逆回路素子 | |
| JP3147615B2 (ja) | 高周波用非可逆回路素子 | |
| JP4345254B2 (ja) | 非可逆回路素子及び通信装置 | |
| JP2000114818A (ja) | 集中定数型非可逆回路素子 | |
| JP4517326B2 (ja) | 非可逆回路素子及びこれを用いた無線通信機器 | |
| JP4150989B2 (ja) | 非可逆回路素子およびその製造方法 | |
| JP3261779B2 (ja) | マイクロ波用回路素子 | |
| JPH1197911A (ja) | 集中定数型非可逆回路素子 | |
| JP3891437B2 (ja) | ３端子対非可逆素子及びこれを用いた通信装置 | |
| US7057471B2 (en) | Non-reciprocal device | |
| JP2002314308A (ja) | ２端子対アイソレータ | |
| JP3178153B2 (ja) | マイクロ波用非可逆回路素子 | |
| JP2002164712A (ja) | 中心電極組立体、非可逆回路素子及び通信装置 | |
| JPH11308013A (ja) | 集中定数型非可逆回路素子 | |
| JP3265831B2 (ja) | 非可逆回路素子及びその製造方法 | |
| JP4315262B2 (ja) | 集中定数型非可逆回路素子 | |
| EP1909356A1 (en) | Irreversible circuit element, composite electronic parts, and communication device | |
| JP3673512B2 (ja) | 非可逆回路素子 | |
| JP4423583B2 (ja) | 非可逆回路素子 | |
| JPH08307111A (ja) | 非可逆回路素子 | |
| JPH10224118A (ja) | 非可逆回路素子 | |
| JPH10270917A (ja) | 非可逆回路素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |