JP4315262B2 - 集中定数型非可逆回路素子 - Google Patents

Description

【発明の属する技術分野】
本発明は集中定数型非可逆回路素子に関するものであり、特に形状の小型化、低周波数化、高さの低減についての改善に関する。そして、本発明においては、集中定数型非可逆回路素子とは集中定数型サーキュレータまたはアイソレータを意味する。
【従来の技術】
集中定数型非可逆回路素子を小型化するために、同一の回路構成で相似縮小の形状を基本に対応してきた。しかし、小型化の際、所望の動作周波数帯域を確保するために必要である端子・アース間の並列キャパシタンスの確保が困難になっている。
所望の並列キャパシタンスを確保できないために、所望の電気特性が所望の動作周波数帯域より高い帯域となってしまう。同様に、中心導体を長くして、所望のＬ値を得るにも限界があった。
また、移動体通信の装置が低電力化・小型化しているため、装置の面積だけでなく、高さについても、低減の要求が強くなっている。したがって、装置に使用される部品の非可逆回路素子に対しても、同様の要求がなされている。
非可逆回路素子としての温度特性についても、ファラデー回転用フェライトの飽和磁化と、直流磁界を印加するための永久磁石の残留磁束密度との温度特性のアンバランスのために、その特性の変動を避けることができない。
本発明に最も近い構成の従来技術として特公昭４９−２８２１９号公報の「集中定数サーキュレータ」があげられる。この従来技術においては、独立した３個の直列キャパシタンスによって構成されている。
同公報のサーキュレータの等価回路は本発明の図１３（ａ）又は（ｂ）と同一で、同公報の図に記載されている３個のコイル及び３個の直列キャパシタンスの値がそれぞれ同じ値であれば、図１３（ａ）と、同（ｂ）は同等となる。同公報には１／８波長以下の直径のフェライトを使わざるを得なかった従来の方法に対して、１／４波長までの直径のフェライトを使うことができるようになり、１ＫＷ程度の高い電力定格に耐えうるサーキュレータを提供して、４倍の定格電力のサーキュレータの製造が可能になったと開示している。
しかし、同一のコイル値または同一のキャパシタンス値の回路は理論的にはありえたとしても、コイル値またはキャパシタンス値にバラツキがあることを考慮すると、実装上は図１３（ａ）と同（ｂ）とは同一の等価回路にはならない。上記従来技術は高い耐電力を得るための発明であり、直径１５ｃｍ程度のフェライトを使用した動作周波数１００ＭＨｚ帯の大型サーキュレータを提供することを目的としたものであって、上記小型化要求または温度特性が変動する欠点を解決するものではない。
【発明が解決しようとする課題】
集中定数型非可逆回路素子を小型化して、並列キャパシタンスの所望の値を保持できない場合において、該キャパシタンスの値を増やすことなく、所望の動作周波数帯域を確保できる集中定数型非可逆回路素子が必要となる。
同様に、中心導体を従来より長くする工夫をすることによりＬ値を大きくして、所望の動作周波数帯域を確保できる集中定数型非可逆回路素子が必要となる。ここで述べる小型化とは、集中定数型非可逆回路素子を基板に搭載する際の占有面積の削減、または、高さの低減を意味する。
また、従来の非可逆回路素子の分解斜視図を図１２に、その温度特性を図１１に示す。図１１において、図１１（ａ）は−２５℃における、同（ｂ）は＋２３℃における、同（ｃ）は＋８５℃における非可逆回路素子の特性を示している。この３つのグラフを比較すると、Ｖ．Ｓ．Ｗ．Ｒ．（電圧定在波比）、インサーションロス（順方向損失）及びアイソレーション（逆方向損失）特性が、周波数方向に関係なく、安定していないことがわかる。
【課題を解決する手段】
前記課題を解決するために、本発明では、図１に示すように少なくとも１枚のフェライト８と、シールド板７と、該シールド板７に接続されていて、長さが該フェライトの直径と厚さとの和より長く、かつ１２０度の角度で交差する３組の中心導体６と、該中心導体６の間を絶縁する絶縁板（図示は省略）とからなるフェライト組立体５を構成し、該フェライト組立体５とアースとの間に直列キャパシタンス１７を形成する。
このようにすることにより、図８に示すように、入出力端子４・アース間の並列キャパシタンス１６を増やすことなく、動作周波数の低周波数化が可能となる。特に、直列キャパシタンス１７の値を３００ｐＦ以下とすることにより、５０ＭＨｚ以上動作周波数を下げることができる。さらに、同キャパシタンス１７の値を３０ｐＦ以下にした場合には、１００ＭＨｚ以上動作周波数を下げることができる。
また、高さの低減のためには永久磁石２、フェライト８、蓋１、ケース１４などのうち、いずれかまたは全部の厚さを薄くする必要がある。中でも、最も効果的なのは、永久磁石２の厚さを薄くすることである。図９は永久磁石２から印加される直流磁界をパラメータとして、アイソレーション特性を示す。
図９（ａ）はフェライト組立体５とアース間を直接接続した場合のアイソレーション特性である。同（ｂ）はフェライト組立体５とアース間に、値が１ｐＦの直列キャパシタンス１７を接続した場合のアイソレーション特性である。
図９（ａ）と同（ｂ）の比較からわかるように、動作周波数だけでなく、印加直流磁界も下げることができる。すなわち、永久磁石２の厚さを薄くしても、必要な磁界の強さを維持できる。
本発明においては、該直列キャパシタンス１７を適切な範囲に選ぶことにより、上記必要な磁界の強さを所定の値とすることができる。従って、集中定数型非可逆回路素子の高さの低減を達成することができる。
本発明の集中定数型非可逆回路素子の温度特性を図１０に示す。図１０（ａ）は−２５℃における、同（ｂ）は＋２３℃における、同（ｃ）は＋８５℃における非可逆回路素子の特性を示している。この３つのグラフを比較すると、Ｖ．Ｓ．Ｗ．Ｒ．、インサーションロス及びアイソレーション特性が、周波数方向に関係なく、安定していることがわかる。
本発明により、８００ＭＨｚ帯以上の周波数帯において５ｍｍ＊５ｍｍ＊２ｍｍまたは、７ｍｍ＊７ｍｍ＊２ｍｍ相当の集中定数型非可逆回路素子を提供することができる。このとき、厚さ０．６ｍｍの永久磁石２を使った集中定数型非可逆回路素子を実現できる。
すなわち、本発明は以下を特徴とする。
（１） 蓋、永久磁石、ケース、フェライト組立体、キャパシタンス及び入出力端子からなるサーキュレータ、または該サーキュレータの３つの入出力端子の中の１つの端子とアース間を抵抗で終端してなるアイソレータであって、該フェライト組立体は少なくとも１枚のフェライトと、シールド板と、該シールド板に接続されていて、長さが該フェライトの直径と厚さとの和より長く、かつ１２０度の角度で交差する３組の中心導体と、該中心導体の間を絶縁する絶縁板とからなり、該フェライト組立体とアースとの間に、キャパシタンスが形成されていることを特徴とする集中定数型非可逆回路素子。
（２） 前記キャパシタンスはフェライト組立体を構成するシールド板の底面の面積に等しいか、または小さい面積で形成されていることを特徴とする（１）記載の集中定数型非可逆回路素子。
（３） 前記キャパシタンスは、孔のない誘電体基板の両面に電極が形成されてなる（１）または（２）記載の集中定数型非可逆回路素子。
（４） 前記キャパシタンスは、孔を有する誘電体基板からなり、該孔はフェライト組立体が挿入できない程度に小さく、かつ該孔の周辺の両面に電極が形成されている（１）または（２）記載の集中定数型非可逆回路素子。
（５） 前記キャパシタンスは、フェライト組立体が挿入可能な孔のある誘電体基板であって、該孔の中に、第２の誘電体基板に電極が形成されてなることを特徴とする（１）または（２）記載の集中定数型非可逆回路素子。
（６） 前記キャパシタンスは、孔のある基板とない基板との積層構造となっている積層誘電体基板からなり、該誘電体基板の両面に電極が形成されていることを特徴とする（１）または（２）記載の集中定数型非可逆回路素子。
（７） 前記電極の形状は、少なくとも一方の面の電極が略円形または略ドーナツ形であることを特徴とする（３）、（４）、（５）または（６）記載の集中定数型非可逆回路素子。
（８） 前記電極の形状は、少なくとも一方の面の電極の一部が切り欠かれていることを特徴とする（３）、（４）、（５）、（６）または（７）記載の集中定数型非可逆回路素子。
（９） 前記電極により構成されるキャパシタンス値が３００ｐＦ以下であることを特徴とする（３）、（４）、（５）、（６）、（７）または（８）記載の集中定数型非可逆回路素子。
（１０） 前記電極により構成されるキャパシタンス値が３０ｐＦ以下であることを特徴とする（３）、（４）、（５）、（６）、（７）または（８）記載の集中定数型非可逆回路素子。
（１１） 前記電極により構成されるキャパシタンス値が１ｐＦ以下であることを特徴とする（３）、（４）、（５）、（６）、（７）または（８）記載の集中定数型非可逆回路素子。
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃至７を参照して説明する。
フェライト組立体５とアースとの間に、直列キャパシタンス１７を形成することによって、入出力端子４・アース間の並列キャパシタンス１６の値を増やすことなく、動作周波数を所望の帯域に下げた集中定数型非可逆回路素子を実現できる。
直列キャパシタンス１７の電極形状を適宜選ぶことにより、フェライト組立体５と直列キャパシタ１７とをハンダ付けなどにより固定する際、安定した方法で固定することができる。
直列キャパシタンス１７の値を適宜選ぶことにより、必要な磁界の強さを低減した集中定数型非可逆回路素子を実現できる。
直列キャパシタンス１７の値を適切な範囲に選ぶことにより、温度特性を改善された集中定数型非可逆回路素子が実現できる。
中心導体の長さを適切な範囲に選ぶことにより、所望の動作周波数において、最適なインサーションロスまたはＶ．Ｓ．Ｗ．Ｒ．を確保することができる。
【実施例】
以下、本発明の実施例について説明する。
〔実施例１〕
中心導体の長さをフェライトの直径と厚さとの和より大きくし、フェライト組立体５とアースとの間に、直列キャパシタンス１７を形成することによって、入出力端子４・アース間の並列キャパシタンス１６の値を増やすことなく、動作周波数を所望の帯域に下げた非可逆回路素子の実施例を図１に示す。なお、以下の実施例においても素子の組立方法は全く同じである。
〔実施例２〕
中心導体の長さをフェライトの直径と厚さとの和より大きくし、フェライト組立体５の底面の一部と、アースとの間に小さな値の直列キャパシタンス１７を形成する。誘電体基板９の両面に電極１５を形成して並列キャパシタンス１６と直列キャパシタンス１７を形成し、該直列キャパシタンス１７を前記組立体５の底面に等しいかまたは小さい面積で構成して、動作周波数を所望の帯域に下げた集中定数型非可逆回路素子の実施例を、図２に示す。
〔実施例３〕
誘電体基板９にフェライト組立体５が挿入不能な孔１１が設けられ、該孔１１の周辺の両面に電極が形成された実施例を図３に示す。
〔実施例４〕
誘電体基板９にフェライト組立体５が挿入可能な孔１２が設けられ、該孔１２の中に前記組立体５を挿入し、前記組立体５は、電極が形成された第２の誘電体基板１０（直列キャパシタ１７を構成している）の上に搭載された実施例を図４に示す。
〔実施例５〕
フェライト組立体５が挿入可能な孔のある誘電体基板と、孔のない誘電体基板との積層構造となっている積層誘電体基板１９の、フェライト組立体５が挿入可能な穴１３にフェライト組立体５を搭載した実施例を図５に示す。
〔実施例６〕
誘電体基板９または積層誘電体基板１９に設けられた直列キャパシタンス１７の少なくとも一方の電極の形状が、略円形、または略ドーナツ形である実施例を図６に示す。
〔実施例７〕
誘電体基板９または積層誘電体１９に設けられた直列キャパシタンス１７の少なくとも一方の電極の形状が、略円形、または略ドーナツ形の一部が切り欠かれた実施例を図７に示す。
これらの実施例３乃至８はいずれも実施例１または実施例２と同様の効果を奏する。
〔実施例８〕
フェライト組立体５の底面の一部と、アースとの間に小さな値の直列キャパシタンス１７を形成する。該直列キャパシタンスの値を３００ｐＦ以下にすることによって、動作周波数を５０ＭＨｚ以上下げることができる。図８にアイソレーション特性を代表例として、動作周波数帯域の低周波数化を示す。
〔実施例９〕
フェライト組立体５の底面の一部と、アースとの間に小さな値の直列キャパシタンス１７を形成する。該直列キャパシタンスの値を３０ｐＦ以下にすることによって、動作周波数を１００ＭＨｚ以上下げることができる。図８にアイソレーション特性を代表例として、動作周波数帯域の低周波数化を示す。
〔実施例１０〕
フェライト組立体５の底面の一部と、アースとの間に小さな値の直列キャパシタンス１７を形成する。該直列キャパシタンスの値を１ｐＦ以下にすることによって、動作周波数を所望の帯域に下げると共に、集中定数型非可逆回路素子の温度特性の改善を図ることができる。図１０に改善された温度特性グラフを示す。
【発明の効果】
本発明の効果は次の通りである。
（効果１）
フェライト組立体５とアースとの間に直列キャパシタンス１７を形成することにより、入出力端子４・アース間の並列キャパシタンス１６を増やすことなく、動作周波数を下げることができる。従って、並列キャパシタンス１６を確保するための面積を増やす必要がなく、集中定数型非可逆回路素子の小型化を図ることができる。
従来例では、各中心導体ごとに直列キャパシタンス１７を形成しているが、各キャパシタンス値のバラツキが、集中定数型非可逆回路素子のインサーションロス、アイソレーション、反射損失の各特性の最適動作周波数範囲及び、最適動作磁界のバラツキの原因となる。
一方、本発明の構造においては各中心導体６の一方をシールド板７に接続し、該シールド板７とアースとの間に共通の直列キャパシタンス１７を形成しているから、バラツキの要素のひとつを除去することができる。
（効果２）
フェライト組立体５とアースとの間に直列キャパシタンス１７を設ける構造であって、該組立体５の底面全体を使った大きな直列キャパシタンス１７を形成する場合には、該組立体５とアースとを短絡した場合の特性に近づく。しかし、（ａ）該直列キャパシタンス１７の値を小さくすることによって、動作周波数を下げ、（ｂ）必要な磁界の強さを下げ、かつ、（ｃ）適切な直列キャパシタンス１７の値の範囲では、集中定数型非可逆回路素子の電気特性において温度補償効果をもたらす。従来の、永久磁石２の残留磁束密度と、フェライト８の飽和磁化との温度変化率を近づけることによる温度補償効果だけでは得られなかった優れた温度補償効果である。
すなわち、（ａ）により、非可逆回路素子の小型化を図ることができ、（ｂ）により、永久磁石２の厚さを薄くすることで非可逆回路素子の高さの低減を図ることができ、（ｃ）により、温度特性の優れた非可逆回路素子を提供することができる。
（効果３）
従来の中心導体は最大でフェライトの直径と厚さの和であり、長さに一定の制限があった。そのため、無理に動作周波数帯域を低周波数化させた場合には、インサーションロスが上がり、特性が劣化する。一方、本発明の中心導体により、適正なコイル成分を確保することができるため、インサーションロス特性が劣化しない非可逆回路素子を提供することができる。
（効果４）
本発明は、８００ＭＨｚ帯以上の移動体通信用端末デバイス及びその小型基地局用に使用される集中定数型非可逆回路素子に関するものであるが、放送及び他の無線通信で使用されるＶＨＦ帯用の集中定数型非可逆回路素子にも適用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す分解斜視図である。
【図２】本発明の第２実施例を示す分解斜視図である。
【図３】本発明の第３実施例を示す分解斜視図である。
【図４】本発明の第４実施例を示す分解斜視図である。
【図５】本発明の第５実施例を示す分解斜視図である。
【図６】本発明の第６実施例を示す分解斜視図である。（ａ）は一方の面の電極が略円形である例を示した図である。（ｂ）は一方の面の電極が略ドーナツ形である例を示した図である。
【図７】本発明の第７実施例を示す分解斜視図である。（ａ）は一方の面の電極が略円形であって、一部が切り欠かれていることを示した図である。（ｂ）は一方の面の電極が略ドーナツ形であって、一部が切り欠かれていることを示した図である。
【図８】本発明のフェライト組立体５とアースとの間に形成された直列キャパシタンス１７の値をパラメータとして、アイソレーション特性の動作周波数の変化を示す図である。（ａ）は各直列キャパシタンス１７の値において、アイソレーション特性が最良となるように印加する直流磁界を最適化したときの特性グラフである。（ｂ）は一定の直流磁界におけるアイソレーション特性を示したグラフである。
【図９】永久磁石２から印加される直流磁界をパラメータとしたアイソレーション特性を示す図であり、（ａ）はフェライト組立体とアース間を直接接続した場合の従来例のアイソレーション特性を、（ｂ）はフェライト組立体とアース間に、値が１ｐＦの直列キャパシタンス１７を接続した場合の本発明のアイソレーション特性をグラフを示す。
【図１０】本発明のフェライト組立体５とアースとの間に形成された直列キャパシタンス１７の値を１ｐＦとしたときの集中定数型非可逆回路素子の温度特性の変化を示す図である。（ａ）は−２５℃における特性グラフである。（ｂ）は＋２３℃における特性グラフである。（ｃ）は＋８５℃における特性グラフである。
【図１１】従来の温度特性の変化を示す図である。（ａ）は−２５℃における特性グラフである。（ｂ）は＋２３℃における特性グラフである。（ｃ）は＋８５℃における特性グラフである。
【図１２】従来の集中定数型サーキュレータを示す分解斜視図である。（ａ）はフェライト組立体５がアースに直接接続されている図である。（ｂ）は各中心導体６の一方を入出力端子４として、他方を直列キャパシタ１７経由でアース接続された図である。
【図１３】等価回路図を示す図である。（ａ）及び（ｂ）は従来技術の等価回路図であり、（ｃ）は本発明の等価回路図である。
【符号の説明】
１ 蓋
２ 永久磁石
３ 樹脂ケース
４ 入出力端子
５ フェライト組立体
６ 中心導体
７ シールド板
８ フェライト
９ 誘電体基板
１０ 第２の誘電体基板
１１ フェライト組立体が挿入不可能な孔
１２ フェライト組立体が挿入可能な孔
１３ フェライト組立体が挿入可能な穴
１４ ケース
１５ 電極
１６ 並列キャパシタンス
１７ 直列キャパシタンス
１８ 非可逆回路素子
１９ 積層誘電体基板
２０ コイル
２１ 個別の直列キャパシタンス

Claims (8)

1. フェライト組立体と、ケースとを含む非可逆回路素子であって、
   前記フェライト組立体は、少なくとも１枚のフェライトと、シールド板と、３組の中心導体とを含んでおり、
   前記シールド板は、前記フェライトの底面に、前記底面よりも小面積となるように配置されており、
   前記中心導体のそれぞれは、一端が、前記フェライトの前記底面において、前記シールド板に接続され、前記フェライトの前記底面及び側面を通って表面側に導かれ、前記表面において互いに交差し、長さが前記フェライトの直径と厚さとの和より長くなっており、
   前記フェライト組立体の前記底面と、前記ケースとの間に直列キャパシタンスが形成されており、
   前記中心導体に対する入出力端子と、アースとの間に、並列キャパシタンスが形成されており、前記並列キャパシタンスのそれぞれは、一端が前記入出力端子に接続され、他端がアースに接続されていること、
   を特徴とする非可逆回路素子。
2. 更に、両面に電極を有する前記誘電体基板を含み、前記誘電体基板を、前記フェライト組立体と前記ケースとの間に配置し、前記電極により、前記並列キャパシタンス、及び、前記直列キャパシタンスを生じさせたことを特徴とする請求項１に記載の非可逆回路素子。
3. 前記キャパシタンスは、孔のない誘電体基板の両面に電極が形成されてなる請求項１または２記載の集中定数型非可逆回路素子。
4. 前記キャパシタンスは、孔を有する誘電体基板からなり、該孔はフェライト組立体が挿入できない程度に小さく、かつ該孔の周辺の両面に電極が形成されている請求項１または２記載の集中定数型非可逆回路素子。
5. 前記キャパシタンスは、フェライト組立体が挿入可能な孔のある誘電体基板であって、該孔の中に、第２の誘電体基板に電極が形成されてなることを特徴とする請求項１または２記載の集中定数型非可逆回路素子。
6. 前記キャパシタンスは、孔のある基板とない基板との積層構造となっている積層誘電体基板からなり、該誘電体基板の両面に電極が形成されていることを特徴とする請求項１または２記載の集中定数型非可逆回路素子。
7. 前記電極の形状は、少なくとも一方の面の電極が略円形または略ドーナツ形であることを特徴とする請求項３、４、５または６記載の集中定数型非可逆回路素子。
8. 前記電極の形状は、少なくとも一方の面の電極の一部が切り欠かれていることを特徴とする請求項３、４、５、６または７記載の集中定数型非可逆回路素子。

Images