JP3123106U - 電圧上昇抑制回路およびパネル型テレビジョン装置 - Google Patents

Abstract

【課題】急上昇する電圧を一定の電圧に抑えながら、電源を安全に落とすことの可能な電圧上昇抑制回路およびパネル型テレビジョン装置を提供する。
【解決手段】電圧出力ラインにカソード側が接続されるツェナダイオードＱ２と、一方の端子がツェナダイオードＱ２のアノード側に接続されつつ他方の端子が接地される分割抵抗と、ベースが抵抗を介して分割抵抗の分割点に接続されつつエミッタが接地されるトランジスタＱ１と、ベースが分割抵抗の分割点に接続されつつエミッタが接地されるトランジスタＱ２と、トランジスタＱ１のコレクタに接続されつつ外部より３．３Ｖが供給される減電圧検出端子１０ａとトランジスタＱ２のコレクタに接続されつつ電源オン時には電源回路２６をＯＮさせる３．３ＶのＰ−ＯＮ−Ｈ信号を出力する電源端子１０ｂとを備えるマイコンと、を備えさせる。
【選択図】図２

Description

本考案は、電圧上昇抑制回路およびパネル型テレビジョン装置に関し、特にパネル型テレビジョン装置においては電圧上昇抑制回路が適用されたものに関する。

トランスを用いて所定の電源電圧をを供給する電源回路などでは、２次側の電圧出力ラインの電圧により一次側の電圧をフィードバック制御している。このような回路においては、電圧の異常から回路を保護する為の過電圧保護回路や減電圧保護回路などを備えている。

従来、使用されていた過電圧保護回路や減電圧保護回路を図５〜９を参照して説明する。５４は従来の過電圧検出回路と減電圧検出回路とを示したブロック図、図６は図５の過電圧検出回路における異常時のタイムチャート、図７は図６のタイムチャートの制御を実行するマイコンの処理を示すフローチャート、図８は図５の減電圧検出回路における異常時のタイムチャート、である。

図５において、過電圧検出回路１は、概略、カソード側が電源回路４の出力ラインに接続されるとともにアノード側が接地された短絡用のツェナダイオードＤ３と、一方の端子が電源回路４の出力ラインに接続されるとともに他方の端子が接地された分割抵抗Ｒ５、Ｒ６と、同分割抵抗の分割点にアノード側が接続されるダイオードＤ４と、同ダイオードＤ４のカソード側に過電圧検出端子３ａが接続されたマイコンと、から構成されている。

同図において、出力電圧１は分割抵抗Ｒ５，Ｒ６により分圧され、分割点における電圧が低下された後、ダイオードＤ４のアノード側に入力される。ダイオードＤ４は、上記分割点の電圧をマイコンの過電圧検出端子３ａに伝える。例えば、電源回路４が正常に動作しているときは、分割点における電圧は０．６Ｖとなるように分割抵抗が調整されており、過電圧検出端子３ａにも０．６Ｖが印加されている。一方、電源回路４の動作が異常になり出力電圧１が上昇すると、分割点の電圧が上昇し、過電圧検出端子３ａに入力される電圧も上昇する。また、ダイオードＤ４は、分割点の電圧が正常時より下降したとしても過電圧検出端子３ａに異常な電圧が印加されないように整流している。

以下に、マイコンが過電圧を検出したときの処理を図７のフローチャートおよび図６のタイムチャートを参照しつつ説明する。当該処理は、マイコンが過電圧検出端子３ａを介して出力電圧１の出力ラインを監視しつつ、過電圧検出端子３ａに入力される電圧が１．４Ｖを超えるとそれを検知して電源回路４の異常による過電圧であるか否かの判定を行う処理である。当該処理は、電源がオンの間、繰り返し実行されている。

処理が開始されると、マイコンはステップＳ１０にてカウンタを０にセットしステップＳ２０に進む。そしてステップＳ２０で過電圧検出端子３ａに印加される電圧を取得し、ステップＳ２５でステップＳ２０で取得した電圧が１．４Ｖ以上であるか否かを判断する。１．４Ｖを超えていなければ問題ないとして当該処理を終了する。このように一時的に電圧が上昇する原因としては、ノイズなどが考えられる。一方、再度１．４Ｖ以上の電圧を検出するとステップＳ３０に進む。

ステップＳ３０では、カウンタをインクリメントし、ステップＳ３５にてカウンタが４以上であるか否かを判断する。カウンタが４未満のときは条件不成立としてステップＳ４５に進む。一方、カウンタが４以上である場合、すなわち最初に１．４Ｖ以上の電圧を過電圧検出端子３ａにて検出してから２００ｍｓ経過している場合は、条件成立としてステップＳ４０に進み、マイコンは電源回路４にオフ信号を出力して電源回路４を停止させて処理を終了する。最初に過電圧を検出してから５０ｍｓごとに４回連続で検出する構成としたのは、ノイズなどによる誤作動を防止する為である。

そしてステップＳ４５では、ステップＳ２５にて１．４Ｖを超える電圧を検出してから５０ｍｓ経過したか否かを判断する。５０ｍｓ経過していないときは再度ステップＳ４５にて判断を行い５０ｍｓ経過した後にステップＳ２０からの処理を繰り返す。

また、図５において、減電圧検出回路２は、概略、一方の端子が電源回路４の出力ラインに接続されるとともに他方の端子が接地された分割抵抗Ｒ７、Ｒ８と、同分割抵抗の分割点にカソード側が接続されるダイオードＤ５と、同ダイオードＤ５のアノード側に減電圧検出端子３ｂが接続されたマイコンと、から構成されている。

同図において、出力電圧１は分割抵抗Ｒ７，Ｒ８により分圧され、分割点における電圧が低下された後、ダイオードＤ５のカソード側に入力される。ダイオードＤ５は、上記分割点の電圧をマイコンの減電圧検出端子３ｂに伝える。例えば、電源回路４が正常に動作しているときは、分割点における電圧は３．３Ｖとなるように調整されており、減電圧検出端子３ｂにも３．３Ｖが印加されている。一方、電源回路４の動作が異常になり出力電圧１が下降すると、分割点の電圧が下降し、減電圧検出端子３ｂに印加される電圧も下降する。また、ダイオードＤ５は、分割点の電圧が正常時より上昇したとしても減電圧検出端子３ｂに異常な電圧が印加されないように整流している。

以下に、マイコンが減電圧を検出したときの処理を図９のフローチャートおよび図８のタイムチャートを参照しつつ説明する。当該処理は、マイコンが減電圧検出端子３ｂを介して出力電圧１の出力ラインを監視しつつ、減電圧検出端子３ｂに入力される電圧が１．０Ｖを切るとそれを検知して電源回路４の異常による減電圧であるか否かの判定を行う処理である。当該処理は、電源がオンの間、繰り返し実行されている。

処理が開始されると、マイコンはステップＳ５０にてカウンタを０にセットしステップＳ６０に進む。そしてステップＳ６０で減電圧検出端子３ｂに印加される電圧を取得し、ステップＳ６５でステップＳ６０で取得した電圧が１．０Ｖ以下であるか否かを判断する。１．０Ｖを切っていなければ問題ないとして減電圧判断処理を終了する。このように一時的に電圧が下降する原因としては、ノイズなどが考えられる。一方、再度１．０Ｖ以下の電圧を検出するとステップＳ７０に進む。

ステップＳ７０では、カウンタをインクリメントし、ステップＳ７５にてカウンタが４以上であるか否かを判断する。カウンタが４未満のときは条件不成立としてステップＳ８５に進む。一方、カウンタが４以上である場合、すなわち最初に１．０Ｖ以下の電圧を減電圧検出端子３ｂにて検出してから２００ｍｓ経過している場合は、条件成立としてステップＳ８０に進み、マイコンは電源回路４にオフ信号を出力して電源回路４を停止させて処理を終了する。最初に減電圧を検出してから５０ｍｓごとに４回連続で検出する構成としたのは、ノイズなどによる誤作動を防止する為である。

そして、ステップＳ８５では、ステップＳ６５にて前回１．０Ｖを切る電圧を検出してから５０ｍｓ経過したか否かを判断する。５０ｍｓ経過していないときは再度ステップＳ８５にて判断を行い５０ｍｓ経過した後にステップＳ６０からの処理を繰り返す。

また、特許文献１には、スイッチング電源回路の二次側出力電圧をマイコンに入力し、そのマイコン内のカウント回路の出力ラインを２系統とし、その片方のラインにラッチ回路を設けそれぞれアンド回路に入力することで、ラッチ回路で保持した期間内に起こるカウント回路での誤判定を除去し、電流制限回路動作によるスイッチング電源回路の間欠発振状態が持続する場合に、間欠発振検出回路の誤動作によるスイッチング電源回路の停止を回避することについて開示されている
特開平１１−１２７４０１号

上述した従来の過電圧検出回路１や減電圧検出回路２においては、図１０のタイムチャートに示すように、急激な電圧上昇が起こるとマイコンが該電圧上昇を検出するまでに過大な電流が回路にかかり、ツェナダイオードＤ３または他の部品が短絡破壊されることになる。このように短絡破壊を起した場合は電圧が下がるため、減電圧検出回路２が電圧降下を検出して電源をＯＦＦさせることになる。
これでは、複数の基板で構成されているフラットディスプレイパネル（ＦＤＰ）などの場合、電源基板以外の基板が壊れてしまう可能性がある。いくつもの基板が壊れたり、どの基板が壊れるか分からなかったりするのでは検査や修理に時間を要する。また、メーカから基板が付属したＦＤＰを購入して使用している場合は、ＦＤＰを全て交換しなければならなくなる。
本考案は、上記課題に鑑みてなされたもので、急上昇する電圧を一定の電圧に抑えながら、マイコンに異常を伝え、電源を安全に落とすことの可能な電圧上昇抑制回路およびパネル型テレビジョン装置を提供することを目的とする。

上記課題を解決するために、本考案の請求項２にかかる考案では、フライバック方式の電源回路の電圧出力ラインを監視して、出力電圧の過上昇を抑制する電圧上昇抑制回路において、上記電圧出力ラインにカソード側が接続され、同電圧出力ラインの出力が所定値を超えるとツェナ降伏が生じるツェナダイオードと、一方の端子が上記ツェナダイオードのアノード側に接続されるとともに他方の端子が接地される分割抵抗と、上記分割抵抗の分割点にベースが接続されるとともにエミッタが接地された第一のトランジスタと、上記第一のトランジスタのコレクタに接続された減電圧検出端子と、上記電源回路をオンさせる電圧信号を供給する電源端子と、上記分割抵抗の分割点にベースが接続されるとともにエミッタが接地され、コレクタが上記電源端子に接続された第二のトランジスタと、上記減電圧検出端子の電圧に基づいて上記電源端子を制御する電圧上昇抑制手段と、を備える構成としてある。
上記のように構成した請求項２にかかる考案においては、出力電圧が上昇するとツェナダイオードにツェナ電流が流れ、分割点に電圧が発生し、第一のトランジスタと第二のトランジスタのベースに電圧が印加されて第一のトランジスタおよび第二のトランジスタがオンする。すると、減電圧検出端子の電圧が０Ｖ（接地）に引き込まれ、同時に電源端子から出力されている電圧信号（オン）が第二のダイオードのエミッタを通じて０Ｖ（接地）に引き込まれるため電源回路はオフとなり出力電圧が低下していく。
そして、出力電圧が正常な範囲まで下がるとツェナダイオードのツェナ電流が流れなくなるため第一のトランジスタおよび第二のトランジスタがオフし、減電圧検出端子および電源端子は接地されなくなる。従って、電源端子より出力される電圧信号（オン）も電源回路に到達するようになり、電源回路が出力を再開し、出力電圧の低下も止まる。さらに出力電圧の上昇が起こるときは、上述したプロセスを繰り返す。これらプロセスの間、電圧上昇抑制手段は減電圧検出端子の電圧を監視しており、同電圧に基づき電源端子を制御して上記電源回路の電圧信号の出力を停止させることにより上記電源回路の電圧上昇を抑制する。

また、請求項３にかかる考案では、上記請求項２に記載の電圧上昇抑制回路において、上記電圧出力ラインは、上記電源回路のフィードバックラインが接続されるラインと同一である構成としてある。
すなわち、電源回路出力の過上昇や低下といった異常はフィードバック制御に異常が生じたときに起こりやすいため、上記電圧出力ラインとフィードバックラインが接続されるラインとを同一とすることにより、電源回路の出力異常を検出しやすくなる。

そして、請求項４にかかる考案では、上記請求項２または３に記載の電圧上昇抑制回路において、上記電圧上昇抑制手段は、上記減電圧検出端子に印加される電圧の低下を検知して上記電源端子に供給する信号を制御する構成としてある。
すなわち、上記請求項２または３のより具体的な構成例として、上記電圧上昇抑制手段が検知するのは、上記減電圧検出端子における電圧の低下であるとした。

以上の構成を踏まえて、請求項１に記載のパネル型テレビジョン装置においては、フライバック方式の電源回路の電圧出力ラインを監視するマイコンの制御により出力電圧の過上昇を抑制する電圧上昇抑制回路を備えて、上記電源回路より電源電圧を供給されつつテレビジョン放送信号に基づく映像をフラットパネルディスプレイに表示するパネル型テレビジョン装置において、上記電源回路は、上記電圧出力ラインからフィードバックされるフィードバック信号によってフィードバック制御され、上記電圧上昇抑制回路は、上記電圧出力ラインにカソード側が接続されるとともにアノード側が接地される第一のツェナダイオードと、上記電圧出力ラインにカソード側が接続される第二のツェナダイオードと、一方の端子が上記第二のツェナダイオードのアノード側に接続されるとともに他方の端子が接地されている分割抵抗と、ベースが抵抗を介して上記分割抵抗の分割点に接続されるとともにエミッタが接地される第一のトランジスタと、ベースが抵抗を介して上記分割抵抗の分割点に接続されるとともにエミッタが接地される第二のトランジスタと、上記第一のトランジスタのコレクタに接続されつつ外部より３．３Ｖが供給される減電圧検出端子と上記第二のトランジスタのコレクタに接続されつつ電源オン時には上記電源回路をＯＮさせる３．３ＶのＰ−ＯＮ−Ｈ信号を出力する電源端子とを備えるマイコンと、を備え、出力電圧が上昇すると、上記第二のツェナダイオードにツェナ電流が流れ、分割点に電圧が発生し、上記第一のトランジスタと上記第二のトランジスタのベースに電圧が印加されて上記第一のトランジスタおよび上記第二のトランジスタがオンし、上記減電圧検出端子の電圧が接地に引き込まれるとともに上記電源端子から上記電源回路に出力されているＰ−ＯＮ−Ｈ信号が接地に引き込まれ、上記電源回路がオフとなり上記出力電圧が低下していき、同出力電圧が正常な範囲まで下がると第二のツェナダイオードのツェナ電流が流れなくなるため上記第一のトランジスタおよび上記第二のトランジスタがオフし、上記減電圧検出端子および上記電源端子は接地されなくなり、上記電源端子より出力されるＰ−ＯＮ−Ｈ信号が上記電源回路に到達して同電源回路がオンとなり、上記マイコンは、上記減電圧検出端子の電圧を５０ｍｓ毎に取得し、１．０Ｖ以下の電圧を４回連続で検出すると上記電源端子からのＰ−ＯＮ−Ｈ信号の出力を停止させる構成としてある。

以上説明したように本考案は、電源回路の異常時に、急上昇する電圧を一定の電圧に抑えながら電源を安全に落とすことが可能な電圧上昇抑制回路を提供することができる。そして、この回路を組み込むことで、電源回路基板以外の基板の部品を壊す事がなくなるため、検査や修理がしやすくなる。また、従来においては過電圧検知と減電圧検知で２種類必要であった端子が１つの端子にまとめられるため、回路構成がシンプルになり設計・製造が容易となる。

また請求項３にかかる考案によれば、より電源回路の出力異常を検出しやすい電圧上昇抑制回路を提供することが可能となる。

そして請求項４にかかる考案によれば、より電源回路の出力異常を検出しやすい電圧上昇抑制回路を提供することが可能となる。
さらに請求項１のような、より具体的な構成において、上述した請求項２〜請求項４の各考案と同様の作用を奏することはいうまでもない。

以下、下記の順序に従って本考案の実施形態を説明する。
（１）パネル型テレビジョン装置の概略構成：
（２）電圧上昇抑制回路の構成：
（３）電圧上昇を抑制するマイコンの処理：
（４）まとめ：

（１）パネル型テレビジョン装置の概略構成：

以下、図面にもとづいて本考案の第一の実施形態を説明する。図１は、本考案の電圧上昇抑制回路より電源電圧を供給されつつ、テレビジョン放送信号に基づく映像をフラットパネルディスプレイに表示するパネル型テレビジョン装置として、液晶テレビジョン装置を例にとって概略ブロック図により示している。

同図において、液晶テレビジョン装置１００は、本体の動作を制御するマイコン１０と、図示していないアンテナで受信されるテレビジョン放送信号から選択されているチャンネルのテレビジョン放送信号を抽出して出力するチューナ１２と、該チューナ１２が出力したテレビジョン放送信号に基く映像を液晶パネル１８に表示させる映像処理部１４と、該チューナ１２が出力したテレビジョン放送信号に基く音声をスピーカ２０から出力する音声処理部１６と、リモコン２４から送信されてきた操作コマンドを受信するリモコン受信部２２とを備えている。

マイコン１０は、後述する減電圧検出端子１０ａを監視しつつ電源端子１０ｂからＯＮ／ＯＦＦ信号を出力することにより電源回路２６の制御を行ったり、リモコン受信部２２で受信した制御コマンドに応じて、チャンネルの切換、音量のアップ／ダウン等を制御したりする。電源回路２６はフライバック方式の電源回路とされ、外部から商用電源（例えば、ＡＣ１００Ｖ）が入力され、各種電圧を生成して液晶テレビジョン装置１００の各部に動作電源を供給する。

（２）電圧上昇抑制回路の構成：
図２には、本考案の電圧上昇抑制回路３０をブロック図にて示してある。また、図３には、本考案の電圧上昇抑制回路３０の異常時におけるタイムチャート示した。図２において、電源回路２６より出力される電圧は、出力電圧２のみを示してあるが、むろん、電源回路２６からはこれ以外にも複数のラインから電圧が出力されて液晶テレビジョン装置１００の各部に供給されている。電圧上昇抑制回路３０はこれら複数のラインのいずれかまたは組み合わせに対してそれぞれに形成されてもよい。ただし、電源回路の異常はフィードバック制御が原因であることが多い為、出力電圧２の電圧出力ラインは、電源回路２６の出力電圧を一定に保つ為に一次側をフィードバック制御するフィードバック信号を伝達するラインと同一のラインとすると好適である。

同図において、電圧上昇抑制回路３０は、概略、ツェナダイオードＤ１と、ツェナダイオードＤ２と、抵抗Ｒ１およびＲ２から構成される分割抵抗と、第一のトランジスタＱ１と、第二のトランジスタＱ２と、抵抗Ｒ３と、抵抗Ｒ４と、減電圧検出端子１０ａと電源端子１０ｂとを備えるマイコン１０と、から構成される。

上記構成において、ツェナダイオードＤ１は、出力電圧２の電圧出力ラインにカソード側が接続されるとともにアノード側が接地されている。そして、電圧出力ラインの出力が所定値を下回っている場合は電流は流れず、電圧出力ラインの出力が所定値を超えるとツェナ降伏が生じて逆電流が流れて接地へと電圧を逃がすことにより出力電圧２を一定に保つ保護ダイオードとしての役割を担っている。所定値としては様々な値が採用可能であり、出力電圧２の適正な出力値に基づいて選定される。

ツェナダイオードＤ２は、電圧出力ラインがカソード側に接続され、アノード側が分割抵抗の一端に接続されている。そして、電圧出力ラインの出力が所定値を下回っている場合は電流は流れず、電圧出力ラインの出力が所定値を超えるとツェナ降伏が生じて逆電流が流れる。ツェナダイオードＤ２の所定値は、出力電圧２の適正な出力値と上記ツェナダイオードＤ１の所定値とに応じて決定される。

抵抗Ｒ１およびＲ２は分割抵抗を構成し、同分割抵抗は一方の端子がツェナダイオードＤ２のアノード側に接続されるとともに他方の端子が接地されている。抵抗Ｒ１およびＲ２の抵抗値は分割点に生じさせたい電圧値によって適宜変更可能である。

第一のトランジスタＱ１は、ベースが抵抗Ｒ３を介して分割抵抗の分割点に接続され、エミッタが接地されるとともにコレクタがマイコン１０の減電圧検出端子１０ａに接続される。そして出力電圧２が上昇し、ツェナダイオードＤ２にてツェナ降伏が起こると、ベースに電圧が供給されてオンとなり減電圧検出端子１０ａを接地させる。

第二のトランジスタＱ２は、ベースが抵抗Ｒ４を介して分割抵抗の分割点に接続され、エミッタが接地されるとともにコレクタがマイコン１０の電源端子１０ｂに接続される。そして出力電圧２が上昇し、ツェナダイオードＤ２にてツェナ降伏が起こると、ベースに電圧が供給されてオンとなり電源端子１０ｂを接地させる。

マイコン１０は、第一のトランジスタＱ１のコレクタに接続された減電圧検出端子１０ａと、第二のトランジスタＱ１のコレクタに接続された電源端子１０ｂとを備える。同電源端子１０ｂは、電源回路２６のフィードバックラインにＯＮ／ＯＦＦ信号を供給するＰ−ＯＮ−Ｈラインへと接続されて電源オン時に電源回路２６をオンさせる電圧信号であるところのＰ−ＯＮ−Ｈ信号を出力する。ここで、Ｐ−ＯＮ−ＨラインはフォトカプラＩＣ１を介して電源回路２６の一次側に接続され、一次側の電源電圧をフィードバック制御する信号や、液晶テレビジョン装置１００の電源のＯＮ／ＯＦＦに伴って電源回路２６をＯＮ／ＯＦＦさせる信号を伝送するラインである。

電源回路２６が正常に動作している時には、減電圧検出端子１０ａには３．３Ｖが供給されるとともに電源端子１０ｂからは３．３Ｖが出力されおり、電源回路２６の出力電圧２が上昇すると第一のトランジスタＱ１および第二のトランジスタＱ２がオンしてエミッタに引き込まれるため、減電圧検出端子１０ａは接地されて０Ｖとなり、電源端子１０ｂから出力されるＰ−ＯＮ−Ｈ信号はフォトカプラＩＣ１には流れずに第二のトランジスタＱ２のエミッタを経由して接地へと流れることになる。

すなわち、図３のように、出力電圧２が上昇すると、ツェナダイオードＤ２にツェナ電流が流れ、分割点に電圧が発生し、第一のトランジスタＱ１と第二のトランジスタＱ２のベースに電圧が印加されて第一のトランジスタＱ１および第二のトランジスタＱ２がオンする。すると減電圧検出端子１０ａの電圧が０Ｖに引き込まれるが、同時に電源端子１０ｂからＰ−ＯＮ−Ｈラインを通じて電源回路２６の一次側に出力されているＰ−ＯＮ−Ｈ信号（電源オンを示す信号）が第二のトランジスタＱ２のエミッタを通じて０Ｖに引き込まれるため電源回路２６の一次側まで到達しなくなり、同一次側がオフとなり出力電圧２が低下していく。そして、出力電圧２が正常な範囲まで下がるとツェナダイオードＤ２のツェナ電流が流れなくなるため第一のトランジスタＱ１および第二のトランジスタＱ２がオフし、減電圧検出端子１０ａおよび電源端子１０ｂは３．３Ｖに回復する。従って、電源端子１０ｂより出力されるＰ−ＯＮ−Ｈ信号も電源回路２６の一次側に到達するようになり、電源回路２６の一次側が出力を再開し、出力電圧２の低下も止まる。さらに出力電圧２の上昇が起こるときは、上述したプロセスを繰り返す。この間にマイコン１０は減電圧検出端子１０ａの電圧を５０ｍｓ毎に取得し、１．０Ｖ以下の電圧を４回連続で検出すると電源端子１０ｂのＰ−ＯＮ−Ｈ信号の出力を停止させる。

すなわち、第二のトランジスタＱ２が電源端子１０ｂから出力されるＰ−ＯＮ−Ｈ信号を接地に導いて電源回路２６をオフにすることを繰り返すことにより出力電圧の過上昇を抑えながら、出力電圧の過上昇が継続するならば電源端子１０ｂから出力されるＰ−ＯＮ−Ｈ信号をオフして電源回路２６を停止させ、出力電圧の過上昇を防ぐことが出来る。

（３）電圧上昇を抑制するマイコンの処理：
次に、図３のタイムチャートおよび図４のフローチャートを参照して、上記構成からなる電圧上昇抑制回路３０を制御することにより電源回路２６の出力電圧２の電圧上昇を抑制するマイコン１０の処理を説明する。当該処理は、マイコンが減電圧検出端子１０ａを介して出力電圧２の電圧出力ラインを監視しつつ、減電圧検出端子１０ａに入力される電圧が１．０Ｖを切るとそれを検知して電源回路２６の異常による過電圧であるか否かの判定を行う処理である。当該処理は、電源がオンの間、繰り返し実行されている。

処理が開始されると、マイコン１０は、ステップＳ１００でカウンタを初期化してステップＳ１２０に進む。
ステップＳ１２０では、減電圧検出端子１０ａの電圧を取得してステップＳ１２５に進み、取得した電圧が１．０Ｖ以下であるか否かを判断する。電圧が１．０Ｖ以下であるときは条件成立としてステップＳ１３０に進み、カウンタをインクリメントしてステップＳ１３５に進む。一方、１．０Ｖ以下でないときは条件不成立として当該処理を終了する。

すなわち、減電圧検出端子１０ａには３．３Ｖラインから電圧が供給されているため、第一のトランジスタＱ１がオフのときは３．３Ｖであり、第一のトランジスタＱ１がオンのときは同第一のトランジスタＱ１のコレクタ−エミッタを介して接地されるため０Ｖとなる。従って、この３．３Ｖと０Ｖの間の１Ｖの上か下かで判断する構成としてあるが、むろん０〜３．３Ｖの任意の値を採用可能である。

ステップＳ１３５では、カウンタが４以上であるか否かを判断する。カウンタが４以上であるときは条件成立としてステップＳ１４０に進み、電源端子１０ｂより出力されているＰ−ＯＮ−Ｈ信号の出力を停止させる。一方、カウンタが４未満である場合は、条件不成立としてステップＳ１４５に進む。

すなわち、減電圧検出端子１０ａの電圧が１．０Ｖ以下であることを４回連続で検出するとＰ−ＯＮ−Ｈ信号の出力を停止させて電源をオフにするる。これによりノイズ等が原因で減電圧検出端子１０ａが一時的に１．０Ｖ以下になっても誤って電源をオフにすることは無い。また、出力電圧２が上昇し続けているにもかかわらず、マイコン１０が取得するタイミングによっては減電圧検出端子１０ａの電圧が３．３Ｖとなる可能性もあるが、出力電圧２は第二のトランジスタＱ２がオフになることにより一定値に抑えられている為、当該処理を複数回繰り返すことにより必ず電源をオフにすることが可能である。

そしてステップＳ１４５では、前回ステップＳ１２５で１．０Ｖ以下の電圧を検出してから５０ｍｓ経過しているか否かを判断する。５０ｍｓ経過していると条件成立となりステップＳ１２０からの処理を繰り返す。一方、５０ｍｓ経過していないときは条件不成立としてステップＳ１４５を繰り返す。すなわちマイコン１０は５０ｍｓ毎に減電圧検出端子１０ａの電圧をチェックする。むろんチェックする間隔は５０ｍｓでなくとも任意の値を採用可能である。
以上より、ステップＳ１００〜Ｓ１４５の処理を行うマイコン１０が、減電圧検出端子１０ａの電圧に基づいて電源端子１０ｂを制御する電圧上昇抑制手段を構成する。

（４）まとめ：
つまり、電圧出力ラインにカソード側が接続されるツェナダイオードＱ２と、一方の端子がツェナダイオードＱ２のアノード側に接続されつつ他方の端子が接地される分割抵抗と、ベースが抵抗を介して分割抵抗の分割点に接続されつつエミッタが接地されるトランジスタＱ１と、ベースが分割抵抗の分割点に接続されつつエミッタが接地されるトランジスタＱ２と、トランジスタＱ１のコレクタに接続されつつ外部より３．３Ｖが供給される減電圧検出端子１０ａとトランジスタＱ２のコレクタに接続されつつ電源オン時には電源回路２６をＯＮさせる３．３ＶのＰ−ＯＮ−Ｈ信号を出力する電源端子１０ｂとを備えるマイコンと、を備えさせる。

以上説明したように、本実施例に対応する請求項２に記載の電圧上昇抑制回路においては、フライバック方式の電源回路の電圧出力ラインを監視して、出力電圧の過上昇を抑制する電圧上昇抑制回路において、上記電圧出力ラインにカソード側が接続され、同電圧出力ラインの出力が所定値を超えるとツェナ降伏が生じるツェナダイオードと、一方の端子が上記ツェナダイオードのアノード側に接続されるとともに他方の端子が接地される分割抵抗と、上記分割抵抗の分割点にベースが接続されるとともにエミッタが接地された第一のトランジスタと、上記第一のトランジスタのコレクタに接続された減電圧検出端子と、上記電源回路をオンさせる電圧信号を供給する電源端子と、上記分割抵抗の分割点にベースが接続されるとともにエミッタが接地され、コレクタが上記電源端子に接続された第二のトランジスタと、上記減電圧検出端子の電圧に基づいて上記電源端子を制御する電圧上昇抑制手段と、を備える構成としてある。
上記のように構成した請求項２にかかる考案においては、出力電圧が上昇するとツェナダイオードにツェナ電流が流れ、分割点に電圧が発生し、第一のトランジスタと第二のトランジスタのベースに電圧が印加されて第一のトランジスタおよび第二のトランジスタがオンする。すると、減電圧検出端子の電圧が０Ｖ（接地）に引き込まれ、同時に電源端子から出力されている電圧信号（オン）が第二のダイオードのエミッタを通じて０Ｖ（接地）に引き込まれるため電源回路はオフとなり出力電圧が低下していく。
そして、出力電圧が正常な範囲まで下がるとツェナダイオードのツェナ電流が流れなくなるため第一のトランジスタおよび第二のトランジスタがオフし、減電圧検出端子および電源端子は接地されなくなる。従って、電源端子より出力される電圧信号（オン）も電源回路に到達するようになり、電源回路が出力を再開し、出力電圧の低下も止まる。さらに出力電圧の上昇が起こるときは、上述したプロセスを繰り返す。これらプロセスの間、電圧上昇抑制手段は減電圧検出端子の電圧を監視しており、同電圧に基づき電源端子を制御して上記電源回路の電圧信号の出力を停止させることにより上記電源回路の電圧上昇を抑制する。
これにより、電源回路の異常時に、急上昇する電圧を一定の電圧に抑えながら電源を安全に落とすことが可能な電圧上昇抑制回路を提供することができる。そして、この回路を組み込むことで、電源回路基板以外の基板の部品を壊す事がなくなるため、検査や修理がしやすくなる。また、従来においては過電圧検知と減電圧検知で２種類必要であった端子が１つの端子にまとめられるため、回路構成がシンプルになり設計・製造が容易となる。

また、請求項３にかかる考案では、上記請求項２に記載の電圧上昇抑制回路において、上記電圧出力ラインは、上記電源回路のフィードバックラインが接続されるラインと同一である構成としてある。
すなわち、電源回路出力の過上昇や低下といった異常はフィードバック制御に異常が生じたときに起こりやすいため、上記電圧出力ラインとフィードバックラインが接続されるラインとを同一とすることにより、電源回路の出力異常を検出しやすくなる。

そして、請求項４にかかる考案では、上記請求項２または３に記載の電圧上昇抑制回路において、上記電圧上昇抑制手段は、上記減電圧検出端子に印加される電圧の低下を検知して上記電源端子に供給する信号を制御する構成としてある。
すなわち、上記請求項２または３のより具体的な構成例として、上記電圧上昇抑制手段が検知するのは、上記減電圧検出端子における電圧の低下であるとした。

以上の構成を踏まえて、請求項１に記載のパネル型テレビジョン装置においては、フライバック方式の電源回路の電圧出力ラインを監視するマイコンの制御により出力電圧の過上昇を抑制する電圧上昇抑制回路を備えて、上記電源回路より電源電圧を供給されつつテレビジョン放送信号に基づく映像をフラットパネルディスプレイに表示するパネル型テレビジョン装置において、上記電源回路は、上記電圧出力ラインからフィードバックされるフィードバック信号によってフィードバック制御され、上記電圧上昇抑制回路は、上記電圧出力ラインにカソード側が接続されるとともにアノード側が接地される第一のツェナダイオードと、上記電圧出力ラインにカソード側が接続される第二のツェナダイオードと、一方の端子が上記第二のツェナダイオードのアノード側に接続されるとともに他方の端子が接地されている分割抵抗と、ベースが抵抗を介して上記分割抵抗の分割点に接続されるとともにエミッタが接地される第一のトランジスタと、ベースが抵抗を介して上記分割抵抗の分割点に接続されるとともにエミッタが接地される第二のトランジスタと、上記第一のトランジスタのコレクタに接続されつつ外部より３．３Ｖが供給される減電圧検出端子と上記第二のトランジスタのコレクタに接続されつつ電源オン時には上記電源回路をＯＮさせる３．３ＶのＰ−ＯＮ−Ｈ信号を出力する電源端子とを備えるマイコンと、を備え、出力電圧が上昇すると、上記第二のツェナダイオードにツェナ電流が流れ、分割点に電圧が発生し、上記第一のトランジスタと上記第二のトランジスタのベースに電圧が印加されて上記第一のトランジスタおよび上記第二のトランジスタがオンし、上記減電圧検出端子の電圧が接地に引き込まれるとともに上記電源端子から上記電源回路に出力されているＰ−ＯＮ−Ｈ信号が接地に引き込まれ、上記電源回路がオフとなり上記出力電圧が低下していき、同出力電圧が正常な範囲まで下がると第二のツェナダイオードのツェナ電流が流れなくなるため上記第一のトランジスタおよび上記第二のトランジスタがオフし、上記減電圧検出端子および上記電源端子は接地されなくなり、上記電源端子より出力されるＰ−ＯＮ−Ｈ信号が上記電源回路に到達して同電源回路がオンとなり、上記マイコンは、上記減電圧検出端子の電圧を５０ｍｓ毎に取得し、１．０Ｖ以下の電圧を４回連続で検出すると上記電源端子からのＰ−ＯＮ−Ｈ信号の出力を停止させる構成としてある。

なお、本考案は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本考案の一実施例として開示されるものである。

本考案の電圧上昇抑制回路を備えた液晶テレビジョン装置の概略ブロック図である。 本考案における電圧上昇抑制回路のブロック図である。 本考案における電圧上昇抑制回路の異常時におけるタイムチャートである。 電圧上昇抑制回路を制御して電源回路の電圧上昇を抑制するマイコンの処理を説明するフローチャートである。 従来の過電圧検出回路と減電圧検出回路とを示したブロック図である。 図５の過電圧検出回路において過電圧を検出したときのタイムチャートである。 図６のタイムチャートの制御を実行するマイコンの処理を示すフローチャートである。 図５の減電圧検出回路において減電圧を検出したときのタイムチャートである。 図８のタイムチャートの制御を実行するマイコンの処理を示すフローチャートである。 図５の回路において急激な電圧上昇が生じたときのタイムチャートである。

符号の説明

１…従来の過電圧検出回路
２…従来の減電圧検出回路
３ａ…過電圧検出端子
３ｂ…減電圧検出端子
４…電源回路
１００…パネル型テレビジョン装置（液晶テレビジョン装置）
１０…マイコン
１０ａ…減電圧検出端子
１０ｂ…電源端子
１２…チューナ
１４…映像処理部
１６…音声処理部
１８…液晶パネル
２０…スピーカ
２２…リモコン受信部
２４…リモコン
２６…電源回路
３０…電圧上昇抑制回路
Ｄ１〜Ｄ３…ツェナダイオード
Ｄ４，Ｄ５…ダイオード
Ｒ１〜Ｒ８…抵抗
Ｑ１，Ｑ２…トランジスタ
ＩＣ１…フォトカプラ

Claims (4)

1. フライバック方式の電源回路の電圧出力ラインを監視するマイコンの制御により出力電圧の過上昇を抑制する電圧上昇抑制回路を備えて、上記電源回路より電源電圧を供給されつつテレビジョン放送信号に基づく映像をフラットパネルディスプレイに表示するパネル型テレビジョン装置において、
   上記電源回路は、上記電圧出力ラインからフィードバックされるフィードバック信号によってフィードバック制御され、
   上記電圧上昇抑制回路は、上記電圧出力ラインにカソード側が接続されるとともにアノード側が接地される第一のツェナダイオードと、上記電圧出力ラインにカソード側が接続される第二のツェナダイオードと、一方の端子が上記第二のツェナダイオードのアノード側に接続されるとともに他方の端子が接地されている分割抵抗と、ベースが抵抗を介して上記分割抵抗の分割点に接続されるとともにエミッタが接地される第一のトランジスタと、ベースが抵抗を介して上記分割抵抗の分割点に接続されるとともにエミッタが接地される第二のトランジスタと、上記第一のトランジスタのコレクタに接続されつつ外部より３．３Ｖが供給される減電圧検出端子と上記第二のトランジスタのコレクタに接続されつつ電源オン時には上記電源回路をＯＮさせる３．３ＶのＰ−ＯＮ−Ｈ信号を出力する電源端子とを備えるマイコンと、を備え、
   出力電圧が上昇すると、上記第二のツェナダイオードにツェナ電流が流れ、分割点に電圧が発生し、上記第一のトランジスタと上記第二のトランジスタのベースに電圧が印加されて上記第一のトランジスタおよび上記第二のトランジスタがオンし、上記減電圧検出端子の電圧が接地に引き込まれるとともに上記電源端子から上記電源回路に出力されているＰ−ＯＮ−Ｈ信号が接地に引き込まれ、上記電源回路がオフとなり上記出力電圧が低下していき、同出力電圧が正常な範囲まで下がると第二のツェナダイオードのツェナ電流が流れなくなるため上記第一のトランジスタおよび上記第二のトランジスタがオフし、上記減電圧検出端子および上記電源端子は接地されなくなり、上記電源端子より出力されるＰ−ＯＮ−Ｈ信号が上記電源回路に到達して同電源回路がオンとなり、
   上記マイコンは、上記減電圧検出端子の電圧を５０ｍｓ毎に取得し、１．０Ｖ以下の電圧を４回連続で検出すると上記電源端子からのＰ−ＯＮ−Ｈ信号の出力を停止させる
   ことを特徴とするパネル型テレビジョン装置。
2. フライバック方式の電源回路の電圧出力ラインを監視して、出力電圧の過上昇を抑制する電圧上昇抑制回路において、
   上記電圧出力ラインにカソード側が接続され、同電圧出力ラインの出力が所定値を超えるとツェナ降伏が生じるツェナダイオードと、
   一方の端子が上記ツェナダイオードのアノード側に接続されるとともに他方の端子が接地される分割抵抗と、
   上記分割抵抗の分割点にベースが接続されるとともにエミッタが接地された第一のトランジスタと、
   上記第一のトランジスタのコレクタに接続された減電圧検出端子と、
   上記電源回路をオンさせる電圧信号を供給する電源端子と、
   上記分割抵抗の分割点にベースが接続されるとともにエミッタが接地され、コレクタが上記電源端子に接続された第二のトランジスタと、
   上記減電圧検出端子の電圧に基づいて上記電源端子を制御する電圧上昇抑制手段と、
   を備えることを特徴とする電圧上昇抑制回路。
3. 上記電圧出力ラインは、上記電源回路のフィードバック制御を行うために電圧が監視されるラインと同一であることを特徴とする上記請求項２に記載の電圧上昇抑制回路。
4. 上記電圧上昇抑制手段は、上記減電圧検出端子に印加される電圧の低下を検知して上記電源端子に供給する信号を制御する
   ことを特徴とする上記請求項２または３に記載の電圧上昇抑制回路。

Images