RU2407212C2 - Схема подавления повышения напряжения и панельный телевизионный приемник - Google Patents

Схема подавления повышения напряжения и панельный телевизионный приемник Download PDF

Info

Publication number
RU2407212C2
RU2407212C2 RU2007114698/07A RU2007114698A RU2407212C2 RU 2407212 C2 RU2407212 C2 RU 2407212C2 RU 2007114698/07 A RU2007114698/07 A RU 2007114698/07A RU 2007114698 A RU2007114698 A RU 2007114698A RU 2407212 C2 RU2407212 C2 RU 2407212C2
Authority
RU
Russia
Prior art keywords
voltage
output
power supply
circuit
transistor
Prior art date
Application number
RU2007114698/07A
Other languages
English (en)
Other versions
RU2007114698A (ru
Inventor
Кеиго СИБАТА (JP)
Кеиго СИБАТА
Original Assignee
Фунай Электрик Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Фунай Электрик Ко., Лтд. filed Critical Фунай Электрик Ко., Лтд.
Publication of RU2007114698A publication Critical patent/RU2007114698A/ru
Application granted granted Critical
Publication of RU2407212C2 publication Critical patent/RU2407212C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H02H3/207—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage also responsive to under-voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Television Receiver Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

В состав схемы включены полупроводниковый стабилитрон (D2) с наличием катода, соединенного на выходную линию напряжения, делительные резисторы с наличием одного вывода, соединенного с анодом полупроводникового стабилитрона (D2), и наличием заземленного другого вывода, транзистор (Q1), имеющий базу, соединенную с соединительной точкой между резисторами делителя через резистор, и имеющий заземленный эмиттер, транзистор Q2, имеющий базу, соединенную с соединительной точкой между резисторами делителя, и имеющий заземленный эмиттер, и микрокомпьютер с наличием вывода 10а обнаружения пониженного напряжения, который соединен с коллектором транзистора Q1 и на который 3,3 В подаются внешне, и вывода 10b источника питания, который соединен с коллектором транзистора Q2 и через который передается сигнал P-ON-H в 3,3 В, который запускает схему (126) источника питания, когда питание включено. 2 с. и 3 з.п. ф-лы, 10 ил.

Description

ОБЛАСТЬ ТЕХНИКИ, К КОТОРОЙ ОТНОСИТСЯ ИЗОБРЕТЕНИЕ
Настоящее изобретение, в целом, относится к схеме подавления повышения напряжения и панельному телевизионному приемнику или конкретно к панельному телевизионному приемнику, к которому приспособлена схема подавления повышения напряжения.
УРОВЕНЬ ТЕХНИКИ
В схеме источника электропитания, которая подает заранее установленное напряжение питания с использованием трансформатора, вторичное напряжение, которое должно выводиться на выходную линию напряжения, подается в цепь обратной связи для того, чтобы управлять первичным напряжением. Этот вид схемы включает в себя схему защиты от повышенного напряжения или схему защиты от пониженного напряжения с целью защиты схемы от не соответствующего норме напряжения.
Со ссылкой на фиг.5-9 ниже будут описаны традиционно используемые схема защиты от повышенного напряжения и схема защиты от пониженного напряжения. На Фиг.5 представлена блок-схема, показывающая традиционные схему обнаружения повышенного напряжения и схему обнаружения пониженного напряжения. На Фиг.6 представлена временная диаграмма, показывающая относительные временные привязки, наблюдаемые в случае, когда показанная на Фиг.5 схема обнаружения повышенного напряжения обнаружила несоответствие норме. На Фиг.7 показана блок-схема, описывающая последовательность операций, которой следует микрокомпьютер для управления временными привязками, показанными на временной диаграмме по Фиг.6. На Фиг.8 представлена временная диаграмма, показывающая относительные временные привязки, наблюдаемые в случае, когда показанная на Фиг.5 схема обнаружения пониженного напряжения обнаружила несоответствие норме.
Что касается Фиг.5, на ней показано, что схема 1 обнаружения повышенного напряжения обычно включает в себя: (шунтирующий диод Зенера (полупроводниковый стабилитрон) D3, катод в составе которого соединен с выходной линией схемы 4 источника питания, и анод в составе которого заземлен; резисторы R5 и R6 делителя напряжения, один вывод которых соединен с выходной линией схемы 4 источника питания, а другой вывод которых заземлен; диод D4, анод в составе которого соединен с соединительной точкой между упомянутыми резисторами; и микрокомпьютер с наличием вывода 3a обнаружения повышенного напряжения, соединенного с катодом диода D4.
На Фиг.5 выходное напряжение 1 представляет его долю, создаваемую согласно делительным резисторам R5 и R6. После того как напряжение в соединительной точке, таким образом, является сниженным, результирующее напряжение подается на анод диода D4. Диод D4 передает напряжение в соединительной точке на имеющийся в микрокомпьютере вывод 3a обнаружения повышенного напряжения. Делительные резисторы настраиваются так, чтобы, например, когда схема 4 источника питания работает в норме, напряжением в соединительной точке являлось 0,6 В. Напряжение 0,6 В также подается на вывод 3a обнаружения повышенного напряжения. С другой стороны, когда схема 4 источника питания действует вне нормы, выходное напряжение 1 повышается, и напряжение в соединительной точке повышается соответственно. В результате повышается напряжение, подаваемое на вывод 3a обнаружения повышенного напряжения. Кроме того, даже когда напряжение в соединительной точке становится более низким, чем оно является в норме, диод D4 выпрямляет напряжение, не допуская приложения не соответствующего норме напряжения к выводу 3a обнаружения повышенного напряжения.
Со ссылками на блок-схемы по Фиг.7 и временную диаграмму по Фиг.6 ниже будет описана последовательность операций, которой нужно следовать, когда микрокомпьютер обнаруживает повышенное напряжение. Последовательность операций является таковой, что пока микрокомпьютер осуществляет текущий контроль выходной линии, в которую выводится выходное напряжение 1 через вывод 3a обнаружения повышенного напряжения, если напряжение, приложенное к выводу 3a обнаружения повышенного напряжения, превышает 1,4 В, микрокомпьютер воспринимает повышенное напряжение и принимает решение, относится ли повышенное напряжение к несоответствию норме в схеме 4 источника питания. Последовательность операций исполняется многократно, пока источник питания является включенным.
Когда последовательность операций инициируется, микрокомпьютер на этапе S10 вновь устанавливает счетчик в 0 и переходит на этап S20. На этапе S20 микрокомпьютер получает напряжение, приложенное к выводу 3a обнаружения повышенного напряжения. На этапе S25 микрокомпьютер принимает решение, является ли полученное на этапе S20 напряжение равным или более высоким, чем 1,4 В. Если напряжение не превышает 1,4 В, микрокомпьютер считает, что неполадка отсутствует, и завершает последовательность операций. Возможной причиной временного повышения напряжения является помеха или подобное. Напротив, если обнаруживается, что напряжение равно или выше 1,4 В, то управление передается на этап S30.
На этапе S30 значение счетчика увеличивается. На этапе S35 проверяется, является ли значение счетчика равным или большим 4. Если значение счетчика снижается ниже 4, условие является неудовлетворенным. Следовательно, управление передается на этап S45. С другой стороны, если значение счетчика равно или больше 4, то есть, если истекли 200 мс с момента обнаружения впервые напряжения равного 1,4 В или более высокого на выходе 3a обнаружения повышенного напряжения, то условие является удовлетворенным, и управление передается на этап S40. Микрокомпьютер передает сигнал состояния "выключено" на схему 4 источника питания, чтобы остановить схему 4 источника питания, и затем завершает последовательность операций. Повышение напряжения выявляется четыре раза последовательно с интервалами в 50 мс после того, как оно обнаружено впервые. Это предназначается для предотвращения сбоя, произошедшего из-за помехи или подобного.
На этапе S45 принимается решение относительно того, истекли ли 50 мс с момента, когда на этапе S25 обнаружено напряжение, превышающее 1,4 В. Если 50 мс еще не истекли, решение принимается на этапе S45. После того, как 50 мс истекли, повторяется последовательность операций, начинающаяся с этапа S20.
Что касается Фиг.5, схема 2 обнаружения пониженного напряжения обычно включает в себя: резисторы R7 и R8 делителя, один вывод которых соединен с выходной линией схемы 4 источника питания, а другой вывод которых заземлен; диод D5, катод в составе которого соединен с соединительной точкой между делительными резисторами; и микрокомпьютер с наличием вывода 3b обнаружения пониженного напряжения, соединенного с анодом диода D5.
На Фиг.5 выходное напряжение 1 представляет его долю, создаваемую согласно делительным резисторам R7 и R8. Напряжение в соединительной точке, таким образом, является сниженным и затем подается на катод диода D5. Диод D5 передает напряжение в соединительной точке на имеющийся в микрокомпьютере вывод 3b обнаружения пониженного напряжения. Резисторы делителя настраиваются так, чтобы, например, когда схема 4 источника питания работает в норме, напряжением в соединительной точке являлось 3,3 В. На вывод 3b обнаружения пониженного напряжения также подается напряжение 3,3 В. С другой стороны, когда схема 4 источника питания действует не в норме, выходное напряжение 1 снижается. Напряжение в соединительной точке снижается соответственно. Это вызывает снижение напряжения, которое должно быть приложено к выводу 3b обнаружения пониженного напряжения. Кроме того, диод D5 выпрямляет напряжение из опасения, что не соответствующее норме напряжение может быть приложено к выводу 3b обнаружения пониженного напряжения в случае, если напряжение в соединительной точке становится более высоким, чем оно обычно является.
Со ссылками на блок-схему по Фиг.9 и временную диаграмму по Фиг.8 ниже будет описана последовательность операций, которой нужно следовать, когда микрокомпьютер обнаруживает пониженное напряжение. Последовательность операций является такой, что, в то время как микрокомпьютер осуществляет контроль выходной линии, в которую выходное напряжение 1 выводится через вывод 3b обнаружения пониженного напряжения, если напряжение, приложенное к выводу 3b обнаружения пониженного напряжения, падает ниже 1,0 В, микрокомпьютер воспринимает пониженное напряжение и принимает решение, относится ли пониженное напряжение к несоответствию норме в схеме 4 источника питания. Последовательность операций выполняется многократно, пока источник питания является включенным.
Когда последовательность операций инициируется, микрокомпьютер вновь устанавливает счетчик в 0 на этапе S50 и переходит на этап S60. На этапе S60 микрокомпьютер получает напряжение, приложенное к выводу 3b обнаружения пониженного напряжения. На этапе S65 микрокомпьютер принимает решение, является ли полученное на этапе S60 напряжение равным или более низким, чем 1,0 В. Если напряжение не ниже 1,0 В, микрокомпьютер считает, что неполадка отсутствует, и завершает распознавание пониженного напряжения. Возможной причиной временного снижения напряжения является помеха или подобное. Напротив, если вновь обнаруживается напряжение, равное или меньшее 1,0 В, управление передается на этап S70.
На этапе S70 значение счетчика увеличивается. На этапе S75 значение счетчика проверяется, чтобы понять, является ли оно равным или больше 4. Если значение счетчика снижается ниже 4, условие является неудовлетворенным и управление передается на этап S85. С другой стороны, если значение счетчика равно или больше 4, то есть, если истекли 200 мс после того, как равное 1,0 В или более низкое напряжение обнаруживается на выводе 3b обнаружения пониженного напряжения впервые, условие является удовлетворенным, и управление передается на этап S80. Микрокомпьютер передает состояние «выключено» на схему 4 источника питания, чтобы остановить схему 4 источника питания, и завершает последовательность операций. Пониженное напряжение выявляется четыре раза последовательно с интервалами 50 мс после того, как оно обнаруживается впервые. Это предназначается для предотвращения сбоя, происходящего из-за помехи.
На этапе S85 принимается решение относительно того, истекли ли 50 мс после того, как напряжение ниже 1,0 В обнаруживается в первый раз на этапе S65. Если 50 мс еще не истекли, решение принимается снова на этапе S85. После того, как 50 мс истекли, повторяется последовательность операций, начинающаяся с этапа S60.
В публикации нерассмотренной заявки на патент Японии за номером №11-127401 описывается, что: вторичное напряжение или выходное напряжение схемы импульсного источника питания передается на микрокомпьютер; количеством выходных линий счетной схемы, включенной в состав микрокомпьютера, является два; схема с фиксацией состояния соединяется на одну из выходных линий; и выходные линии выводятся на схему логического И. При этом отвергается некорректное распознавание, выполненное счетной схемой в течение промежутка времени, в течение которого схема с фиксацией состояния удерживает значение счетчика. Таким образом, если скачкообразная неустойчивость схемы импульсного источника питания продолжает существовать вследствие действия токоограничивающей схемы, избегают прекращения работы схемы импульсного источника питания, происходящего из-за сбоя в работе схемы обнаружения скачкообразной неустойчивости.
Как видно из временной диаграммы по Фиг.10, в предшествующих традиционных схеме 1 обнаружения повышенного напряжения и схеме 2 обнаружения пониженного напряжения, если происходит резкое повышение напряжения, то в схему втекает чрезмерный ток прежде, чем микрокомпьютер обнаруживает повышенное напряжение. Полупроводниковый стабилитрон D3 или любой другой схемный элемент может быть замкнут накоротко и разрушен. Если происходит разрушение от короткого замыкания, напряжение снижается. Схема 2 обнаружения пониженного напряжения обнаруживает снижение напряжения, и выключает источник питания.
Что касается откидной индикаторной панели (ОИП, FDP), состоящей из многих подложек, могут быть разрушены подложки, отличные от подложки питания. Если разрушены многие подложки или является неизвестным, какая из подложек разрушена, требуется много времени, чтобы выполнить обследование или восстановление. Кроме того, если состоящая из подложек FDP куплена у изготовителя для использования, FDP должна быть полностью заменена новой.
РАСКРЫТИЕ СУЩНОСТИ ИЗОБРЕТЕНИЯ
Настоящее изобретение раскрывает схему подавления повышения напряжения и панельный телевизионный приемник, способные удерживать резко повышающееся напряжение на конкретном уровне, информируя микрокомпьютер о несоответствии норме, и безопасно выключать источник питания.
Один аспект настоящего изобретения обеспечивает схему подавления повышения напряжения, которая подавляет чрезмерное повышение выходного напряжения, осуществляя текущий контроль выходной линии напряжения для схемы обратноходового источника питания. Схема подавления повышения напряжения включает в себя: полупроводниковый стабилитрон, катод которого соединен выходной линией напряжения, и подвергающийся зенеровскому пробою в случае, когда выходное значение на выходной линии напряжения превышает заранее установленное значение; резисторы делителя, один вывод которых соединен с анодом полупроводникового стабилитрона, а другой их вывод заземлен; первый транзистор, база которого соединена с соединительной точкой между резисторами делителя, и эмиттер которого заземлен; вывод обнаружения пониженного напряжения, соединенный с коллектором первого транзистора; вывод источника питания, через который передается сигнал напряжения, который запускает схему источника питания; второй транзистор, база которого соединена с соединительной точкой между резисторами делителя, эмиттер которого заземлен, и коллектор которого соединен с выводом источника питания; и блок подавления повышения напряжения, который управляет выводом источника питания в соответствии с напряжением на выводе обнаружения пониженного напряжения.
Если выходное напряжение повышается, зенеровский ток (ток стабилизации) течет через полупроводниковый стабилитрон, и напряжение создается на промежуточном отводе. Напряжение подается на базу первого и второго транзисторов, соответственно, вследствие чего первый и второй транзисторы являются включенными. Соответственно, напряжение на выводе обнаружения пониженного напряжения приводится в 0 В (нулевой уровень). В то же время посылаемый через вывод источника питания сигнал напряжения (сигнал состояния "включено"), приводится в 0 В (нулевой уровень) через эмиттер второго транзистора. В результате схема источника питания останавливается и выходное напряжение снижается.
Когда выходное напряжение снижается до нахождения в пределах номинального диапазона, зенеровский ток более не течет через полупроводниковый стабилитрон. Первый и второй транзисторы являются, следовательно, выключенными, и вывод обнаружения пониженного напряжения, и вывод источника питания не являются заземленными. Следовательно, сигнал напряжения (сигнал состояния «включено»), посылаемый через вывод источника питания, доходит до схемы источника питания. Он вызывает возобновление генерирования выходного напряжения схемой источника питания. Снижение выходного напряжения прекращается. Если выходное напряжение повышается в дальнейшем, то вышеупомянутая последовательность операций повторяется. В течение выполнения операций блок подавления повышения напряжения осуществляет контроль за напряжением на выводе обнаружения пониженного напряжения и управляет выводом источника питания на основании выявленного напряжения. Блок подавления повышения напряжения прекращает передачу сигнала напряжения на схему источника питания, чтобы подавить повышение в напряжении, генерируемом схемой источника питания.
Необязательный аспект настоящего изобретения обеспечивает схему подавления повышения напряжения, способную безопасно выключать источник питания при удержании резко повышающегося напряжения на определенном уровне в случае, если схема источника питания работает не в норме. Встраивание схемы предотвращает разрушение элементов схемы на любой подложке, отличной от подложки схемы источника питания, и содействует обследованию или восстановлению. Кроме того, требуется только один вывод вместо выводов двух видов, то есть вывода восприятия повышенного напряжения и вывода восприятия пониженного напряжения, которые требовались в прошлом. Это имеет результатом простую схему и простое конструктивное решение или изготовление.
Другой аспект настоящего изобретения предусматривает, что выходная линия напряжения является линией, с которой соединяется линия обратной связи, ведущая на схему источника питания.
Несоответствие норме такое, как чрезмерное повышение или снижение в выходном напряжении схемы источника питания, вероятно, произойдет в случае, когда управление обратной связью становится не соответствующим норме. Следовательно, если линия выходного напряжения является линией, с которой соединена линия обратной связи, несоответствие норме в выходном напряжении схемы источника питания может быть легко обнаружено.
Следующий аспект настоящего изобретения предусматривает, что блок подавления повышения напряжения воспринимает снижение напряжения, приложенного к выводу обнаружения пониженного напряжения, и управляет сигналом, который должен передаваться через вывод источника питания.
Конкретно, блоком подавления повышения напряжения воспринимается снижение напряжения на выводе обнаружения пониженного напряжения. Следовательно, может быть обеспечена схема подавления повышения напряжения, способная более эффективно обнаруживать несоответствие норме в выходном напряжении схемы источника питания.
Один аспект настоящего изобретения предусматривает, что панельный телевизионный приемник включает в себя схему подавления повышения напряжения, которая подавляет чрезмерное повышение выходного напряжения под управлением микрокомпьютера, который осуществляет контроль выходной линии напряжения для схемы обратноходового источника питания. Панельный телевизионный приемник отображает изображение на плоском панельном устройстве отображения в соответствии с телевизионным сигналом при подаче напряжения питания от схемы источника питания.
Схема питания является управляемой на основании сигнала обратной связи, который должен подаваться обратно по выходной линии напряжения. Схема подавления повышения напряжения включает в себя: первый полупроводниковый стабилитрон, катод в составе которого соединен с линией выходного напряжения, и имеющий заземленный анод; второй полупроводниковый стабилитрон, катод в составе которого соединен с выходной линией напряжения; резисторы делителя, один вывод которых соединен с анодом второго полупроводникового стабилитрона, а другой их выход заземлен; первый транзистор, база которого соединена с соединительной точкой между резисторами делителя через первый резистор, и эмиттер которого заземлен; второй транзистор, база которого соединена с соединительной точкой между резисторами делителя через второй резистор, и эмиттер которого заземлен; и микрокомпьютер с наличием вывода обнаружения пониженного напряжения, который соединен с коллектором первого транзистора, и к которому заданное напряжение является приложенным внешне, и вывод источника питания, который соединен с коллектором второго транзистора, и через который передается сигнал P-ON-H, запускающий схему питания, когда питание включено. Когда выходное напряжение повышается, зенеровский ток течет через второй полупроводниковый стабилитрон. Напряжение создается на промежуточном отводе, и напряжение подается на базы первого и второго транзисторов соответственно. Следовательно, первый и второй транзисторы являются включенными. Напряжение на выводе обнаружения пониженного напряжения направляется на землю, и сигнал P-ON-H, подлежащий посылке на схему источника питания через вывод питания, направляется на землю. Схема источника питания останавливается, и выходное напряжение снижается. Когда выходное напряжение снижается до нахождения в пределах номинального диапазона, зенеровский ток более не течет через второй полупроводниковый стабилитрон. Следовательно, первый и второй транзисторы являются выключенными, и вывод обнаружения пониженного напряжения, и вывод источника питания более не являются заземленными. Сигнал P-ON-H, посылаемый через вывод источника питания, доходит до схемы источника питания, таким образом, запуская схему питания. Микрокомпьютер получает напряжение на выводе обнаружения пониженного напряжения с интервалами заранее установленное количество раз. Если последовательно четыре раза обнаруживается напряжение, соответствующее заранее установленному напряжению или меньшему, прекращается передача сигнала P-ON-H через вывод источника питания.
Эти и другие признаки, аспекты и преимущества изобретения будут очевидны специалистам в данной области техники из нижеследующего подробного описания предпочтительных неограничительных примерных вариантов осуществления, рассматриваемых вместе с чертежами, и из нижеследующей формулы изобретения.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
Должно быть понятно, что чертежи должны использоваться с целью иллюстрации, а не в качестве определения объема изобретения. По всему описанию слово "примерный" используется исключительно, чтобы означать "используемый в качестве примера, экземпляра или иллюстрации". Любой вариант осуществления, описанный в качестве "примерного", не должен обязательно рассматриваться предпочтительным или имеющим преимущество над другими вариантами осуществления.
Что касается чертежей, на которых сходная числовая позиция(и) представляет соответственные компоненты по всему описанию:
Фиг.1 - схематическая блок-схема жидкокристаллического телевизора, включающего в состав схему подавления повышения напряжения в соответствии с первым вариантом осуществления настоящего изобретения;
Фиг.2 - блок-схема для схемы подавления повышения напряжения в соответствии с первым вариантом осуществления настоящего изобретения;
Фиг.3 - временная диаграмма, показывающая относительные временные привязки, наблюдаемые, когда схема подавления повышения напряжения в соответствии с первым вариантом осуществления настоящего изобретения обрабатывает несоответствие норме;
Фиг.4 - блок-схема, описывающая последовательность операций, которым микрокомпьютер следует для подавления повышения в напряжении, генерируемом схемой источника питания, управляя схемой подавления повышения напряжения;
Фиг.5 - блок-схема, показывающая традиционные схему обнаружения повышенного напряжения и схему обнаружения пониженного напряжения;
Фиг.6 - временная диаграмма, показывающая относительные временные привязки, наблюдаемые, когда схема обнаружения повышенного напряжения, показанная на Фиг.5, обнаружила повышенное напряжение;
Фиг.7 - блок-схема, описывающая последовательность операций, которой следует микрокомпьютер, чтобы управлять относительными временными привязками, показанными на временной диаграмме по Фиг.6;
Фиг.8 - временная диаграмма, показывающая относительные временные привязки, наблюдаемые, когда показанная на Фиг.5 схема обнаружения пониженного напряжения обнаружила пониженное напряжение;
Фиг.9 - описание последовательности операций, которой следует микрокомпьютер, чтобы управлять относительными привязками по времени, показанными на временной диаграмме по Фиг.8;
Фиг.10 - временная диаграмма, показывающая относительные временные привязки, наблюдаемые, когда произошло резкое повышение напряжения в схеме, показанной на Фиг.5.
ОСУЩЕСТВЛЕНИЕ ИЗОБРЕТЕНИЯ
Подробное описание, сформулированное ниже в связи с прилагаемыми чертежами, предназначается в качестве описания собственно предпочтительных вариантов осуществления изобретения и не подразумевает представления единственных форм, в которых настоящее изобретение может создаваться и/или использоваться.
Варианты осуществления настоящего изобретения будут описаны в соответствии с нижеследующей последовательностью:
(1) Схематическая конфигурация панельного телевизионного приемника
(2) Конфигурация схемы подавления повышения напряжения
(3) Последовательность операций, которой следует микрокомпьютер, чтобы подавлять повышение напряжения
(4) Заключение
(1) Схематическая конфигурация панельного телевизионного приемника
Первый вариант осуществления настоящего изобретения будет описан со ссылкой на чертежи. На Фиг.1 представлена схематическая блок-схема, показывающая жидкокристаллический телевизор в качестве примера панельного телевизионного приемника, на который напряжение питания подается через схему подавления повышения напряжения в соответствии с настоящим изобретением, и который отображает изображение на плоском панельном устройстве отображения в соответствии с телевизионным сигналом.
На Фиг.1 показано, что жидкокристаллический телевизор 100 включает в себя: микрокомпьютер 10, который управляет действиями, подлежащими выполнению в телевизионном приемнике; блок 12 настройки (тюнер), который осуществляет выборку телевизионного сигнала выбранного канала из телевизионного сигнала, принятого через антенну, которая не показана, и который передает дискретный телевизионный сигнал; процессор 14 изображений, который отображает изображение на жидкокристаллической панели 18 в соответствии с телевизионным сигналом, посылаемым от блока 12 настройки; аудиопроцессор 16, который воспроизводит звук(и) через громкоговоритель 20 в соответствии с телевизионным сигналом, посылаемым от блока настройки; и приемник 22 дистанционного управления, который принимает рабочую (управляющую) команду, посылаемую от блока 24 дистанционного управления.
Микрокомпьютер 10 управляет схемой 26 источника питания посредством передачи сигнала состояния «выключено» или состояния «включено» через вывод l0b источника питания, осуществляя при этом контроль за выводом l0a обнаружения пониженного напряжения, что будет описано далее, или управляет переключением каналов или увеличением или уменьшением громкости в ответ на управляющую команду, принятую приемником 22 дистанционного управления. Схема 26 источника питания является схемой обратноходового источника питания, которая принимает напряжение сети питания (например, напряжение 100 В переменного тока (AC)), генерирует различные напряжения, и подает номинальное напряжение питания на соответствующие компоненты жидкокристаллического телевизора 100.
(2) Конфигурация схемы подавления повышения напряжения по Фиг.2 является блок-схемой для схемы 30 подавления повышения напряжения в соответствии с настоящим изобретением. На Фиг.3 представлена временная диаграмма, показывающая относительные временные привязки, наблюдаемые, когда схема 30 подавления повышения напряжения в соответствии с настоящим изобретением встречает несоответствие норме. Что касается Фиг.2, на ней показано, что подлежащим генерированию схемой 26 источника питания напряжением будет только выходное напряжение 2. Само собой разумеется, схема 26 источника питания генерирует другие различные напряжения и подает напряжения на соответствующие компоненты жидкокристаллического телевизора 100 по многим линиям. Схема 30 подавления повышения напряжения может быть создана в объединении с любой из многих линий или с комбинацией любых линий. Поскольку несоответствие норме в схеме источника питания обычно относится к управлению обратной связью, выходная линия напряжения, в которую выводится выходное напряжение 2, должна предпочтительно быть линией, по которой сигнал обратной связи подается обратно для того, чтобы управлять первичным напряжением с целью удержания постоянным выходного напряжения схемы 26 источника питания.
На Фиг.2 схема 30 подавления повышения напряжения в целом включает в себя полупроводниковый стабилитрон Dl, полупроводниковый стабилитрон D2, резисторы делителя, которыми являются резисторы R1 и R2, первый транзистор Q1, второй транзистор Q2, резистор R3, резистор R4 и микрокомпьютер 10 с наличием вывода l0a обнаружения пониженного напряжения и вывода l0b источника питания.
В предшествующей схеме полупроводниковый стабилитрон Dl имеет в составе катод, соединенный на выходную линию напряжения, на которую выводится выходное напряжение 2, и имеет заземленный анод. Когда выходной сигнал на выходной линии напряжения падает ниже заранее установленного значения, ток не течет. Когда выходной сигнал на выходной линии напряжения превышает заранее установленное значение, происходит зенеровский пробой, чтобы заставить течь обратный ток. В конечном счете, напряжение направляется на землю. Таким образом, полупроводниковый стабилитрон Dl исполняет роль защитного диода, который удерживает постоянным выходное напряжение 2. В качестве заранее установленного значения являются приемлемыми различные значения, и любое из различных значений выбирается на основании подходящего значения выходного напряжения 2.
Полупроводниковый стабилитрон D2 имеет в составе катод, соединенный на выходную линию напряжения, и имеет в составе анод, соединенный на один вывод делительных резисторов. Когда выходной сигнал на выходной линии напряжения снижается ниже заранее установленного значения, ток не течет. Когда выходной сигнал на выходной линии напряжения превышает заранее установленное значение, происходит зенеровский пробой, вызывая протекание обратного тока. Заранее установленное значение для полупроводникового стабилитрона D2 определяется на основании подходящего значения выходного напряжения 2 и заранее установленного значения для полупроводникового стабилитрона D1.
Резисторы R1 и R2 используются в качестве резисторов делителя. Один вывод резисторов делителя соединен с анодом полупроводникового стабилитрона D2, а другой их вывод заземлен. Сопротивления резисторов R1 и R2 могут быть надлежащим образом модифицированы в соответствии со значением напряжения, которое должно создаваться в соединительной точке между резисторами.
Первый транзистор Q1 имеет базу, соединенную с соединительной точкой между резисторами делителя через резистор R3, имеет заземленный эмиттер, и коллектор, соединенный с имеющимся в микрокомпьютере 10 выводом l0a обнаружения пониженного напряжения. Когда выходное напряжение 2 повышается, если происходит зенеровский пробой в полупроводниковом стабилитроне D2, напряжение является приложенным к базе первого транзистора Q1. Следовательно, первый транзистор Q1 является включенным, и вывод l0a обнаружения пониженного напряжения заземлен.
Второй транзистор Q2 имеет базу, соединенную с соединительной точкой между резисторами делителя, имеет заземленный эмиттер и имеет коллектор, соединенный с выводом 10b источника питания микрокомпьютера 10. Когда выходное напряжение 2 повышается, если происходит зенеровский пробой в полупроводниковом стабилитроне D2, напряжение является приложенным к базе второго транзистора Q2. Следовательно, второй транзистор Q2 является включенным, и вывод 10b источника питания заземлен.
Микрокомпьютер 10 имеет вывод 10a обнаружения пониженного напряжения, соединенный с коллектором первого транзистора Q1, и имеет вывод 10b источника питания, соединенный с коллектором второго транзистора Q1. Вывод 10b источника питания соединяется с линией P-ON-H, посредством чего сигнал состояния «выключено» или состояния «включено», который выводится в линию обратной связи, ведущую на схему 26 источника питания. Сигнал P-ON-H, который является сигналом напряжения, который запускает схему 26 источника питания, когда источник питания включен, передается через вывод 10b источника питания. При этом линия P-ON-H ведется на первичную обмотку в схеме 26 источника питания через оптрон IC1. Сигнал, который должен подаваться обратно для того, чтобы управлять первичным напряжением, или сигнал, который запускает или останавливает схему 26 источника питания в соответствии с тем, включено или выключено питание жидкокристаллического телевизора 100, передается по линии P-ON-H.
Когда схема 26 источника питания работает в норме, на вывод 10a обнаружения пониженного напряжения подается 3,3 В, и 3,3 В передаются через вывод 10b источника питания. С повышением выходного напряжения 2 схемы 26 источника питания первый транзистор Q1 и второй транзистор Q2 включаются. Напряжение направляется на эмиттеры. Следовательно, вывод 10a обнаружения пониженного напряжения является заземленным, и напряжение на выводе 10a обнаружения пониженного напряжения приводится в 0 В. Сигнал P-ON-H, переданный через вывод 10b источника питания не передается на оптрон IC1, а передается на землю через эмиттер второго транзистора Q2.
Конкретно, как показано на Фиг.3, когда выходное напряжение 2 повышается, зенеровский ток течет через полупроводниковый стабилитрон D2. Напряжение создается в соединительной точке. Напряжение является приложенным к базам первого и второго транзисторов Q1 и Q2 соответственно. Следовательно, первый и второй транзисторы Q1 и Q2 являются включенными. Напряжение на выводе 10a обнаружения пониженного напряжения приводится в 0 В. В то же время сигнал P-ON-H (сигнал, показывающий, что источник питания включен), подлежащий посылке на первичную обмотку в схеме 26 источника питания через вывод питания по линии P-ON-H, приводится в 0 В через эмиттер второго транзистора Q2. Следовательно, сигнал P-ON-H не достигает первичной обмотки в схеме 26 источника питания. Первичная обмотка обесточивается, и выходное напряжение 2 снижается. Когда выходное напряжение 2 снижается до нахождения в пределах номинального диапазона, зенеровский ток более не течет через полупроводниковый стабилитрон D2. Следовательно, первый и второй транзисторы Q1 и Q2 являются выключенными. Напряжения на выводе 10a обнаружения пониженного напряжения и выводе 10b источника питания восстанавливаются в 3,3 В. Следовательно, сигнал P-ON-H, посланный через вывод 10b источника питания достигает первичной обмотки в схеме 26 источника питания. Следовательно, первичная обмотка в схеме 26 источника питания возобновляет передачу тока, и снижение в выходном напряжении 2 прекращается. Если выходное напряжение 2 повышается далее, предшествующая последовательность операций повторяется. Тем временем, микрокомпьютер 10 получает напряжение на выводе 10a обнаружения пониженного напряжения с интервалами в 50 мс, если микрокомпьютер 10 обнаруживает четыре раза последовательно напряжение 1,0 В или меньше, он прекращает передачу сигнала P-ON-H через вывод 10b источника питания.
Конкретно, второй транзистор Q2 многократно вынуждается сигнал P-ON-H, посылаемый через вывод 10b источника питания, направлять на землю для того, чтобы останавливать схему 26 источника питания. Чрезмерное повышение выходного напряжения, таким образом, подавляется. Если чрезмерное повышение выходного напряжения продолжается, передача сигнала P-ON-H через вывод 10b источника питания прекращается, чтобы остановить схему 26 источника питания. Следовательно, чрезмерное повышение выходного напряжения может быть предотвращено.
(3) Последовательность операций, которой следует микрокомпьютер, чтобы подавлять повышение напряжения
Далее со ссылками на временную диаграмму по Фиг.3 и блок-схему по Фиг.4 будет описываться последовательность операций, которой следует микрокомпьютер 10, чтобы подавлять повышение выходного напряжения 2 в схеме 26 источника питания, посредством управления схемой 30 подавления повышения напряжения, имеющей вышеупомянутую конфигурацию. Последовательность операций является такой что: микрокомпьютер осуществляет контроль выходной линии напряжения, на которую выводится выходное напряжение 2, через вывод 10a обнаружения пониженного напряжения; если напряжение, приложенное к выводу 10a обнаружения пониженного напряжения, падает ниже 1,0 В, микрокомпьютер считывает пониженное напряжение, и принимает решение, является ли повышенное напряжение относящимся к несоответствию норме в схеме 26 источника питания. Последовательность операций исполняется многократно, пока питание является включенным.
Когда инициируется последовательность операций, микрокомпьютер 10 инициализирует счетчик на этапе S100 и переходит на этап S120.
На этапе S120 получают напряжение на выводе 10a обнаружения пониженного напряжения, и управление передается на этап S125. Полученное напряжение проверяется, чтобы понять, является ли оно равным 1,0 В или более низким. Если напряжение равно или ниже 1,0 В, условие является удовлетворенным, и управление передается на этап S130. Значение счетчика увеличивается, и управление передается на этап S135. С другой стороны, если полученное напряжение не является равным 1,0 В или более низким, условие является неудовлетворенным, и последовательность операций завершается.
Конкретно, поскольку напряжение является приложенным на вывод 10a обнаружения пониженного напряжения по линии 3,3 В, если первый транзистор Q1 выключен, то напряжением на выводе 10a обнаружения пониженного напряжения является 3,3 В. Если первый транзистор включен, поскольку напряжение на выводе 10a обнаружения пониженного напряжения направляется на землю через коллектор и эмиттер первого транзистора Q1, напряжение на нем приводится в 0 В. В данном варианте осуществления 1 В, которое является промежуточным значением между 3,3 В и 0 В, рассматривается в качестве порогового значения, и напряжение на выводе 10a обнаружения пониженного напряжения проверяется, чтобы понять, является ли оно выше или ниже 1 В. Не приходится говорить, что может быть принято любое значение между 0 В и 3,3 В.
На этапе S135 проверяется значение счетчика, чтобы понять, является ли оно равным или больше 4. Если значение счетчика равно или больше 4, условие является удовлетворенным, и управление передается на этап S140. Передача сигнала P-ON-H через вывод 10b питания прекращается. С другой стороны, если значение счетчика снижается ниже 4, условие является неудовлетворенным, и управление передается на этап S145.
Конкретно, если являющееся равным или ниже 1,0 В напряжение на выводе 10a обнаружения пониженного напряжения обнаруживается четыре раза последовательно, то передача сигнала P-ON-H прекращается, чтобы выключить источник питания. Следовательно, даже если напряжение на выводе 10a обнаружения пониженного напряжения является временно равным 1,0 В или более низким из-за помехи или подобного, источник питания не будет некорректно выключен. Кроме того, хотя выходное напряжение 2 продолжает повышаться, 3,3 В может быть напряжением на выводе 10a обнаружения пониженного напряжения в зависимости от временной привязки его получения микрокомпьютером 10. Однако когда второй транзистор Q2 выключен, поскольку выходное напряжение 2 является ограниченным некоторым значением, питание может быть выключено без сбоя посредством повторения предшествующей последовательности операций много раз.
На этапе S145 принимается решение о том, истекли ли 50 мс после того, как на этапе S125 обнаруживается напряжение равное 1,0 В или более низкое. Если 50 мс истекли, условие является удовлетворенным, и повторяется последовательность операций, начинающаяся с этапа S120. С другой стороны, если 50 мс не истекли, условие является неудовлетворенным, и повторяется этап S145. Конкретно, микрокомпьютер 10 проверяет напряжение на выводе 10a обнаружения пониженного напряжения с интервалами 50 мс. Нет необходимости говорить, что интервал между проверками может не быть 50 мс, а может быть установлен в любое значение.
Микрокомпьютер 10, следуя последовательности операций в пределах от этапа S100 до этапа S145, используется в качестве блока U подавления повышения напряжения, который управляет выводом 10b источника питания в соответствии с напряжением на выводе 10a обнаружения пониженного напряжения.
(4) Заключение
В состав включены полупроводниковый стабилитрон D2, катод которого соединен на выходную линию напряжения, резисторы делителя, один вывод которых соединен с анодом полупроводникового стабилитрона D2, а другой вывод которых заземлен, транзистор Q1, база которого соединена с соединительной точкой между резисторами делителя через резистор, и эмиттер которого заземлен, транзистор Q2, база которого соединена с соединительной точкой между делительными резисторами, и эмиттер которого заземлен, и микрокомпьютер с наличием вывода 10a обнаружения пониженного напряжения, который соединен с коллектором транзистора Q1 и на который подается внешне 3,3 В, и (наличием) вывода 10b источника питания, который соединен с коллектором транзистора Q2 и через который передается сигнал P-ON-H в 3,3 В, который запускает схему 26 источника питания, когда питание включено. Следовательно, обеспечиваются схема подавления повышения напряжения и панельный телевизионный приемник, способные полностью выключать питание при удержании резко повышающегося напряжения на некотором напряжении.
Разумеется, настоящее изобретение не ограничивается вышеупомянутыми вариантами осуществления. Для специалиста в данной области техники очевидны, описанные ниже варианты осуществления настоящего изобретения.
- Вариант, в котором любой из компонентов или схемных элементов, раскрытых в одном из вариантов осуществления, являются надлежащим образом объединенными с любым из таковых, раскрытых в других вариантах осуществления, и заменяемыми компонентами или схемными элементами.
- Вариант, в котором компоненты или схемные элементы, раскрытые в вариантах осуществления, соответственно заменяются таковыми, раскрытыми в технике предшествующего уровня, но не раскрытыми в вариантах осуществления, или надлежащим образом объединяются между собой.
- Вариант, в котором компоненты или схемные элементы, раскрытые в вариантах осуществления, надлежащим образом заменяются таковыми, которые средним специалистом в данной области техники рассматриваются заменами, но не раскрытыми в вариантах осуществления, и надлежащим образом объединяются между собой.
Кроме того, ссылка на "первый", "второй", "третий", и т.д. компоненты по всему раскрытию (и в частности, в формуле изобретения) используется не для того, чтобы показать в последовательности или количестве ограничение, а чтобы различать или идентифицировать различные компоненты группы.

Claims (5)

1. Панельный телевизионный приемник, который включает в себя схему подавления повышения напряжения, которая подавляет чрезмерное повышение выходного напряжения под управлением микрокомпьютера, осуществляющего контроль выходной линии напряжения для схемы обратноходового источника питания и который отображает изображение на плоском панельном устройстве отображения в соответствии с телевизионным сигналом при подаче напряжения питания от схемы обратноходового источника питания, содержащий: схему обратноходового источника питания, управляемую на основании сигнала обратной связи, который подается обратно по выходной линии напряжения; схема подавления повышения напряжения, включает в себя: первый полупроводниковый стабилитрон с наличием катода, соединенного с выходной линией напряжения, и наличием анода, который является заземленным; второй полупроводниковый стабилитрон с наличием катода, соединенного с выходной линией напряжения; резисторы делителя с наличием одного вывода, соединенного с анодом второго полупроводникового стабилитрона, и наличием другого заземленного вывода; первый транзистор с наличием базы, соединенной с соединительной точкой между резисторами делителя через первый резистор, и с наличием эмиттера, который заземлен; второй транзистор с наличием базы, соединенной с соединительной точкой между резисторами делителя через второй резистор, и с наличием эмиттера, который заземлен; и микрокомпьютер, имеющий вывод обнаружения пониженного напряжения, который соединен с коллектором первого транзистора и на который внешне подается заданное напряжение, и вывод источника питания, который соединен с коллектором второго транзистора и через который передается сигнал P-ON-H, который запускает схему обратноходового источника питания, когда источник питания является включенным; когда выходное напряжение повышается, зенеровский ток течет через второй полупроводниковый стабилитрон, напряжение создается в соединительной точке и напряжение подается на базы первого и второго транзисторов соответственно; первый и второй транзисторы включаются; напряжение на выводе обнаружения пониженного напряжения направляется на землю и сигнал P-ON-H, который посылается на схему обратноходового источника питания через вывод источника питания, также направляется на землю; схема питания останавливается и выходное напряжение снижается; когда выходное напряжение снижается до нахождения в пределах номинального диапазона, зенеровский ток более не течет через второй полупроводниковый стабилитрон; первый и второй транзисторы выключаются и вывод обнаружения пониженного напряжения и вывод источника питания более не являются заземленными; и сигнал P-ON-H, посланный через вывод источника питания, доходит до схемы обратноходового источника питания, чтобы запустить схему источника питания; и микрокомпьютер получает напряжение на выводе обнаружения пониженного напряжения с интервалами заранее установленное количество раз; и, если микрокомпьютер несколько раз последовательно обнаруживает напряжение, равное заранее заданному напряжению или ниже него, микрокомпьютер прекращает передачу сигнала P-ON-H через вывод источника питания.
2. Схема подавления повышения напряжения, которая подавляет чрезмерное повышение выходного напряжения, осуществляя контроль выходной линии напряжения в схеме обратноходового источника питания, содержащая:
полупроводниковый стабилитрон, который имеет в составе катод, соединенный с выходной линией напряжения и который подвергается зенеровскому пробою, когда выходной сигнал на выходной линии напряжения превышает заранее установленное значение; резисторы делителя с наличием одного вывода, соединенного с анодом полупроводникового стабилитрона, и с наличием другого вывода, который заземлен; первый транзистор с наличием базы, соединенной с соединительной точкой между резисторами делителя, и наличием эмиттера, который заземлен; вывод обнаружения пониженного напряжения, соединенный с коллектором первого транзистора;
вывод источника питания, через который передается сигнал напряжения, который запускает схему обратноходового источника питания;
второй транзистор с наличием базы, соединенной с соединительной точкой между резисторами делителя, наличием эмиттера, который заземлен, и наличием коллектора, соединенного с выводом источника питания; и блок подавления повышения напряжения, который управляет выводом источника питания в соответствии с напряжением на выводе обнаружения пониженного напряжения.
3. Схема подавления повышения напряжения по п.2, в которой выходная линия напряжения является линией, по которой подлежащее контролю напряжение подается обратно, чтобы управлять схемой источника питания.
4. Схема подавления повышения напряжения по п.2 или 3, в которой блок подавления повышения напряжения воспринимает снижение напряжения, подаваемого на вывод обнаружения пониженного напряжения, и управляет сигналом, который подлежит передаче через вывод источника питания.
5. Схема подавления повышения напряжения по п.2 или 3, в которой блок подавления повышения напряжения обнаруживает напряжение, подаваемое на вывод обнаружения пониженного напряжения с интервалами заданного промежутка времени; и, когда блок подавления повышения напряжения заранее заданное количество раз воспринимает напряжение, являющееся более низким, чем заранее заданное напряжение, блок подавления повышения напряжения прекращает передачу сигнала через вывод источника питания с тем, чтобы остановить схему источника питания.
RU2007114698/07A 2006-04-19 2007-04-18 Схема подавления повышения напряжения и панельный телевизионный приемник RU2407212C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006002951U JP3123106U (ja) 2006-04-19 2006-04-19 電圧上昇抑制回路およびパネル型テレビジョン装置
JP2006-002951U 2006-04-19

Publications (2)

Publication Number Publication Date
RU2007114698A RU2007114698A (ru) 2008-10-27
RU2407212C2 true RU2407212C2 (ru) 2010-12-20

Family

ID=38520556

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2007114698/07A RU2407212C2 (ru) 2006-04-19 2007-04-18 Схема подавления повышения напряжения и панельный телевизионный приемник

Country Status (4)

Country Link
US (1) US7660089B2 (ru)
EP (1) EP1848083A3 (ru)
JP (1) JP3123106U (ru)
RU (1) RU2407212C2 (ru)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090251005A1 (en) * 2008-04-07 2009-10-08 Liebert Corporation Undervoltage transfer detection
SI22900A (sl) * 2008-10-30 2010-04-30 Vinko Kunc Postopek in vezje za oddajanje in sprejemanje radijskih valov z isto anteno na nihajni krog
TWM367505U (en) * 2009-02-27 2009-10-21 Hon Hai Prec Ind Co Ltd Over-voltage and under-voltage protection circuit
CN102856880A (zh) * 2011-06-28 2013-01-02 鸿富锦精密工业（深圳）有限公司 电源过压保护电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3311907A (en) * 1964-06-08 1967-03-28 Hugh E Teal Solid state over-voltage and under-voltage detector
US3820099A (en) * 1972-04-17 1974-06-25 Gen Motors Corp Voltage detector
US4685020A (en) * 1985-05-06 1987-08-04 International Business Machines Corp. Shutdown circuit for blocking oscillator power supply
US5319514A (en) * 1992-03-03 1994-06-07 Voltage Control, Inc., A Montana Corporation Digital voltage and phase monitor for AC power line
JPH05300739A (ja) 1992-04-20 1993-11-12 Murata Mfg Co Ltd スイッチング電源装置
EP0720267B1 (en) * 1994-12-30 2001-03-21 STMicroelectronics S.r.l. Semiconductor electronic circuit with overvoltage protection device
KR0184568B1 (ko) * 1996-04-25 1999-05-15 김광호 에스엠피에스의 이상 전원 보호장치
JPH11122915A (ja) 1997-10-17 1999-04-30 Canon Inc 電源装置
US5914865A (en) * 1997-10-23 1999-06-22 Hewlett-Packard Company Simplified AC-DC switching converter with output isolation
JP3505981B2 (ja) 1997-10-24 2004-03-15 松下電器産業株式会社 テレビジョン受像機の保護回路
JP2000116028A (ja) 1998-10-01 2000-04-21 Toshiba Corp 電源回路における保護装置
JP3857948B2 (ja) * 2002-04-18 2006-12-13 オリオン電機株式会社 電源保護回路
DE102004020539B3 (de) * 2004-04-27 2005-07-28 Siemens Ag Elektronische Steuereinrichtung und Verfahren zur Steuerung des Betriebs von Kraftfahrzeugkomponenten
US7280331B2 (en) * 2005-03-01 2007-10-09 Lincoln Global, Inc. Power reconnect and voltage control
JP4164697B2 (ja) * 2006-04-12 2008-10-15 船井電機株式会社 液晶テレビジョン、およびバックライト用電源供給回路

Also Published As

Publication number Publication date
US20070247775A1 (en) 2007-10-25
JP3123106U (ja) 2006-07-06
RU2007114698A (ru) 2008-10-27
EP1848083A2 (en) 2007-10-24
US7660089B2 (en) 2010-02-09
EP1848083A3 (en) 2015-03-11

Similar Documents

Publication Publication Date Title
JP5580635B2 (ja) スイッチ・モード電源の障害状態保護のための方法および装置
JP3784838B2 (ja) スイッチ電源
JP3880071B2 (ja) 電源
US20040052092A1 (en) Switching power supply circuit and electronic device
JP2000156972A (ja) スイッチング電源装置
RU2407212C2 (ru) Схема подавления повышения напряжения и панельный телевизионный приемник
US5430596A (en) CRT protector circuit
KR100522017B1 (ko) 스위칭 전원 장치용 오류 제어 회로
JP2009201347A (ja) 自動化装置の負論理出力の制御保護システム
US5621632A (en) Switch mode power supply circuit
JP2003033010A (ja) 電源回路及びその保護回路と保護方法
JP2012093978A (ja) 電子機器装置
KR100202080B1 (ko) 저전압 보호회로
US20080180358A1 (en) Power supply apparatus and flat-screen television set
EP1118209B1 (en) Video display protection circuit
JP4581149B2 (ja) 低電圧検出回路、及びそれを備える電源回路
US20060221526A1 (en) Protection circuit for a power supply unit, and power supply unit with a respective protection circuit
KR100649192B1 (ko) 플라즈마 표시 장치의 전원 공급 장치
JPH03148965A (ja) オーバー電圧検出装置及び異常電圧防止回路
KR100374583B1 (ko) 텔레비전의고압상승억제보호장치
CN116247641A (zh) 一种用电器件的干扰保护方法和两种用电器件的供电电路
KR100362152B1 (ko) 모니터의 영상 제어장치
JP2000039201A (ja) 空気調和機の通信装置
JP4656155B2 (ja) Ｄｃ−ｄｃコンバータ
JPS6329334Y2 (ru)

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20160419