JP3118366B2 - 位相差検出回路 - Google Patents
位相差検出回路Info
- Publication number
- JP3118366B2 JP3118366B2 JP06079268A JP7926894A JP3118366B2 JP 3118366 B2 JP3118366 B2 JP 3118366B2 JP 06079268 A JP06079268 A JP 06079268A JP 7926894 A JP7926894 A JP 7926894A JP 3118366 B2 JP3118366 B2 JP 3118366B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- output
- color burst
- sampling
- cosine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は複合映像信号のタイムベ
ースコレクタ等に利用できる位相差検出回路に関し、さ
らに詳細にはバースト信号の位相を実質的に検出する位
相差検出回路に関する。
ースコレクタ等に利用できる位相差検出回路に関し、さ
らに詳細にはバースト信号の位相を実質的に検出する位
相差検出回路に関する。
【０００２】
【従来の技術】従来のこの種の位相差検出回路は図５に
示すように、複合映像信号中の水平同期信号に同期しか
つ色副搬送波の周波数ｆｓｃの４倍の周波数を有するク
ロックパルスをサンプリングパルスとし、該サンプリン
グパルスによってサンプリングされてＡ／Ｄ変換された
デジタル化複合映像信号中からカラーバースト信号部分
をカラーバースト信号抜取り回路１において抜取る。一
方、周波数４ｆｓｃの発振をする水晶発振器２の発振出
力を分周器３によって４分周して周波数ｆｓｃとし、分
周器３の出力の位相を順次移相器４、５、６によって９
０度移相する。
示すように、複合映像信号中の水平同期信号に同期しか
つ色副搬送波の周波数ｆｓｃの４倍の周波数を有するク
ロックパルスをサンプリングパルスとし、該サンプリン
グパルスによってサンプリングされてＡ／Ｄ変換された
デジタル化複合映像信号中からカラーバースト信号部分
をカラーバースト信号抜取り回路１において抜取る。一
方、周波数４ｆｓｃの発振をする水晶発振器２の発振出
力を分周器３によって４分周して周波数ｆｓｃとし、分
周器３の出力の位相を順次移相器４、５、６によって９
０度移相する。
【０００３】カラーバースト信号抜取り回路１から抜き
取られたカラーバースト信号部分は、分周器３、移相器
４、５、６の出力をサンプリングパルスとして、サンプ
ルホールド回路７、８、９、１０においてサンプルホー
ルドする。サンプルホールド回路７の出力からサンプル
ホールド回路９の出力を加算器１１にて減算して減算値
をレジスタ１２に供給して保持し、レジスタ１２の出力
を加算器１１にて１水平走査期間中におけるカラーバー
スト波の波数以下の回数の累積加算を行い、サンプルホ
ールド回路８の出力からサンプルホールド回路１０の出
力を加算器１４にて減算してその減算値をレジスタ１５
に供給して保持し、レジスタ１５の出力を加算器１４に
て前記の回数と同一の回数の累積加算を行う。
取られたカラーバースト信号部分は、分周器３、移相器
４、５、６の出力をサンプリングパルスとして、サンプ
ルホールド回路７、８、９、１０においてサンプルホー
ルドする。サンプルホールド回路７の出力からサンプル
ホールド回路９の出力を加算器１１にて減算して減算値
をレジスタ１２に供給して保持し、レジスタ１２の出力
を加算器１１にて１水平走査期間中におけるカラーバー
スト波の波数以下の回数の累積加算を行い、サンプルホ
ールド回路８の出力からサンプルホールド回路１０の出
力を加算器１４にて減算してその減算値をレジスタ１５
に供給して保持し、レジスタ１５の出力を加算器１４に
て前記の回数と同一の回数の累積加算を行う。
【０００４】レジスタ１２の置数をレジスタ１５の置数
で除算器１７において除算する。ここで、分周器３の出
力とカラーバースト信号との位相差をθとしたとき、除
算出力はｔａｎθに対応した値であって、ｔａｎθに対
応するｃｏｓθの値が格納してあるＲＯＭからなるメモ
リ１８のアドレス指定を除算出力により行ってメモリ１
８の格納データを読み出し、読み出したデータと除算器
１７の除算出力とを乗算器１９によって乗算し、乗算器
１９からｓｉｎθに対応する出力を、メモリ１８からｃ
ｏｓθに対応する出力を得ている。
で除算器１７において除算する。ここで、分周器３の出
力とカラーバースト信号との位相差をθとしたとき、除
算出力はｔａｎθに対応した値であって、ｔａｎθに対
応するｃｏｓθの値が格納してあるＲＯＭからなるメモ
リ１８のアドレス指定を除算出力により行ってメモリ１
８の格納データを読み出し、読み出したデータと除算器
１７の除算出力とを乗算器１９によって乗算し、乗算器
１９からｓｉｎθに対応する出力を、メモリ１８からｃ
ｏｓθに対応する出力を得ている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来の位相差検出回路によるときは、位相差θが０ラ
ジアン近傍においてはｔａｎθの値の変化量は小さいた
めに、また位相差θがπ／２ラジアン近くになるとなる
とｔａｎθの真数値そのものが大きくなって∞に近づく
ために、ある程度の正確さで位相差を求める場合にはｔ
ａｎθからｃｏｓθへ変換のための（以下、ｔａｎθか
らｃｏｓθへ変換のためのを、単に（ｔａｎθ−ｃｏｓ
θ）変換のためのと記す）メモリのアドレス指定データ
のビット数を相当多くとらなければならないという問題
点があった。
た従来の位相差検出回路によるときは、位相差θが０ラ
ジアン近傍においてはｔａｎθの値の変化量は小さいた
めに、また位相差θがπ／２ラジアン近くになるとなる
とｔａｎθの真数値そのものが大きくなって∞に近づく
ために、ある程度の正確さで位相差を求める場合にはｔ
ａｎθからｃｏｓθへ変換のための（以下、ｔａｎθか
らｃｏｓθへ変換のためのを、単に（ｔａｎθ−ｃｏｓ
θ）変換のためのと記す）メモリのアドレス指定データ
のビット数を相当多くとらなければならないという問題
点があった。
【０００６】本発明は、（ｔａｎθ−ｃｏｓθ）変換の
ためのメモリなど変換のためのメモリの、アドレス指定
データのビット数が少なくてすむ位相差検出回路を提供
することを第１の目的とし、さらに同種の位相差出力を
同一の出力端から導出させる位相差検出回路を提供する
ことを第２の目的とする。
ためのメモリなど変換のためのメモリの、アドレス指定
データのビット数が少なくてすむ位相差検出回路を提供
することを第１の目的とし、さらに同種の位相差出力を
同一の出力端から導出させる位相差検出回路を提供する
ことを第２の目的とする。
【０００７】
【課題を解決するための手段】本発明の位相差検出回路
は、複合映像信号中の水平同期信号に同期したクロック
パルスによってサンプリングされてＡ／Ｄ変換されたデ
ジタル化複合映像信号中からカラーバースト信号部分を
抜き取るカラーバースト信号抜取り手段と、色副搬送波
周波数と同一の周波数でかつジッタを含まない互いに位
相が順次９０度ずれた第１ないし第４のサンプリングパ
ルスを発生するサンプリングパルス発生手段と、第１な
いし第４のサンプリングパルスによってカラーバースト
信号部分をサンプルホールドする第１ないし第４のサン
プルホールド回路と、第１ないし第４のサンプルホール
ド回路の出力に基づいてカラーバースト信号と第１のサ
ンプリングパルスとの位相差の正弦値と余弦値とを演算
する位相差信号算出手段と、余弦値と正弦値との大小を
比較する比較手段と、比較手段の比較出力に基づいて余
弦値と正弦値との大きい方が除数として供給されて余弦
値と正弦値とを除算する除算手段と、位相角の正接値に
対応する余弦値が格納されて除算手段の除算による商に
よってアドレス位置が指定されるメモリとを備えたこと
を特徴とする。
は、複合映像信号中の水平同期信号に同期したクロック
パルスによってサンプリングされてＡ／Ｄ変換されたデ
ジタル化複合映像信号中からカラーバースト信号部分を
抜き取るカラーバースト信号抜取り手段と、色副搬送波
周波数と同一の周波数でかつジッタを含まない互いに位
相が順次９０度ずれた第１ないし第４のサンプリングパ
ルスを発生するサンプリングパルス発生手段と、第１な
いし第４のサンプリングパルスによってカラーバースト
信号部分をサンプルホールドする第１ないし第４のサン
プルホールド回路と、第１ないし第４のサンプルホール
ド回路の出力に基づいてカラーバースト信号と第１のサ
ンプリングパルスとの位相差の正弦値と余弦値とを演算
する位相差信号算出手段と、余弦値と正弦値との大小を
比較する比較手段と、比較手段の比較出力に基づいて余
弦値と正弦値との大きい方が除数として供給されて余弦
値と正弦値とを除算する除算手段と、位相角の正接値に
対応する余弦値が格納されて除算手段の除算による商に
よってアドレス位置が指定されるメモリとを備えたこと
を特徴とする。
【０００８】本発明の位相差検出回路は、除算手段の除
算による商とメモリから読み出した余弦値とを乗算する
乗算手段と、比較手段の比較出力に基づいて除数に余弦
値が選択されたときは第１の出力端にメモリから読み出
した余弦値を導出すると共に乗算手段の出力を第２の出
力端に導出し、比較手段の比較出力に基づいて除数に正
弦値が選択されたときは第２の出力端にメモリから読み
出した余弦値を導出すると共に乗算手段の出力を第１の
出力端に導出する出力切替手段を備えたことを特徴とす
る。
算による商とメモリから読み出した余弦値とを乗算する
乗算手段と、比較手段の比較出力に基づいて除数に余弦
値が選択されたときは第１の出力端にメモリから読み出
した余弦値を導出すると共に乗算手段の出力を第２の出
力端に導出し、比較手段の比較出力に基づいて除数に正
弦値が選択されたときは第２の出力端にメモリから読み
出した余弦値を導出すると共に乗算手段の出力を第１の
出力端に導出する出力切替手段を備えたことを特徴とす
る。
【０００９】本発明の位相差検出回路において、除算手
段は比較手段の比較出力に基づいて余弦値と正弦値との
小さい方が除数として供給されて余弦値と正弦値とを除
算する除算手段としてもよい。
段は比較手段の比較出力に基づいて余弦値と正弦値との
小さい方が除数として供給されて余弦値と正弦値とを除
算する除算手段としてもよい。
【００１０】本発明の位相差検出回路において、除算手
段による商によってアドレス指定されるメモリは、位相
角の余接値に対応する正弦値が格納されたメモリであっ
ても、位相角の正接値に対応する正弦値が格納されたメ
モリであっても、位相角の余接値に対応する余弦値が格
納されたメモリであってもよい。
段による商によってアドレス指定されるメモリは、位相
角の余接値に対応する正弦値が格納されたメモリであっ
ても、位相角の正接値に対応する正弦値が格納されたメ
モリであっても、位相角の余接値に対応する余弦値が格
納されたメモリであってもよい。
【００１１】
【作用】本発明の位相差検出回路は、位相差信号算出手
段によって算出されたカラーバースト信号と第１のサン
プリングパルスとの位相差の正弦値と余弦値とは、除算
に際して除数に正弦値と余弦値との大きい方が選択され
るため、除算手段の除算による商が常に小数になり、従
来の正確さと同じ正確さを求める場合に、メモリのアド
レス位置を指定するアドレス指定データのビット長が大
幅に削減できることになる。
段によって算出されたカラーバースト信号と第１のサン
プリングパルスとの位相差の正弦値と余弦値とは、除算
に際して除数に正弦値と余弦値との大きい方が選択され
るため、除算手段の除算による商が常に小数になり、従
来の正確さと同じ正確さを求める場合に、メモリのアド
レス位置を指定するアドレス指定データのビット長が大
幅に削減できることになる。
【００１２】除数として余弦値が選択されたときには商
は位相差の正接値であり、これに基づいてメモリから読
み出した余弦値は位相差の余弦値であり、乗算手段の出
力は位相差の正弦値である。また、除数として正弦値が
選択されたときには商は位相差の余接値であり、これに
基づいてメモリから読み出した余弦値は位相差の正弦値
であり、乗算手段の出力は位相差の余弦値である。しか
るに比較手段の比較出力に基づいて除数に余弦値が選択
されたときは第１の出力端にメモリから読み出した余弦
値が導出されると共に乗算手段の出力が第２の出力端に
導出され、比較手段の比較出力に基づいて除数に正弦値
が選択されたときは第２の出力端にメモリから読み出し
た余弦値が導出される共に乗算手段の出力を第１の出力
端に導出される。この結果、第１の出力端からは常に位
相差の余弦値が、第２の出力端には常に位相差の正弦値
が出力されることになる。
は位相差の正接値であり、これに基づいてメモリから読
み出した余弦値は位相差の余弦値であり、乗算手段の出
力は位相差の正弦値である。また、除数として正弦値が
選択されたときには商は位相差の余接値であり、これに
基づいてメモリから読み出した余弦値は位相差の正弦値
であり、乗算手段の出力は位相差の余弦値である。しか
るに比較手段の比較出力に基づいて除数に余弦値が選択
されたときは第１の出力端にメモリから読み出した余弦
値が導出されると共に乗算手段の出力が第２の出力端に
導出され、比較手段の比較出力に基づいて除数に正弦値
が選択されたときは第２の出力端にメモリから読み出し
た余弦値が導出される共に乗算手段の出力を第１の出力
端に導出される。この結果、第１の出力端からは常に位
相差の余弦値が、第２の出力端には常に位相差の正弦値
が出力されることになる。
【００１３】また、除算手段を比較手段の比較出力に基
づいて余弦値と正弦値との小さい方が除数として供給さ
れて余弦値と正弦値とを除算する除算手段とした場合も
同様の作用をする。
づいて余弦値と正弦値との小さい方が除数として供給さ
れて余弦値と正弦値とを除算する除算手段とした場合も
同様の作用をする。
【００１４】
【実施例】以下、本発明を実施例により説明する。図１
は本発明の位相差検出回路にかかる一実施例の構成を示
すブロック図である。
は本発明の位相差検出回路にかかる一実施例の構成を示
すブロック図である。
【００１５】本実施例の位相差検出回路３０は、複合映
像信号中の水平同期信号に同期しかつ色副搬送波の周波
数ｆｓｃの４倍の周波数を有するクロックパルスをサン
プリングパルスとし、該サンプリングパルスによってサ
ンプリングされてＡ／Ｄ変換されたデジタル化複合映像
信号中からバースト抜取りパルスに基づいてカラーバー
スト信号部分を抜き取るカラーバースト信号抜取り回路
１と、前記クロックパルスと同一の周波数である周波数
４ｆｓｃの発振をする水晶発振器２と、水晶発振器２の
発振出力を４分周して色副搬送波周波数ｆｓｃの出力を
送出する分周器３と、分周器３の出力の位相を順次９０
度移相させるためにタンデムに接続された移相器４〜６
と、分周器３、移相器４、５、６の夫々の出力信号をサ
ンプリングパルスとし、カラーバースト信号抜取り回路
１によって抜き取られたカラーバースト信号部分をサン
プルホールドするサンプルホールド回路７〜サンプルホ
ールド回路１０を備えている。
像信号中の水平同期信号に同期しかつ色副搬送波の周波
数ｆｓｃの４倍の周波数を有するクロックパルスをサン
プリングパルスとし、該サンプリングパルスによってサ
ンプリングされてＡ／Ｄ変換されたデジタル化複合映像
信号中からバースト抜取りパルスに基づいてカラーバー
スト信号部分を抜き取るカラーバースト信号抜取り回路
１と、前記クロックパルスと同一の周波数である周波数
４ｆｓｃの発振をする水晶発振器２と、水晶発振器２の
発振出力を４分周して色副搬送波周波数ｆｓｃの出力を
送出する分周器３と、分周器３の出力の位相を順次９０
度移相させるためにタンデムに接続された移相器４〜６
と、分周器３、移相器４、５、６の夫々の出力信号をサ
ンプリングパルスとし、カラーバースト信号抜取り回路
１によって抜き取られたカラーバースト信号部分をサン
プルホールドするサンプルホールド回路７〜サンプルホ
ールド回路１０を備えている。
【００１６】分周器３、移相器４、５、６の夫々から出
力されるサンプリングパルスは位相が９０度づつ異なっ
ており、このサンプリングパルスの夫々をＮ１、Ｎ２、
Ｎ３、Ｎ４とする。なお、上記において移相器４〜６を
用いてサンプリングパルスＮ２〜Ｎ４を生成する場合を
例示したが、分周器３の出力を移相器４によって９０度
移相してサンプリングパルスＮ２を、分周器３の出力を
インバータによって反転してサンプリングパルスＮ３
を、該インバータの出力を移相器６によって９０度移相
してサンプリングパルスＮ４を得るようにしても良い。
力されるサンプリングパルスは位相が９０度づつ異なっ
ており、このサンプリングパルスの夫々をＮ１、Ｎ２、
Ｎ３、Ｎ４とする。なお、上記において移相器４〜６を
用いてサンプリングパルスＮ２〜Ｎ４を生成する場合を
例示したが、分周器３の出力を移相器４によって９０度
移相してサンプリングパルスＮ２を、分周器３の出力を
インバータによって反転してサンプリングパルスＮ３
を、該インバータの出力を移相器６によって９０度移相
してサンプリングパルスＮ４を得るようにしても良い。
【００１７】カラーバースト信号抜取り回路１によって
抜き取られたカラーバースト信号部分は説明のためにア
ナログ的に示せば図２に示すごとくであり、このカラー
バースト信号部分はサンプリングパルスＮ１、Ｎ２、Ｎ
３、Ｎ４によってサンプリングされる。サンプリング時
点は夫々９０度移相された図２において矢印Ａ、Ｂ、
Ｃ、Ｄで示す時点であり、サンプリングパルスＮ１によ
るサンプリング時点とカラーバースト信号との間にはθ
（ラジアン）の位相差が存在する。これは水晶発振器２
の発振出力の位相とカラーバースト信号の位相とが一致
していないためである。
抜き取られたカラーバースト信号部分は説明のためにア
ナログ的に示せば図２に示すごとくであり、このカラー
バースト信号部分はサンプリングパルスＮ１、Ｎ２、Ｎ
３、Ｎ４によってサンプリングされる。サンプリング時
点は夫々９０度移相された図２において矢印Ａ、Ｂ、
Ｃ、Ｄで示す時点であり、サンプリングパルスＮ１によ
るサンプリング時点とカラーバースト信号との間にはθ
（ラジアン）の位相差が存在する。これは水晶発振器２
の発振出力の位相とカラーバースト信号の位相とが一致
していないためである。
【００１８】サンプルリングパルスＮ１、Ｎ２、Ｎ３、
Ｎ４によって夫々サンプリングされたサンプルホールド
回路７、８、９、１０からの出力を出力Ｓ１、Ｓ２、Ｓ
３、Ｓ４としたとき、出力Ｓ１〜Ｓ４は数１の各式に示
すごとくである。ここで、Ｐはカラーバースト信号の振
幅を、Ａは複合映像信号の直流クランプレベルを示す。
Ｎ４によって夫々サンプリングされたサンプルホールド
回路７、８、９、１０からの出力を出力Ｓ１、Ｓ２、Ｓ
３、Ｓ４としたとき、出力Ｓ１〜Ｓ４は数１の各式に示
すごとくである。ここで、Ｐはカラーバースト信号の振
幅を、Ａは複合映像信号の直流クランプレベルを示す。
【００１９】
【数１】
【００２０】符号１３および１６は位相差信号算出手段
である累積加算器を示し、累積加算器１３は加算器１１
とレジスタ１２とから構成してあり、累積加算器１６は
加算器１４とレジスタ１５とから構成してある。サンプ
ルホールド回路７の出力Ｓ１とサンプルホールド回路９
の出力Ｓ３とは加算器１１に供給して前者から後者を減
算し、加算器１１の出力（２Ｐｓｉｎθ）はレジスタ１
２に供給して保持し、レジスタ１２の置数は加算器１１
に供給して加算する。加算器１１における加算は１水平
走査期間中におけるカラーバースト信号の波数以下の数
ｅ回だけ累算を行う。したがって、加算器１１とレジス
タ１２とによって累算が行われる累積加算器１３を構成
しており、累算値はレジスタ１２に置数されされる。加
算器１１における減算によって複合映像信号の直流クラ
ンプレベルＡは相殺され、レジスタ１２にはｅ回の２Ｐ
ｓｉｎθの加算結果（２ｅＰｓｉｎθ）が置数されるこ
とになる。
である累積加算器を示し、累積加算器１３は加算器１１
とレジスタ１２とから構成してあり、累積加算器１６は
加算器１４とレジスタ１５とから構成してある。サンプ
ルホールド回路７の出力Ｓ１とサンプルホールド回路９
の出力Ｓ３とは加算器１１に供給して前者から後者を減
算し、加算器１１の出力（２Ｐｓｉｎθ）はレジスタ１
２に供給して保持し、レジスタ１２の置数は加算器１１
に供給して加算する。加算器１１における加算は１水平
走査期間中におけるカラーバースト信号の波数以下の数
ｅ回だけ累算を行う。したがって、加算器１１とレジス
タ１２とによって累算が行われる累積加算器１３を構成
しており、累算値はレジスタ１２に置数されされる。加
算器１１における減算によって複合映像信号の直流クラ
ンプレベルＡは相殺され、レジスタ１２にはｅ回の２Ｐ
ｓｉｎθの加算結果（２ｅＰｓｉｎθ）が置数されるこ
とになる。
【００２１】同様に、サンプルホールド回路８の出力Ｓ
２とサンプルホールド回路１０の出力Ｓ４とは加算器１
４に供給して前者から後者を減算し、加算器１４の出力
（２Ｐｃｏｓθ）はレジスタ１５に供給して保持し、レ
ジスタ１５の置数は加算器１４に供給して加算する。加
算器１４における加算は累積加算器１３における累算回
数と同数のｅ回だけ累算を行う。したがって、加算器１
４とレジスタ１５とによって累算が行われる累積加算器
１６を構成しており、累算値はレジスタ１５に置数され
される。加算器１４における加算によって、複合映像信
号の直流クランプレベルＡは相殺され、レジスタ１５に
はｅ回の２Ｐｃｏｓθの加算結果（２ｅＰｃｏｓθ）が
置数されることになる。
２とサンプルホールド回路１０の出力Ｓ４とは加算器１
４に供給して前者から後者を減算し、加算器１４の出力
（２Ｐｃｏｓθ）はレジスタ１５に供給して保持し、レ
ジスタ１５の置数は加算器１４に供給して加算する。加
算器１４における加算は累積加算器１３における累算回
数と同数のｅ回だけ累算を行う。したがって、加算器１
４とレジスタ１５とによって累算が行われる累積加算器
１６を構成しており、累算値はレジスタ１５に置数され
される。加算器１４における加算によって、複合映像信
号の直流クランプレベルＡは相殺され、レジスタ１５に
はｅ回の２Ｐｃｏｓθの加算結果（２ｅＰｃｏｓθ）が
置数されることになる。
【００２２】さらに位相差検出回路３０は、レジスタ１
２の置数とレジスタ１５の置数との大小を比較する比較
器２０と、比較器２０の出力に基づいてレジスタ１２の
置数とレジスタ１５の置数と出力端子との関係を相互に
切り替えることにより後記する除算器１７の除数として
レジスタ１２の置数とレジスタ１５の置数との大きい方
を除算器１７に供給するように切り替える出力切替回路
２１と、出力切替回路２１からの出力を除数および被乗
数として除算する除算器１７、除算器１７からの除算に
よる商によってアドレス指定される（ｔａｎθ−ｃｏｓ
θ）変換のためのメモリ１８、除算器１７による商とメ
モリ１８の出力とを乗算する乗算器１９と、メモリ１８
の出力と乗算器１９の出力と比較器２０の出力とを受け
て比較器２０の出力に基づいて乗算器１９の出力とメモ
リ１８の出力と出力端子との関係を相互に切り替える出
力切替手段である出力切替回路２２を備えている。
２の置数とレジスタ１５の置数との大小を比較する比較
器２０と、比較器２０の出力に基づいてレジスタ１２の
置数とレジスタ１５の置数と出力端子との関係を相互に
切り替えることにより後記する除算器１７の除数として
レジスタ１２の置数とレジスタ１５の置数との大きい方
を除算器１７に供給するように切り替える出力切替回路
２１と、出力切替回路２１からの出力を除数および被乗
数として除算する除算器１７、除算器１７からの除算に
よる商によってアドレス指定される（ｔａｎθ−ｃｏｓ
θ）変換のためのメモリ１８、除算器１７による商とメ
モリ１８の出力とを乗算する乗算器１９と、メモリ１８
の出力と乗算器１９の出力と比較器２０の出力とを受け
て比較器２０の出力に基づいて乗算器１９の出力とメモ
リ１８の出力と出力端子との関係を相互に切り替える出
力切替手段である出力切替回路２２を備えている。
【００２３】出力切替回路２２は比較器２０の比較出力
に基づいて除数にレジスタ１５の置数が選択されたとき
は出力切替回路２２の出力端Ｕ１にメモリから読み出し
たデータを導出すると共に乗算器１９の出力を出力切替
回路２２の出力端Ｕ２に導出し、比較器２０の比較出力
に基づいて除数にレジスタ１２の置数が選択されたとき
は出力端Ｕ２にメモリから読み出したデータを導出する
と共に乗算器１９の出力を出力端Ｕ１に導出するように
出力を切り替えて送出する。
に基づいて除数にレジスタ１５の置数が選択されたとき
は出力切替回路２２の出力端Ｕ１にメモリから読み出し
たデータを導出すると共に乗算器１９の出力を出力切替
回路２２の出力端Ｕ２に導出し、比較器２０の比較出力
に基づいて除数にレジスタ１２の置数が選択されたとき
は出力端Ｕ２にメモリから読み出したデータを導出する
と共に乗算器１９の出力を出力端Ｕ１に導出するように
出力を切り替えて送出する。
【００２４】レジスタ１２の置数とレジスタ１５の置数
とは比較器２０においてその大小が比較され、比較結果
に基づいて大きい方が除算器１７の除数になるように、
つまりレジスタ１２の置数とレジスタ１５の置数とが出
力切替回路２１によって切り替えられて除算器１７に供
給されて、両者が除算器１７において除算される。この
場合に除数にレジスタ１２の置数とレジスタ１５の置数
の大きい方が供給されるために、除算器１７における商
は常に小数値となる。
とは比較器２０においてその大小が比較され、比較結果
に基づいて大きい方が除算器１７の除数になるように、
つまりレジスタ１２の置数とレジスタ１５の置数とが出
力切替回路２１によって切り替えられて除算器１７に供
給されて、両者が除算器１７において除算される。この
場合に除数にレジスタ１２の置数とレジスタ１５の置数
の大きい方が供給されるために、除算器１７における商
は常に小数値となる。
【００２５】したがって、レジスタ１５の置数（２Ｐｅ
ｃｏｓθのデータ）の方がレジスタ１２の置数（２Ｐｅ
ｓｉｎθのデータ）より大きいときには位相差θのｔａ
ｎθのデータ（２ｅＰｓｉｎθ／２ｅＰｃｏｓθ＝ｔａ
ｎθのデータ）が商として除算器１７の除算によって得
られる。逆に、レジスタ１２の置数の方がレジスタ１５
の置数より大きいときには位相差θのｃｏｔθのデータ
（２ｅＰｃｏｓθ／２ｅＰｓｉｎθ＝ｃｏｔθのデー
タ）が商として除算器１７の除算によって得られる。
ｃｏｓθのデータ）の方がレジスタ１２の置数（２Ｐｅ
ｓｉｎθのデータ）より大きいときには位相差θのｔａ
ｎθのデータ（２ｅＰｓｉｎθ／２ｅＰｃｏｓθ＝ｔａ
ｎθのデータ）が商として除算器１７の除算によって得
られる。逆に、レジスタ１２の置数の方がレジスタ１５
の置数より大きいときには位相差θのｃｏｔθのデータ
（２ｅＰｃｏｓθ／２ｅＰｓｉｎθ＝ｃｏｔθのデー
タ）が商として除算器１７の除算によって得られる。
【００２６】除算器１７の除算による商はメモリ１８に
アドレス指定データとして供給され、メモリ１８はアド
レス指定データによって指定されたアドレス位置に格納
されているデータを１水平走査期間に１回、読み出して
次の読み出し時まで維持している。ここで、メモリ１８
には（ｔａｎθ）の真数値に対応する（ｃｏｓθ）の真
数値がｔａｎθ毎に、模式的に図４に示すごとく格納さ
れている。したがって、乗算器１７の除算による商がｔ
ａｎθのデータのときにはメモリ１８から読み出される
データはｃｏｓθのデータである。また、除算器１７の
除算による商がｃｏｔθのデータのときにはｓｉｎθの
データである。その理由は次ぎのとおりである。
アドレス指定データとして供給され、メモリ１８はアド
レス指定データによって指定されたアドレス位置に格納
されているデータを１水平走査期間に１回、読み出して
次の読み出し時まで維持している。ここで、メモリ１８
には（ｔａｎθ）の真数値に対応する（ｃｏｓθ）の真
数値がｔａｎθ毎に、模式的に図４に示すごとく格納さ
れている。したがって、乗算器１７の除算による商がｔ
ａｎθのデータのときにはメモリ１８から読み出される
データはｃｏｓθのデータである。また、除算器１７の
除算による商がｃｏｔθのデータのときにはｓｉｎθの
データである。その理由は次ぎのとおりである。
【００２７】位相差θの範囲を（−π／２）ラジアン＜
θ＜（π／２）ラジアンとすれば、ｃｏｔθのデータと
ｔａｎθのデータとの間には数２の関係がある。
θ＜（π／２）ラジアンとすれば、ｃｏｔθのデータと
ｔａｎθのデータとの間には数２の関係がある。
【００２８】
【数２】
【００２９】したがって、図３からも明らかなようにｔ
ａｎθの真数値＜１の場合、除算器１７の除算による商
がｃｏｔθのデータの場合には数２に示されるように、
除算器１７からｔａｎ｛（π／２）−θ｝のデータが出
力されたのと同じであることが判る。したがって、メモ
リ１８から読み出されるデータはｃｏｓ｛（π／２）−
θ｝のデータである。しかるに、ｃｏｓ｛（π／２）−
θ｝のデータは数３に示すようにｓｉｎθのデータに等
しい。この結果、出力切替回路２１によって切り替えら
れて除算器１７の除算による商がｃｏｔθのデータの場
合はメモリ１８から読み出されるデータはｓｉｎθのデ
ータであり、メモリ１８は（ｔａｎθ−ｃｏｓθ）変換
のメモリとして作用し、かつ（ｃｏｔθ−ｓｉｎθ）変
換のメモリとして作用しているということができる。
ａｎθの真数値＜１の場合、除算器１７の除算による商
がｃｏｔθのデータの場合には数２に示されるように、
除算器１７からｔａｎ｛（π／２）−θ｝のデータが出
力されたのと同じであることが判る。したがって、メモ
リ１８から読み出されるデータはｃｏｓ｛（π／２）−
θ｝のデータである。しかるに、ｃｏｓ｛（π／２）−
θ｝のデータは数３に示すようにｓｉｎθのデータに等
しい。この結果、出力切替回路２１によって切り替えら
れて除算器１７の除算による商がｃｏｔθのデータの場
合はメモリ１８から読み出されるデータはｓｉｎθのデ
ータであり、メモリ１８は（ｔａｎθ−ｃｏｓθ）変換
のメモリとして作用し、かつ（ｃｏｔθ−ｓｉｎθ）変
換のメモリとして作用しているということができる。
【００３０】
【数３】
【００３１】メモリ１８から読み出されたデータと除算
器１７の除算による商とは乗算器１９において乗算さ
れ、メモリ１８から読み出されたデータと乗算器１９か
らの演算出力と出力端子との相互関係は出力切替回路２
２において比較器２０の比較出力に基づいて切り替えら
れて出力切替回路２２から出力される。すなわち、比較
器２０の出力に基づいて除算器１７からｔａｎθのデー
タが出力されたのか、ｃｏｔθのデータが出力されたの
かが実質的に判別され、出力切替回路２２において比較
２０の出力に基づいてメモリ１８から読み出したデータ
と乗算器１９の演算出力とを切り替えて出力される。
器１７の除算による商とは乗算器１９において乗算さ
れ、メモリ１８から読み出されたデータと乗算器１９か
らの演算出力と出力端子との相互関係は出力切替回路２
２において比較器２０の比較出力に基づいて切り替えら
れて出力切替回路２２から出力される。すなわち、比較
器２０の出力に基づいて除算器１７からｔａｎθのデー
タが出力されたのか、ｃｏｔθのデータが出力されたの
かが実質的に判別され、出力切替回路２２において比較
２０の出力に基づいてメモリ１８から読み出したデータ
と乗算器１９の演算出力とを切り替えて出力される。
【００３２】出力切替回路２２による切り替えによっ
て、比較器２０の比較出力に基づいて除数にレジスタ１
５の置数が選択されたときは出力切替回路２２の出力端
Ｕ１にメモリから読み出したデータが導出されると共に
乗算器１９の出力が出力切替回路２２の出力端Ｕ２に導
出され、比較器２０の比較出力に基づいて除数にレジス
タ１２の置数が選択されたときは出力端Ｕ２にメモリか
ら読み出したデータを導出すると共に乗算器１９の出力
を出力端Ｕ１に導出するように出力が切り替えられる。
したがって、除算器１７の除算の過程において除数と被
除数とが入れ替えられてもｃｏｓθのデータとｓｉｎθ
のデータとが出力切替回路２２のそれぞれ定められた出
力端Ｕ１、Ｕ２から出力されることになる。したがっ
て、実質的に位相差θが検出され、該位相差θに対する
ｓｉｎθとｃｏｓθとの直交するデータが出力切替回路
２２から出力されることになる。
て、比較器２０の比較出力に基づいて除数にレジスタ１
５の置数が選択されたときは出力切替回路２２の出力端
Ｕ１にメモリから読み出したデータが導出されると共に
乗算器１９の出力が出力切替回路２２の出力端Ｕ２に導
出され、比較器２０の比較出力に基づいて除数にレジス
タ１２の置数が選択されたときは出力端Ｕ２にメモリか
ら読み出したデータを導出すると共に乗算器１９の出力
を出力端Ｕ１に導出するように出力が切り替えられる。
したがって、除算器１７の除算の過程において除数と被
除数とが入れ替えられてもｃｏｓθのデータとｓｉｎθ
のデータとが出力切替回路２２のそれぞれ定められた出
力端Ｕ１、Ｕ２から出力されることになる。したがっ
て、実質的に位相差θが検出され、該位相差θに対する
ｓｉｎθとｃｏｓθとの直交するデータが出力切替回路
２２から出力されることになる。
【００３３】上記したように本実施例によれば除算器１
７による商が少数になるように比較器２０の出力に基づ
いてレジスタ１２、１５の置数が出力切替回路２１にお
いて切り替えられて除算器１７に供給されるようにした
ため、従来の正確さと同じ正確さを求める場合にメモリ
１８のアドレス位置を指定するアドレス指定データのビ
ット長が大幅に削減できることになる。また、累積加算
器１３、１６は加算器とレジスタとによって簡単に構成
することができる。
７による商が少数になるように比較器２０の出力に基づ
いてレジスタ１２、１５の置数が出力切替回路２１にお
いて切り替えられて除算器１７に供給されるようにした
ため、従来の正確さと同じ正確さを求める場合にメモリ
１８のアドレス位置を指定するアドレス指定データのビ
ット長が大幅に削減できることになる。また、累積加算
器１３、１６は加算器とレジスタとによって簡単に構成
することができる。
【００３４】上記したように本実施例によれば除算器１
７による商が少数になるように比較器２０の出力に基づ
いてレジスタ１２、１５の置数が出力切替回路２１にお
いて切り替えられて除算器１７に供給されるようにした
が、これに代わって除算器１７による商が１以上となる
ように比較器２０の出力に基づいてレジスタ１２、１５
の置数が出力切替回路２１において切り替えられて除算
器１７に供給されるように、すなわち置数の小さい方の
レジスタ１２、１５の置数が除数となるようにしてもよ
い。この場合は１≦ｔａｎθとなる。この場合にも、従
来の正確さと同じ正確さを求める場合にメモリ１８のア
ドレス位置を指定するアドレス指定データのビット長が
大幅に削減できることになる。
７による商が少数になるように比較器２０の出力に基づ
いてレジスタ１２、１５の置数が出力切替回路２１にお
いて切り替えられて除算器１７に供給されるようにした
が、これに代わって除算器１７による商が１以上となる
ように比較器２０の出力に基づいてレジスタ１２、１５
の置数が出力切替回路２１において切り替えられて除算
器１７に供給されるように、すなわち置数の小さい方の
レジスタ１２、１５の置数が除数となるようにしてもよ
い。この場合は１≦ｔａｎθとなる。この場合にも、従
来の正確さと同じ正確さを求める場合にメモリ１８のア
ドレス位置を指定するアドレス指定データのビット長が
大幅に削減できることになる。
【００３５】除算器１７による商が１以上となるように
比較器２０の出力に基づいてレジスタ１２、１５の置数
が出力切替回路２１において切り替えられて除算器１７
に供給されるように、すなわち置数の小さい方のレジス
タ１２、１５の置数が除数となるようにした場合につい
て説明する。除算器１７による演算結果の商を１６ビッ
トとした場合、ＦＦＦＦ（ｈ）＝６５５３５、ｔａｎθ
＝６５５３５、θ＝８９．９９９度である。一方、商を
８ビットとした場合、ＦＦ（ｈ）＝２５６、ｔａｎθ＝
２５６、θ＝８９．７７６度である。（ｈ）は１６進表
示であることを示す。
比較器２０の出力に基づいてレジスタ１２、１５の置数
が出力切替回路２１において切り替えられて除算器１７
に供給されるように、すなわち置数の小さい方のレジス
タ１２、１５の置数が除数となるようにした場合につい
て説明する。除算器１７による演算結果の商を１６ビッ
トとした場合、ＦＦＦＦ（ｈ）＝６５５３５、ｔａｎθ
＝６５５３５、θ＝８９．９９９度である。一方、商を
８ビットとした場合、ＦＦ（ｈ）＝２５６、ｔａｎθ＝
２５６、θ＝８９．７７６度である。（ｈ）は１６進表
示であることを示す。
【００３６】θ＝８９．９９９の場合におけるｃｏｓθ
＝１５．２６×１０の（−６）乗であり、θ＝８９．７
７６の場合におけるｃｏｓθ＝３．９０６×１０の（−
３）乗である。ｃｏｓθの真数が２進数８ビットとすれ
ば、θ＝８９．９９９の場合には００００００００
（ｂ）、θ＝８９．７７６の場合には０００００００１
（ｂ）となって、商の有効ビット長を１／２にしても
（ｔａｎθ−ｃｏｓθ）変換のためのメモリ１８から読
み出される値は殆ど変化しないことが判る。したがって
商の値が常に、１≦ｔａｎθとなるようにしても、メモ
リ１８のアドレス指定データの有効ビット長を短くする
ことができることになる。
＝１５．２６×１０の（−６）乗であり、θ＝８９．７
７６の場合におけるｃｏｓθ＝３．９０６×１０の（−
３）乗である。ｃｏｓθの真数が２進数８ビットとすれ
ば、θ＝８９．９９９の場合には００００００００
（ｂ）、θ＝８９．７７６の場合には０００００００１
（ｂ）となって、商の有効ビット長を１／２にしても
（ｔａｎθ−ｃｏｓθ）変換のためのメモリ１８から読
み出される値は殆ど変化しないことが判る。したがって
商の値が常に、１≦ｔａｎθとなるようにしても、メモ
リ１８のアドレス指定データの有効ビット長を短くする
ことができることになる。
【００３７】上記したように本実施例によれば、（ｔａ
ｎθ−ｃｏｓθ）変換のためのメモリ１８を用いた場合
を例示したが、（ｔａｎθ−ｃｏｓθ）変換のためのメ
モリ１８に代わって、ｃｏｔθをｓｉｎθに変換するメ
モリ、すなわち（ｃｏｔθ−ｓｉｎθ）変換のためのメ
モリを用いても同様に構成できる。また、（ｔａｎθ−
ｃｏｓθ）変換のためのメモリ１８に代わって、ｔａｎ
θをｓｉｎθに変換するメモリ、すなわち（ｔａｎθ−
ｓｉｎθ）変換のためのメモリを用いても、ｃｏｔθを
ｃｏｓθに変換するメモリ、すなわち（ｃｏｔθ−ｃｏ
ｓθ）変換のためのメモリを用いても同様に構成でき
る。
ｎθ−ｃｏｓθ）変換のためのメモリ１８を用いた場合
を例示したが、（ｔａｎθ−ｃｏｓθ）変換のためのメ
モリ１８に代わって、ｃｏｔθをｓｉｎθに変換するメ
モリ、すなわち（ｃｏｔθ−ｓｉｎθ）変換のためのメ
モリを用いても同様に構成できる。また、（ｔａｎθ−
ｃｏｓθ）変換のためのメモリ１８に代わって、ｔａｎ
θをｓｉｎθに変換するメモリ、すなわち（ｔａｎθ−
ｓｉｎθ）変換のためのメモリを用いても、ｃｏｔθを
ｃｏｓθに変換するメモリ、すなわち（ｃｏｔθ−ｃｏ
ｓθ）変換のためのメモリを用いても同様に構成でき
る。
【００３８】（ｔａｎθ−ｓｉｎθ）変換のためのメモ
リ、（ｃｏｔθ−ｃｏｓθ）変換のためのメモリを用い
た場合は、除算器１９に代わって、（ｔａｎθ−ｓｉｎ
θ）変換のためのメモリからの出力、（ｃｏｔθ−ｃｏ
ｓθ）変換のためのメモリからの出力で除算器１７の出
力を除算し、かつ該除算の結果の逆数をとる演算器を用
いることによって、（ｔａｎθ−ｓｉｎθ）変換のため
のメモリからの出力、（ｃｏｔθ−ｃｏｓθ）変換のた
めのメモリからの出力と前記演算器の出力とによりｓｉ
ｎθの値とｃｏｓθの値とを得ることができる。
リ、（ｃｏｔθ−ｃｏｓθ）変換のためのメモリを用い
た場合は、除算器１９に代わって、（ｔａｎθ−ｓｉｎ
θ）変換のためのメモリからの出力、（ｃｏｔθ−ｃｏ
ｓθ）変換のためのメモリからの出力で除算器１７の出
力を除算し、かつ該除算の結果の逆数をとる演算器を用
いることによって、（ｔａｎθ−ｓｉｎθ）変換のため
のメモリからの出力、（ｃｏｔθ−ｃｏｓθ）変換のた
めのメモリからの出力と前記演算器の出力とによりｓｉ
ｎθの値とｃｏｓθの値とを得ることができる。
【００３９】
【発明の効果】以上説明した如く本発明の請求項１、
３、６、７に記載の位相差検出回路によれば、位相差信
号算出手段によって算出されるカラーバースト信号と第
１のサンプリングパルスとの位相差の正弦値と余弦値と
は、除算に際して除数に正弦値と余弦値との大きい方が
選択されるため、除算手段の除算による商が常に小数に
なり、従来の正確さと同じ正確さを求める場合に、メモ
リのアドレス位置を指定するアドレス指定データのビッ
ト長が大幅に削減できる効果がある。
３、６、７に記載の位相差検出回路によれば、位相差信
号算出手段によって算出されるカラーバースト信号と第
１のサンプリングパルスとの位相差の正弦値と余弦値と
は、除算に際して除数に正弦値と余弦値との大きい方が
選択されるため、除算手段の除算による商が常に小数に
なり、従来の正確さと同じ正確さを求める場合に、メモ
リのアドレス位置を指定するアドレス指定データのビッ
ト長が大幅に削減できる効果がある。
【００４０】また、本発明の請求項２に記載の位相差検
出回路によれば、除数として余弦値が選択されたときに
は商は位相差の正接値であり、これに基づいてメモリか
ら読み出した余弦値は位相差の余弦値であり、乗算手段
の出力は位相差の正弦値であり、また、除数として正弦
値が選択されたときには商は位相差の余接値であり、こ
れに基づいてメモリから読み出した余弦値は位相差の正
弦値であり、乗算手段の出力は位相差の余弦値である
が、比較手段の比較出力に基づいて除数に余弦値が選択
されたときは第１の出力端にメモリから読み出した余弦
値が導出されると共に乗算手段の出力が第２の出力端に
導出され、比較手段の比較出力に基づいて除数に正弦値
が選択されたときは第２の出力端にメモリから読み出し
た正弦値が導出される共に乗算手段の出力を第１の出力
端に導出される結果、第１の出力端からは常に位相差の
余弦値が、第２の出力端には常に位相差の正弦値が出力
されるという効果がある。
出回路によれば、除数として余弦値が選択されたときに
は商は位相差の正接値であり、これに基づいてメモリか
ら読み出した余弦値は位相差の余弦値であり、乗算手段
の出力は位相差の正弦値であり、また、除数として正弦
値が選択されたときには商は位相差の余接値であり、こ
れに基づいてメモリから読み出した余弦値は位相差の正
弦値であり、乗算手段の出力は位相差の余弦値である
が、比較手段の比較出力に基づいて除数に余弦値が選択
されたときは第１の出力端にメモリから読み出した余弦
値が導出されると共に乗算手段の出力が第２の出力端に
導出され、比較手段の比較出力に基づいて除数に正弦値
が選択されたときは第２の出力端にメモリから読み出し
た正弦値が導出される共に乗算手段の出力を第１の出力
端に導出される結果、第１の出力端からは常に位相差の
余弦値が、第２の出力端には常に位相差の正弦値が出力
されるという効果がある。
【００４１】本発明の請求項４、５、８、９に記載の位
相差検出回路のように、除算に際して除数に正弦値と余
弦値との小さい方が選択されるときは、除算手段の除算
による商が常に１以上となり、従来の正確さと同じ正確
さを求める場合に、メモリのアドレス位置を指定するア
ドレス指定データのビット長が大幅に削減できる効果が
ある。
相差検出回路のように、除算に際して除数に正弦値と余
弦値との小さい方が選択されるときは、除算手段の除算
による商が常に１以上となり、従来の正確さと同じ正確
さを求める場合に、メモリのアドレス位置を指定するア
ドレス指定データのビット長が大幅に削減できる効果が
ある。
【図１】本発明にかかる位相差検出回路の一実施例の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明にかかる位相差検出回路の一実施例にお
けるカラーバースト信号のサンプリングのタイミングの
説明に供するタイミング図である。
けるカラーバースト信号のサンプリングのタイミングの
説明に供するタイミング図である。
【図３】本発明にかかる位相差検出回路の一実施例の作
用の説明に供する三角関数の真数を示す図である。
用の説明に供する三角関数の真数を示す図である。
【図４】本発明にかかる位相差検出回路の一実施例にお
けるメモリの記憶内容の説明の供する模式図である。
けるメモリの記憶内容の説明の供する模式図である。
【図５】従来の位相差検出回路の構成を示すブロック図
である。
である。
１ カラーバースト信号抜取り回路 ２ 水晶発振器 ３ 分周器 ４、５および６ 移相器 ７、８、９および１０ サンプルホールド回路 １３および１６ 累積加算器 １７ 除算器 １８ メモリ １９ 乗算器 ２０ 比較器 ２１および２２ 出力切替回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 9/44 - 9/78 H03D 3/00
Claims (9)
- 【請求項１】複合映像信号中の水平同期信号に同期した
クロックパルスによってサンプリングされてＡ／Ｄ変換
されたデジタル化複合映像信号中からカラーバースト信
号部分を抜き取るカラーバースト信号抜取り手段と、色
副搬送波周波数と同一の周波数でかつジッタを含まない
互いに位相が順次９０度ずれた第１ないし第４のサンプ
リングパルスを発生するサンプリングパルス発生手段
と、第１ないし第４のサンプリングパルスによってカラ
ーバースト信号部分をサンプルホールドする第１ないし
第４のサンプルホールド回路と、第１ないし第４のサン
プルホールド回路の出力に基づいてカラーバースト信号
と第１のサンプリングパルスとの位相差の正弦値と余弦
値とを演算する位相差信号算出手段と、余弦値と正弦値
との大小を比較する比較手段と、比較手段の比較出力に
基づいて余弦値と正弦値との大きい方が除数として供給
されて余弦値と正弦値とを除算する除算手段と、位相角
の正接値に対応する余弦値が格納されて除算手段の除算
による商によってアドレス位置が指定されるメモリとを
備えたことを特徴とする位相差検出回路。 - 【請求項２】請求項１記載の位相差検出回路において、
除算手段の除算による商とメモリから読み出した余弦値
とを乗算する乗算手段と、比較手段の比較出力に基づい
て除数に余弦値が選択されたときは第１の出力端にメモ
リから読み出した余弦値を導出すると共に乗算手段の出
力を第２の出力端に導出し、比較手段の比較出力に基づ
いて除数に正弦値が選択されたときは第２の出力端にメ
モリから読み出した余弦値を導出すると共に乗算手段の
出力を第１の出力端に導出する出力切替手段を備えたこ
とを特徴とする位相差検出回路。 - 【請求項３】複合映像信号中の水平同期信号に同期した
クロックパルスによってサンプリングされてＡ／Ｄ変換
されたデジタル化複合映像信号中からカラーバースト信
号部分を抜き取るカラーバースト信号抜取り手段と、色
副搬送波周波数と同一の周波数でかつジッタを含まない
互いに位相が順次９０度ずれた第１ないし第４のサンプ
リングパルスを発生するサンプリングパルス発生手段
と、第１ないし第４のサンプリングパルスによってカラ
ーバースト信号部分をサンプルホールドする第１ないし
第４のサンプルホールド回路と、第１ないし第４のサン
プルホールド回路の出力に基づいてカラーバースト信号
と第１のサンプリングパルスとの位相差の正弦値と余弦
値とを演算する位相差信号算出手段と、余弦値と正弦値
との大小を比較する比較手段と、比較手段の比較出力に
基づいて余弦値と正弦値との大きい方が除数として供給
されて余弦値と正弦値とを除算する除算手段と、位相角
の余接値に対応する正弦値が格納されて除算手段の除算
による商によってアドレス位置が指定されるメモリとを
備えたことを特徴とする位相差検出回路。 - 【請求項４】複合映像信号中の水平同期信号に同期した
クロックパルスによってサンプリングされてＡ／Ｄ変換
されたデジタル化複合映像信号中からカラーバースト信
号部分を抜き取るカラーバースト信号抜取り手段と、色
副搬送波周波数と同一の周波数でかつジッタを含まない
互いに位相が順次９０度ずれた第１ないし第４のサンプ
リングパルスを発生するサンプリングパルス発生手段
と、第１ないし第４のサンプリングパルスによってカラ
ーバースト信号部分をサンプルホールドする第１ないし
第４のサンプルホールド回路と、第１ないし第４のサン
プルホールド回路の出力に基づいてカラーバースト信号
と第１のサンプリングパルスとの位相差の正弦値と余弦
値とを演算する位相差信号算出手段と、余弦値と正弦値
との大小を比較する比較手段と、比較手段の比較出力に
基づいて余弦値と正弦値との小さい方が除数として供給
されて余弦値と正弦値とを除算する除算手段と、位相角
の正接値に対応する余弦値が格納されて除算手段の除算
による商によってアドレス位置が指定されるメモリとを
備えたことを特徴とする位相差検出回路。 - 【請求項５】複合映像信号中の水平同期信号に同期した
クロックパルスによってサンプリングされてＡ／Ｄ変換
されたデジタル化複合映像信号中からカラーバースト信
号部分を抜き取るカラーバースト信号抜取り手段と、色
副搬送波周波数と同一の周波数でかつジッタを含まない
互いに位相が順次９０度ずれた第１ないし第４のサンプ
リングパルスを発生するサンプリングパルス発生手段
と、第１ないし第４のサンプリングパルスによってカラ
ーバースト信号部分をサンプルホールドする第１ないし
第４のサンプルホールド回路と、第１ないし第４のサン
プルホールド回路の出力に基づいてカラーバースト信号
と第１のサンプリングパルスとの位相差の正弦値と余弦
値とを演算する位相差信号算出手段と、余弦値と正弦値
との大小を比較する比較手段と、比較手段の比較出力に
基づいて余弦値と正弦値との小さい方が除数として供給
されて余弦値と正弦値とを除算する除算手段と、位相角
の余接値に対応する正弦値が格納されて除算手段の除算
による商によってアドレス位置が指定されるメモリとを
備えたことを特徴とする位相差検出回路。 - 【請求項６】複合映像信号中の水平同期信号に同期した
クロックパルスによってサンプリングされてＡ／Ｄ変換
されたデジタル化複合映像信号中からカラーバースト信
号部分を抜き取るカラーバースト信号抜取り手段と、色
副搬送波周波数と同一の周波数でかつジッタを含まない
互いに位相が順次９０度ずれた第１ないし第４のサンプ
リングパルスを発生するサンプリングパルス発生手段
と、第１ないし第４のサンプリングパルスによってカラ
ーバースト信号部分をサンプルホールドする第１ないし
第４のサンプルホールド回路と、第１ないし第４のサン
プルホールド回路の出力に基づいてカラーバースト信号
と第１のサンプリングパルスとの位相差の正弦値と余弦
値とを演算する位相差信号算出手段と、余弦値と正弦値
との大小を比較する比較手段と、比較手段の比較出力に
基づいて余弦値と正弦値との大きい方が除数として供給
されて余弦値と正弦値とを除算する除算手段と、位相角
の正接値に対応する正弦値が格納されて除算手段の除算
による商によってアドレス位置が指定されるメモリとを
備えたことを特徴とする位相差検出回路。 - 【請求項７】複合映像信号中の水平同期信号に同期した
クロックパルスによってサンプリングされてＡ／Ｄ変換
されたデジタル化複合映像信号中からカラーバースト信
号部分を抜き取るカラーバースト信号抜取り手段と、色
副搬送波周波数と同一の周波数でかつジッタを含まない
互いに位相が順次９０度ずれた第１ないし第４のサンプ
リングパルスを発生するサンプリングパルス発生手段
と、第１ないし第４のサンプリングパルスによってカラ
ーバースト信号部分をサンプルホールドする第１ないし
第４のサンプルホールド回路と、第１ないし第４のサン
プルホールド回路の出力に基づいてカラーバースト信号
と第１のサンプリングパルスとの位相差の正弦値と余弦
値とを演算する位相差信号算出手段と、余弦値と正弦値
との大小を比較する比較手段と、比較手段の比較出力に
基づいて余弦値と正弦値との大きい方が除数として供給
されて余弦値と正弦値とを除算する除算手段と、位相角
の余接値に対応する余弦値が格納されて除算手段の除算
による商によってアドレス位置が指定されるメモリとを
備えたことを特徴とする位相差検出回路。 - 【請求項８】複合映像信号中の水平同期信号に同期した
クロックパルスによってサンプリングされてＡ／Ｄ変換
されたデジタル化複合映像信号中からカラーバースト信
号部分を抜き取るカラーバースト信号抜取り手段と、色
副搬送波周波数と同一の周波数でかつジッタを含まない
互いに位相が順次９０度ずれた第１ないし第４のサンプ
リングパルスを発生するサンプリングパルス発生手段
と、第１ないし第４のサンプリングパルスによってカラ
ーバースト信号部分をサンプルホールドする第１ないし
第４のサンプルホールド回路と、第１ないし第４のサン
プルホールド回路の出力に基づいてカラーバースト信号
と第１のサンプリングパルスとの位相差の正弦値と余弦
値とを演算する位相差信号算出手段と、余弦値と正弦値
との大小を比較する比較手段と、比較手段の比較出力に
基づいて余弦値と正弦値との小さい方が除数として供給
されて余弦値と正弦値とを除算する除算手段と、位相角
の正接値に対応する正弦値が格納されて除算手段の除算
による商によってアドレス位置が指定されるメモリとを
備えたことを特徴とする位相差検出回路。 - 【請求項９】複合映像信号中の水平同期信号に同期した
クロックパルスによってサンプリングされてＡ／Ｄ変換
されたデジタル化複合映像信号中からカラーバースト信
号部分を抜き取るカラーバースト信号抜取り手段と、色
副搬送波周波数と同一の周波数でかつジッタを含まない
互いに位相が順次９０度ずれた第１ないし第４のサンプ
リングパルスを発生するサンプリングパルス発生手段
と、第１ないし第４のサンプリングパルスによってカラ
ーバースト信号部分をサンプルホールドする第１ないし
第４のサンプルホールド回路と、第１ないし第４のサン
プルホールド回路の出力に基づいてカラーバースト信号
と第１のサンプリングパルスとの位相差の正弦値と余弦
値とを演算する位相差信号算出手段と、余弦値と正弦値
との大小を比較する比較手段と、比較手段の比較出力に
基づいて余弦値と正弦値との小さい方が除数として供給
されて余弦値と正弦値とを除算する除算手段と、位相角
の余接値に対応する余弦値が格納されて除算手段の除算
による商によってアドレス位置が指定されるメモリとを
備えたことを特徴とする位相差検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06079268A JP3118366B2 (ja) | 1994-03-28 | 1994-03-28 | 位相差検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06079268A JP3118366B2 (ja) | 1994-03-28 | 1994-03-28 | 位相差検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07274188A JPH07274188A (ja) | 1995-10-20 |
| JP3118366B2 true JP3118366B2 (ja) | 2000-12-18 |
Family
ID=13685122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06079268A Expired - Fee Related JP3118366B2 (ja) | 1994-03-28 | 1994-03-28 | 位相差検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3118366B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0540669U (ja) * | 1991-10-31 | 1993-06-01 | 株式会社クボタ | ボール弁 |
-
1994
- 1994-03-28 JP JP06079268A patent/JP3118366B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0540669U (ja) * | 1991-10-31 | 1993-06-01 | 株式会社クボタ | ボール弁 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07274188A (ja) | 1995-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2241620A (en) | Delay devices | |
| JPH10210094A (ja) | ディジタル信号処理システムにおけるサイン／コサイン関数発生方法及び装置 | |
| JP3118366B2 (ja) | 位相差検出回路 | |
| US5253042A (en) | Burst phase detection circuit | |
| WO1990011662A1 (fr) | Generateur de signaux d'horloge | |
| KR950011664B1 (ko) | 영상 재생 시스템의 재생 에러 보정회로 | |
| EP0393812B1 (en) | Hue control for colour video systems | |
| JP4086354B2 (ja) | マルチフォーマットビデオエンコーダ | |
| JP2525622B2 (ja) | テレビジョン信号発生器 | |
| US4756008A (en) | Digitized quadrature phase shift keying modulator | |
| JPH1125071A (ja) | 複素数乗算器 | |
| US5517156A (en) | Digital phase shifter | |
| JPH07264063A (ja) | 周波数シンセサイザ | |
| JP2934259B2 (ja) | 全ディジタル形搬送波再生回路 | |
| JP3552183B2 (ja) | 搬送波再生方法および装置 | |
| US6356145B1 (en) | Demodulator circuit which demodulates a signal without any restriction from a clock signal | |
| JP3292553B2 (ja) | デジタル移相器 | |
| JP3088239B2 (ja) | 時間軸補正装置 | |
| JP3202076B2 (ja) | 同期パルス発生回路 | |
| US5039987A (en) | Circuit for converting a phase signal to an amplitude signal | |
| JP3054912B2 (ja) | タイムベース補正装置 | |
| JP2660442B2 (ja) | ディジタル式基準クロック発生回路 | |
| JP2633938B2 (ja) | ディジタル三角関数発生装置 | |
| JPS609374B2 (ja) | 位相同期発振器 | |
| JP3865926B2 (ja) | 直交検波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071006 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 12 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 12 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |