JP3202076B2 - 同期パルス発生回路 - Google Patents
同期パルス発生回路Info
- Publication number
- JP3202076B2 JP3202076B2 JP29175192A JP29175192A JP3202076B2 JP 3202076 B2 JP3202076 B2 JP 3202076B2 JP 29175192 A JP29175192 A JP 29175192A JP 29175192 A JP29175192 A JP 29175192A JP 3202076 B2 JP3202076 B2 JP 3202076B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- external trigger
- circuit
- trigger pulse
- crystal oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はレーダ信号処理装置、ビ
デオ信号処理装置などに利用できる同期パルス発生回路
に関し、さらに言えばランダムに発生する外部トリガパ
ルスに同期したパルスを発生する同期パルス発生回路に
関する。
デオ信号処理装置などに利用できる同期パルス発生回路
に関し、さらに言えばランダムに発生する外部トリガパ
ルスに同期したパルスを発生する同期パルス発生回路に
関する。
【０００２】
【従来の技術】レーダ信号処理装置、ビデオ信号処理装
置などにおいて、信号処理を行なう場合に、トリガパル
スまたは同期パルスに同期した安定なパルスが必要とな
る。かかる同期パルス発生のために、高精度および高安
定度のパルスが要求される場合、従来は例えば図３に示
すように目的とするパルスのｎ倍の周波数の発振出力を
水晶発振器１２によって発振させ、外部トリガパルスに
よってリセットされるカウンタ１３に水晶発振器１２の
発振出力をクロックとして供給してｎ分周し、同期パル
スとすることが行なわれている。
置などにおいて、信号処理を行なう場合に、トリガパル
スまたは同期パルスに同期した安定なパルスが必要とな
る。かかる同期パルス発生のために、高精度および高安
定度のパルスが要求される場合、従来は例えば図３に示
すように目的とするパルスのｎ倍の周波数の発振出力を
水晶発振器１２によって発振させ、外部トリガパルスに
よってリセットされるカウンタ１３に水晶発振器１２の
発振出力をクロックとして供給してｎ分周し、同期パル
スとすることが行なわれている。
【０００３】また、図４に示すように、外部トリガパル
スをＰＬＬ回路１４に入力し、ＰＬＬ回路１４中の電圧
制御発振器の出力を分周比ｍの分周回路１５に送出して
分周し、分周出力をＰＬＬ回路１４中の位相比較器に送
出する周波数シンセサイザによって外部トリガパルスに
同期した同期パルスを得たりしている。
スをＰＬＬ回路１４に入力し、ＰＬＬ回路１４中の電圧
制御発振器の出力を分周比ｍの分周回路１５に送出して
分周し、分周出力をＰＬＬ回路１４中の位相比較器に送
出する周波数シンセサイザによって外部トリガパルスに
同期した同期パルスを得たりしている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来例の前者によるときは入力された外部トリガパル
スに完全に同期した同期パルスを得ることができず、水
晶発振器の発振出力に基づくジッタが発生する問題点が
あった。また、上記従来例の後者によるときは分周比ｍ
を大きくするにしたがい正確な逓倍動作が困難になると
同時に、トリガ入力に対する位相のずれが増大するた
め、外部トリガパルスの周期と同期パルスの周期の比ｍ
が大きい場合に不向きであるという問題点があった。
た従来例の前者によるときは入力された外部トリガパル
スに完全に同期した同期パルスを得ることができず、水
晶発振器の発振出力に基づくジッタが発生する問題点が
あった。また、上記従来例の後者によるときは分周比ｍ
を大きくするにしたがい正確な逓倍動作が困難になると
同時に、トリガ入力に対する位相のずれが増大するた
め、外部トリガパルスの周期と同期パルスの周期の比ｍ
が大きい場合に不向きであるという問題点があった。
【０００５】本発明は、外部トリガパルスの周期が一定
周期またはランダム周期にかかわらず入力外部トリガパ
ルスに対してジッタが少ない安定した同期パルスを得る
ことができる同期パルス発生回路を提供することを目的
とする。
周期またはランダム周期にかかわらず入力外部トリガパ
ルスに対してジッタが少ない安定した同期パルスを得る
ことができる同期パルス発生回路を提供することを目的
とする。
【０００６】
【課題を解決するための手段】本発明の同期パルス発生
回路は、水晶発振器と、該水晶発振器の発振出力を９０
°移相する移相器と、前記水晶発振器の発振出力を外部
トリガパルスに同期してサンプルホールドする第１のサ
ンプルホールド回路と、前記移相器の出力を前記外部ト
リガパルスに同期してサンプルホールドする第２のサン
プルホールド回路と、前記水晶発振器の発振出力を前記
第１のサンプルホールド回路の出力レベルに基づいて２
値化する第１のコンパレータと、前記移相器の出力を前
記第２のサンプルホールド回路の出力レベルに基づいて
２値化する第２のコンパレータと、前記水晶発振器の発
振出力の１周期を４等分した位相の範囲のいずれの範囲
内において前記外部トリガパルスが入力されたかに基づ
く出力を送出する外部トリガパルス入力時期判別手段
と、前記第１および第２のコンパレータの出力の一方を
外部トリガパルス入力時期判別手段からの出力に基づい
て選択して同期パルスとして出力するセレクタ回路とを
備えたことを特徴とする。
回路は、水晶発振器と、該水晶発振器の発振出力を９０
°移相する移相器と、前記水晶発振器の発振出力を外部
トリガパルスに同期してサンプルホールドする第１のサ
ンプルホールド回路と、前記移相器の出力を前記外部ト
リガパルスに同期してサンプルホールドする第２のサン
プルホールド回路と、前記水晶発振器の発振出力を前記
第１のサンプルホールド回路の出力レベルに基づいて２
値化する第１のコンパレータと、前記移相器の出力を前
記第２のサンプルホールド回路の出力レベルに基づいて
２値化する第２のコンパレータと、前記水晶発振器の発
振出力の１周期を４等分した位相の範囲のいずれの範囲
内において前記外部トリガパルスが入力されたかに基づ
く出力を送出する外部トリガパルス入力時期判別手段
と、前記第１および第２のコンパレータの出力の一方を
外部トリガパルス入力時期判別手段からの出力に基づい
て選択して同期パルスとして出力するセレクタ回路とを
備えたことを特徴とする。
【０００７】また、外部トリガパルス入力時期判別手段
は、水晶発振器の発振出力を入力とする第１のゼロクロ
ス検出回路と、移相器の出力を入力とする第２のゼロク
ロス検出回路と、第１および第２のゼロクロス検出回路
の出力をそれぞれ各別に４５°移相する第１および第２
の４５°移相器と、第１および第２の４５°移相器から
の出力を外部トリガパルスに同期してラッチして外部ト
リガパルス入力時期判別手段の出力とするラッチ回路と
を備えたことを特徴とする。
は、水晶発振器の発振出力を入力とする第１のゼロクロ
ス検出回路と、移相器の出力を入力とする第２のゼロク
ロス検出回路と、第１および第２のゼロクロス検出回路
の出力をそれぞれ各別に４５°移相する第１および第２
の４５°移相器と、第１および第２の４５°移相器から
の出力を外部トリガパルスに同期してラッチして外部ト
リガパルス入力時期判別手段の出力とするラッチ回路と
を備えたことを特徴とする。
【０００８】
【作用】水晶発振器の発振出力が第１のサンプルホール
ド回路の出力レベルに基づいて２値化された出力が第１
のコンパレータから出力される。水晶発振器の発振出力
を９０°移相した移相器からの出力が第２のサンプルホ
ールド回路の出力レベルに基づいて２値化された出力が
第２のコンパレータから出力される。一方、外部トリガ
パルスの入力時期が水晶発振器の発振出力の１周期を４
等分した範囲のいずれの範囲内であるかが判別されて、
判別された範囲に対応した出力が外部トリガパルス入力
時期判別手段からセレクタ回路に送出され、外部トリガ
パルス入力時期判別手段による判別結果に基づいてセレ
クタ回路において第１のコンパレータの出力、または第
２のコンパレータの出力が選択され、出力される。
ド回路の出力レベルに基づいて２値化された出力が第１
のコンパレータから出力される。水晶発振器の発振出力
を９０°移相した移相器からの出力が第２のサンプルホ
ールド回路の出力レベルに基づいて２値化された出力が
第２のコンパレータから出力される。一方、外部トリガ
パルスの入力時期が水晶発振器の発振出力の１周期を４
等分した範囲のいずれの範囲内であるかが判別されて、
判別された範囲に対応した出力が外部トリガパルス入力
時期判別手段からセレクタ回路に送出され、外部トリガ
パルス入力時期判別手段による判別結果に基づいてセレ
クタ回路において第１のコンパレータの出力、または第
２のコンパレータの出力が選択され、出力される。
【０００９】そこで、水晶発振器の発振出力をサンプル
ホールドした出力に基づいて水晶発振器の発振出力が２
値化され、移相器の出力をサンプルホールドした出力に
基づいて移相器の出力が２値化され、この両２値化出力
の一方が外部トリガパルスの発生時期に基づいて選択さ
れてセレクタ回路から出力される。したがって、水晶発
振器の発振出力にジッタが存在していも、セレクタ回路
からの出力にはジッタが生ずることはなく、ジッタのな
い安定した同期パルスを得ることができる。
ホールドした出力に基づいて水晶発振器の発振出力が２
値化され、移相器の出力をサンプルホールドした出力に
基づいて移相器の出力が２値化され、この両２値化出力
の一方が外部トリガパルスの発生時期に基づいて選択さ
れてセレクタ回路から出力される。したがって、水晶発
振器の発振出力にジッタが存在していも、セレクタ回路
からの出力にはジッタが生ずることはなく、ジッタのな
い安定した同期パルスを得ることができる。
【００１０】請求項２の同期パルス発生回路によれば、
水晶発振器の発振出力のゼロクロス検出出力が４５°移
相され、移相器の出力のゼロクロス検出出力が４５°移
相されて、４５°移相された両出力が外部トリガパルス
に同期してラッチされ、ラッチ出力がセレクタ回路の選
択信号とされて、２値化された水晶発振器の発振出力、
移相器の出力の一方が選択される。しかるにサンプリン
グおよびラッチは外部トリガパルスに同期して行なわれ
ており、ラッチ出力によって水晶発振器の発振出力の勾
配の大きい部分、または移相器の出力の勾配の大きい部
分において、それぞれサンプリングされ２値化された水
晶発振器の発振出力、または移相器の出力が、選択信号
に基づいて選択される。この結果、ジッタが生ずること
はなく、外部同期パルスに同期したジッタのない安定し
た同期パルスが得られる。
水晶発振器の発振出力のゼロクロス検出出力が４５°移
相され、移相器の出力のゼロクロス検出出力が４５°移
相されて、４５°移相された両出力が外部トリガパルス
に同期してラッチされ、ラッチ出力がセレクタ回路の選
択信号とされて、２値化された水晶発振器の発振出力、
移相器の出力の一方が選択される。しかるにサンプリン
グおよびラッチは外部トリガパルスに同期して行なわれ
ており、ラッチ出力によって水晶発振器の発振出力の勾
配の大きい部分、または移相器の出力の勾配の大きい部
分において、それぞれサンプリングされ２値化された水
晶発振器の発振出力、または移相器の出力が、選択信号
に基づいて選択される。この結果、ジッタが生ずること
はなく、外部同期パルスに同期したジッタのない安定し
た同期パルスが得られる。
【００１１】
【実施例】以下、本発明を実施例によって説明する。
【００１２】図１は本発明の第１実施例の構成を示すブ
ロック図である。
ロック図である。
【００１３】本発明の一実施例の同期パルス発生回路
は、水晶発振器１の発振出力をコンパレータ５の一方の
入力として供給すると共に、サンプルホールド回路３お
よび９０°移相器２に供給し、水晶発振器１の発振出力
を９０°移相器２によって９０°移相する。９０°移相
器２からの出力はコンパレータ６の一方の入力として供
給すると共に、サンプルホールド回路４に供給する。サ
ンプルホールド回路３の出力はコンパレータ５に他方の
入力として供給し、サンプルホールド回路４の出力はコ
ンパレータ６に他方の入力として供給する。
は、水晶発振器１の発振出力をコンパレータ５の一方の
入力として供給すると共に、サンプルホールド回路３お
よび９０°移相器２に供給し、水晶発振器１の発振出力
を９０°移相器２によって９０°移相する。９０°移相
器２からの出力はコンパレータ６の一方の入力として供
給すると共に、サンプルホールド回路４に供給する。サ
ンプルホールド回路３の出力はコンパレータ５に他方の
入力として供給し、サンプルホールド回路４の出力はコ
ンパレータ６に他方の入力として供給する。
【００１４】一方、外部トリガパルス、水晶発振器１の
発振出力および９０°移相器２の出力は後記する外部ト
リガパルス入力時期判別回路８に供給し、水晶発振器１
の発振出力信号の位相θが４５°≦θ＜１３５°（領域
イ）、１３５°≦θ＜２２５°（領域ロ）、２２５°≦
θ＜−４５°（領域ハ）、−４５°≦θ＜＋４５°（領
域ニ）のどの領域において外部トリガパルスが入力され
たかを検出する。外部トリガパルスは外部トリガパルス
の前縁によってトリガされる単安定マルチバイブレータ
からなるタイミングパルス発生回路９に供給し、タイミ
ングパルス発生回路９の出力はサンプリングパルスとし
てサンプルホールド回路３および４に供給する。
発振出力および９０°移相器２の出力は後記する外部ト
リガパルス入力時期判別回路８に供給し、水晶発振器１
の発振出力信号の位相θが４５°≦θ＜１３５°（領域
イ）、１３５°≦θ＜２２５°（領域ロ）、２２５°≦
θ＜−４５°（領域ハ）、−４５°≦θ＜＋４５°（領
域ニ）のどの領域において外部トリガパルスが入力され
たかを検出する。外部トリガパルスは外部トリガパルス
の前縁によってトリガされる単安定マルチバイブレータ
からなるタイミングパルス発生回路９に供給し、タイミ
ングパルス発生回路９の出力はサンプリングパルスとし
てサンプルホールド回路３および４に供給する。
【００１５】外部トリガパルス入力時期判別回路８は、
水晶発振器１の発振出力を入力とするゼロクロス検出回
路８１、ゼロクロス検出回路８１の出力を４５°移相す
る移相器８３、９０°移相器２の出力を入力とするゼロ
クロス検出回路８２、ゼロクロス検出回路８２の出力を
４５°移相する移相器８４、移相器８３の出力および移
相器８４の出力を外部トリガパルスによってラッチして
外部トリガパルスの入力された時期に対応する領域（イ
〜ニ）を判別するための２ビットの出力を発生するラッ
チ回路８５とから構成してある。
水晶発振器１の発振出力を入力とするゼロクロス検出回
路８１、ゼロクロス検出回路８１の出力を４５°移相す
る移相器８３、９０°移相器２の出力を入力とするゼロ
クロス検出回路８２、ゼロクロス検出回路８２の出力を
４５°移相する移相器８４、移相器８３の出力および移
相器８４の出力を外部トリガパルスによってラッチして
外部トリガパルスの入力された時期に対応する領域（イ
〜ニ）を判別するための２ビットの出力を発生するラッ
チ回路８５とから構成してある。
【００１６】コンパレータ５の出力、インバータ１０を
介したコンパレータ５の出力、コンパレータ６の出力お
よびインバータ１１を介したコンパレータ６の出力はセ
レクタ回路７に供給し、セレクタ回路７に選択信号とし
て供給される外部トリガパルス入力時期判別回路８の出
力に基づいてセレクタ回路７の入力中の１つを選択して
出力する。
介したコンパレータ５の出力、コンパレータ６の出力お
よびインバータ１１を介したコンパレータ６の出力はセ
レクタ回路７に供給し、セレクタ回路７に選択信号とし
て供給される外部トリガパルス入力時期判別回路８の出
力に基づいてセレクタ回路７の入力中の１つを選択して
出力する。
【００１７】ここで、外部トリガパルス入力時期判別回
路８により区分された領域、外部トリガパルスが入力さ
れたときの水晶発振器１の発振出力の位相（外部トリガ
パルスの発生時期）と、選択信号とセレクタ回路７にお
いて選択される信号との関係は
路８により区分された領域、外部トリガパルスが入力さ
れたときの水晶発振器１の発振出力の位相（外部トリガ
パルスの発生時期）と、選択信号とセレクタ回路７にお
いて選択される信号との関係は
【００１８】
【表１】
【００１９】に示す如くに設定してある。
【００２０】上記のように構成された本実施例におい
て、水晶発振器１の発振出力信号波形は図２（ｂ）の波
形ａに示す如く正弦波形であり、この正弦波形ａは９０
°移相器２によって９０°移相されて９０°移相器２か
らの出力信号波形は図２（ｆ）の波形ｂに示す如く余弦
波形である。
て、水晶発振器１の発振出力信号波形は図２（ｂ）の波
形ａに示す如く正弦波形であり、この正弦波形ａは９０
°移相器２によって９０°移相されて９０°移相器２か
らの出力信号波形は図２（ｆ）の波形ｂに示す如く余弦
波形である。
【００２１】水晶発振器１からの発振出力を受けたゼロ
クロス検出回路８１の出力波形は図２（ｃ）の波形ｃに
示す如くであり、ゼロクロス検出回路８１の出力を受け
た移相器８３からの出力波形は図２（ｄ）の波形ｄに示
す如くである。９０°移相器２からの出力を受けたゼロ
クロス検出回路８２の出力波形は図２（ｇ）の波形ｅに
示す如くであり、ゼロクロス検出回路８２の出力を受け
た移相器８４からの出力波形は図２（ｈ）の波形ｆに示
す如くである。移相器８３および８４の出力間には９０
°の位相差を有している。
クロス検出回路８１の出力波形は図２（ｃ）の波形ｃに
示す如くであり、ゼロクロス検出回路８１の出力を受け
た移相器８３からの出力波形は図２（ｄ）の波形ｄに示
す如くである。９０°移相器２からの出力を受けたゼロ
クロス検出回路８２の出力波形は図２（ｇ）の波形ｅに
示す如くであり、ゼロクロス検出回路８２の出力を受け
た移相器８４からの出力波形は図２（ｈ）の波形ｆに示
す如くである。移相器８３および８４の出力間には９０
°の位相差を有している。
【００２２】ここで、外部トリガパルスが入力される
と、外部トリガパルスを受けたタイミングパルス発生回
路９からは外部トリガパルスの前縁に同期した一定幅の
図２（ａ）の波形ｇに示すパルスが出力される。いま、
外部トリガパルスが図２（ａ）に示すタイミングにおい
て発生したものとする。水晶発振器１の発振出力および
９０°移相器２からの出力は波形ｇのパルスを受けたサ
ンプルホールド回路３および４によって、ぞれぞれ各別
にサンプリングされる。
と、外部トリガパルスを受けたタイミングパルス発生回
路９からは外部トリガパルスの前縁に同期した一定幅の
図２（ａ）の波形ｇに示すパルスが出力される。いま、
外部トリガパルスが図２（ａ）に示すタイミングにおい
て発生したものとする。水晶発振器１の発振出力および
９０°移相器２からの出力は波形ｇのパルスを受けたサ
ンプルホールド回路３および４によって、ぞれぞれ各別
にサンプリングされる。
【００２３】サンプルホールド回路３においてサンプリ
ングパルスの発生時における水晶発振器１の発振出力の
レベルが保持される。したがって水晶発振器１の発振出
力レベルがサンプルホールド回路３の出力のレベル以下
のときはコンパレータ５から高電位出力が送出されて、
水晶発振器１の発振出力がコンパレータ５により２値化
される。コンパレータ５からの出力は図２（ｅ）の波形
ｈに示す如くである。インバータ１０からは波形ｈを反
転した波形の出力が送出される。
ングパルスの発生時における水晶発振器１の発振出力の
レベルが保持される。したがって水晶発振器１の発振出
力レベルがサンプルホールド回路３の出力のレベル以下
のときはコンパレータ５から高電位出力が送出されて、
水晶発振器１の発振出力がコンパレータ５により２値化
される。コンパレータ５からの出力は図２（ｅ）の波形
ｈに示す如くである。インバータ１０からは波形ｈを反
転した波形の出力が送出される。
【００２４】同様に、サンプルホールド回路４において
サンプリングパルスの発生時における９０°移相器２か
らの出力のレベルが保持される。したがって９０°移相
器からの出力レベルがサンプルホールド回路４の出力の
レベル以下のときはコンパレータ６から高電位出力が送
出されて、９０°移相器２からの出力がコンパレータ６
によって２値化される。コンパレータ６からの出力は図
２（ｉ）の波形ｉに示す如くである。インバータ１１か
らは波形ｉを反転した波形の出力が送出される。
サンプリングパルスの発生時における９０°移相器２か
らの出力のレベルが保持される。したがって９０°移相
器からの出力レベルがサンプルホールド回路４の出力の
レベル以下のときはコンパレータ６から高電位出力が送
出されて、９０°移相器２からの出力がコンパレータ６
によって２値化される。コンパレータ６からの出力は図
２（ｉ）の波形ｉに示す如くである。インバータ１１か
らは波形ｉを反転した波形の出力が送出される。
【００２５】しかるに状態（ａ）の場合、図２（ａ）に
示すタイミングで外部トリガパルスが発生したときは、
外部トリガパルスの入力時期は図２（ｊ）のリサジュー
図形に示す如く領域イ内であり、移相器８３、８４の出
力をラッチしたラッチ回路８５、すなわち外部トリガパ
ルス入力時期判別回路８からは論理“１１”の出力が送
出され、セレクタ回路７によってインバータ１１の出力
が選択されて送出される。したがって外部トリガパルス
に同期した同期パルスが出力される。
示すタイミングで外部トリガパルスが発生したときは、
外部トリガパルスの入力時期は図２（ｊ）のリサジュー
図形に示す如く領域イ内であり、移相器８３、８４の出
力をラッチしたラッチ回路８５、すなわち外部トリガパ
ルス入力時期判別回路８からは論理“１１”の出力が送
出され、セレクタ回路７によってインバータ１１の出力
が選択されて送出される。したがって外部トリガパルス
に同期した同期パルスが出力される。
【００２６】状態（ｂ）の場合、外部トリガパルスが水
晶発振器１からの発振出力の位相の領域ロ内、すなわち
外部トリガパルスの入力時期が図２（ｊ）のリサジュー
図形に示す領域ロ内にて発生したときは、外部トリガパ
ルス入力時期判別回路８からは論理“１０”の出力が送
出され、セレクタ回路７によってインバータ１０の出力
が選択されて送出される。したがって外部トリガパルス
に同期した同期パルスが出力される。
晶発振器１からの発振出力の位相の領域ロ内、すなわち
外部トリガパルスの入力時期が図２（ｊ）のリサジュー
図形に示す領域ロ内にて発生したときは、外部トリガパ
ルス入力時期判別回路８からは論理“１０”の出力が送
出され、セレクタ回路７によってインバータ１０の出力
が選択されて送出される。したがって外部トリガパルス
に同期した同期パルスが出力される。
【００２７】状態（ｃ）の場合、外部トリガパルスが水
晶発振器１からの発振出力の位相の領域ハ内、すなわち
外部トリガパルスの入力時期が図２（ｊ）のリサジュー
図形に示す領域ハ内にて発生したときは、外部トリガパ
ルス入力時期判別回路８からは論理“００”の出力が送
出され、セレクタ回路７によってコンパレータ６の出力
が選択されて送出される。したがって外部トリガパルス
に同期した同期パルスが出力される。
晶発振器１からの発振出力の位相の領域ハ内、すなわち
外部トリガパルスの入力時期が図２（ｊ）のリサジュー
図形に示す領域ハ内にて発生したときは、外部トリガパ
ルス入力時期判別回路８からは論理“００”の出力が送
出され、セレクタ回路７によってコンパレータ６の出力
が選択されて送出される。したがって外部トリガパルス
に同期した同期パルスが出力される。
【００２８】状態（ｄ）の場合、外部トリガパルスが水
晶発振器１からの発振出力の位相の領域ニ内、すなわち
外部トリガパルスの入力時期が図２（ｊ）のリサジュー
図形に示す領域ニ内にて発生したときは、外部トリガパ
ルス入力時期判別回路８からは論理“０１”の出力が送
出され、セレクタ回路７によってコンパレータ５の出力
が選択されて送出される。したがって外部トリガパルス
に同期した同期パルスが出力される。
晶発振器１からの発振出力の位相の領域ニ内、すなわち
外部トリガパルスの入力時期が図２（ｊ）のリサジュー
図形に示す領域ニ内にて発生したときは、外部トリガパ
ルス入力時期判別回路８からは論理“０１”の出力が送
出され、セレクタ回路７によってコンパレータ５の出力
が選択されて送出される。したがって外部トリガパルス
に同期した同期パルスが出力される。
【００２９】上記のように、状態（ａ）の場合には、セ
レクタ回路７によって選択される出力は９０°移相器２
の出力の位相θが４５°≦θ＜１３５°の領域における
インバータ１１の出力であって、余弦波の勾配が大きい
部分で立ち上がるパルスが出力されることになる。状態
（ｂ）の場合には、セレクタ回路７によって選択される
出力は水晶発振器１の発振出力の位相θが１３５°≦θ
＜２２５°の領域におけるインバータ１０の出力であっ
て、正弦波の勾配の大きい部分で立ち上がるパルスが出
力されることになる。
レクタ回路７によって選択される出力は９０°移相器２
の出力の位相θが４５°≦θ＜１３５°の領域における
インバータ１１の出力であって、余弦波の勾配が大きい
部分で立ち上がるパルスが出力されることになる。状態
（ｂ）の場合には、セレクタ回路７によって選択される
出力は水晶発振器１の発振出力の位相θが１３５°≦θ
＜２２５°の領域におけるインバータ１０の出力であっ
て、正弦波の勾配の大きい部分で立ち上がるパルスが出
力されることになる。
【００３０】状態（ｃ）の場合には、セレクタ回路７に
よって選択される出力は９０°移相器２の出力の位相θ
が２２５°≦θ＜−４５°の領域におけるコンパレータ
６の出力であって、余弦波の勾配が大きい部分で立ち上
がるパルスが出力されることになる。状態（ｄ）の場合
には、セレクタ回路７によって選択される出力は水晶発
振器１の発振出力の位相θが−４５°≦θ＜＋４５°の
領域におけるコンパレータ５の出力であって、正弦波の
勾配の大きい部分で立ち上がるパルスが出力されること
になる。
よって選択される出力は９０°移相器２の出力の位相θ
が２２５°≦θ＜−４５°の領域におけるコンパレータ
６の出力であって、余弦波の勾配が大きい部分で立ち上
がるパルスが出力されることになる。状態（ｄ）の場合
には、セレクタ回路７によって選択される出力は水晶発
振器１の発振出力の位相θが−４５°≦θ＜＋４５°の
領域におけるコンパレータ５の出力であって、正弦波の
勾配の大きい部分で立ち上がるパルスが出力されること
になる。
【００３１】上記から明らかな如く、セレクタ回路７か
ら送出される出力は、外部トリガパルスの発生時期に基
づいて正弦波および余弦波の勾配の大きい部分でサンプ
ルホールドされたレベルとの比較出力であるため、出力
同期パルスの立上りエッジは外部トリガパルスに同期
し、かつ水晶発振器１の発振出力と同じ周波数安定度を
有するパルスを得ることができる。
ら送出される出力は、外部トリガパルスの発生時期に基
づいて正弦波および余弦波の勾配の大きい部分でサンプ
ルホールドされたレベルとの比較出力であるため、出力
同期パルスの立上りエッジは外部トリガパルスに同期
し、かつ水晶発振器１の発振出力と同じ周波数安定度を
有するパルスを得ることができる。
【００３２】
【発明の効果】以上説明した如く本発明によれば、水晶
発振器の発振出力をサンプルホールドした出力に基づい
て２値化した水晶発振器の発振出力と、移相器の出力を
サンプルホールドした出力に基づいて２値化した移相器
の出力との一方を、外部トリガパルスの発生時期に基づ
いて選択して出力するようにしたため、水晶発振器の発
振出力にジッタが存在していも、セレクタ回路からの出
力にはジッタが生ずることはなく、ジッタのない安定し
た同期パルスを得ることができる効果がある。
発振器の発振出力をサンプルホールドした出力に基づい
て２値化した水晶発振器の発振出力と、移相器の出力を
サンプルホールドした出力に基づいて２値化した移相器
の出力との一方を、外部トリガパルスの発生時期に基づ
いて選択して出力するようにしたため、水晶発振器の発
振出力にジッタが存在していも、セレクタ回路からの出
力にはジッタが生ずることはなく、ジッタのない安定し
た同期パルスを得ることができる効果がある。
【００３３】請求項２の同期パルス発生回路によれば、
水晶発振器の発振出力のゼロクロス検出出力を４５°移
相し、移相器の出力のゼロクロス検出出力を４５°移相
し、４５°移送された両出力を外部トリガパルスに同期
してラッチし、ラッチ出力をセレクタ回路の選択信号と
し、２値化された水晶発振器の発振出力、移相器の出力
の一方を選択するようにしたため、サンプリングおよび
ラッチは外部トリガパルスに同期して行なわれており、
ラッチ出力によって水晶発振器の発振出力の勾配の大き
い部分、または移相器の出力の勾配の大きい部分におい
て、それぞれサンプリングされ２値化された水晶発振器
の発振出力、または移相器の出力が、選択信号に基づい
て選択される結果、外部同期パルスに同期したジッタの
ない安定した同期パルスを得ることができる効果があ
る。
水晶発振器の発振出力のゼロクロス検出出力を４５°移
相し、移相器の出力のゼロクロス検出出力を４５°移相
し、４５°移送された両出力を外部トリガパルスに同期
してラッチし、ラッチ出力をセレクタ回路の選択信号と
し、２値化された水晶発振器の発振出力、移相器の出力
の一方を選択するようにしたため、サンプリングおよび
ラッチは外部トリガパルスに同期して行なわれており、
ラッチ出力によって水晶発振器の発振出力の勾配の大き
い部分、または移相器の出力の勾配の大きい部分におい
て、それぞれサンプリングされ２値化された水晶発振器
の発振出力、または移相器の出力が、選択信号に基づい
て選択される結果、外部同期パルスに同期したジッタの
ない安定した同期パルスを得ることができる効果があ
る。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例の作用の説明に供する波形図
およびリサジュー図である。
およびリサジュー図である。
【図３】従来例の構成を示すブロック図である。
【図４】他の従来例の構成を示すブロック図である。
１…水晶発振器 ２…９０°移相器 ３、４…サンプルホールド回路 ５、６…コンパレータ ７…セレクタ回路 ８…外部トリガパルス入力時期判別回路 ９…タイミングパルス発生回路 ８１、８２…ゼロクロス検出回路 ８３、８４…移相器 ８５…ラッチ回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/00 H04L 7/02
Claims (2)
- 【請求項１】水晶発振器と、該水晶発振器の発振出力を
９０°移相する移相器と、前記水晶発振器の発振出力を
外部トリガパルスに同期してサンプルホールドする第１
のサンプルホールド回路と、前記移相器の出力を前記外
部トリガパルスに同期してサンプルホールドする第２の
サンプルホールド回路と、前記水晶発振器の発振出力を
前記第１のサンプルホールド回路の出力レベルに基づい
て２値化する第１のコンパレータと、前記移相器の出力
を前記第２のサンプルホールド回路の出力レベルに基づ
いて２値化する第２のコンパレータと、前記水晶発振器
の発振出力の１周期を４等分した位相の範囲のいずれの
範囲内において前記外部トリガパルスが入力されたかに
基づく出力を送出する外部トリガパルス入力時期判別手
段と、前記第１および第２のコンパレータの出力の一方
を外部トリガパルス入力時期判別手段からの出力に基づ
いて選択して同期パルスとして出力するセレクタ回路と
を備えたことを特徴とする同期パルス発生回路。 - 【請求項２】請求項１記載の同期パルス発生回路におい
て、外部トリガパルス入力時期判別手段は、水晶発振器
の発振出力を入力とする第１のゼロクロス検出回路と、
移相器の出力を入力とする第２のゼロクロス検出回路
と、第１および第２のゼロクロス検出回路の出力をそれ
ぞれ各別に４５°移相する第１および第２の４５°移相
器と、第１および第２の４５°移相器からの出力を外部
トリガパルスに同期してラッチして外部トリガパルス入
力時期判別手段の出力とするラッチ回路とを備えたこと
を特徴とする同期パルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29175192A JP3202076B2 (ja) | 1992-10-29 | 1992-10-29 | 同期パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29175192A JP3202076B2 (ja) | 1992-10-29 | 1992-10-29 | 同期パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06152391A JPH06152391A (ja) | 1994-05-31 |
| JP3202076B2 true JP3202076B2 (ja) | 2001-08-27 |
Family
ID=17772947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29175192A Expired - Fee Related JP3202076B2 (ja) | 1992-10-29 | 1992-10-29 | 同期パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3202076B2 (ja) |
-
1992
- 1992-10-29 JP JP29175192A patent/JP3202076B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06152391A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5297173A (en) | Phase/frequency comparator for timing recovering circuit | |
| US5923190A (en) | Phase detector having a sampling circuit | |
| JP5001606B2 (ja) | タイミング検出回路 | |
| US5920211A (en) | Fully digital clock synthesizer | |
| JP3202076B2 (ja) | 同期パルス発生回路 | |
| JPH066213A (ja) | Ｐｌｌ回路のロック検出回路 | |
| US6169774B1 (en) | Phase comparator for determining in which direction the phase of a signal changes on the basis of a rotary vector | |
| CN108318809B (zh) | 频率抖动的内建自我测试电路 | |
| JPH08122465A (ja) | 時間測定装置 | |
| JP2882385B2 (ja) | クロック位相同期回路 | |
| JP2863161B2 (ja) | 位相同期クロック信号発生装置 | |
| KR0158660B1 (ko) | 주파수 변환 샘플링 시스템을 위한 클럭 생성기 | |
| JP3118366B2 (ja) | 位相差検出回路 | |
| JP3201437B2 (ja) | 波形発生器のトリガ同期化回路 | |
| JP2000124801A (ja) | Ｐｌｌ回路 | |
| US5652769A (en) | Costas loop and data identification apparatus | |
| JPS62202624A (ja) | 高速デ−タ受信回路方式 | |
| KR100246340B1 (ko) | 디지탈 지연 고정 루프장치 | |
| JP3054912B2 (ja) | タイムベース補正装置 | |
| JPH03255743A (ja) | ビット同期回路 | |
| KR950002063Y1 (ko) | 광역 데이타 클럭 동기회로 | |
| JPH09284052A (ja) | 位相差信号発生器 | |
| JPS61142842A (ja) | 搬送波引込み補助方式 | |
| JPS6215998A (ja) | 位相同期クロツク信号発生装置 | |
| JPH084223B2 (ja) | ディジタル発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |