JP3113767B2 - 透明導電膜の製造方法および製造装置 - Google Patents
透明導電膜の製造方法および製造装置Info
- Publication number
- JP3113767B2 JP3113767B2 JP05274815A JP27481593A JP3113767B2 JP 3113767 B2 JP3113767 B2 JP 3113767B2 JP 05274815 A JP05274815 A JP 05274815A JP 27481593 A JP27481593 A JP 27481593A JP 3113767 B2 JP3113767 B2 JP 3113767B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- color filter
- sputtering
- transparent conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Physical Vapour Deposition (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、透明導電膜の製造方法
および製造装置に関し、特にカラー液晶ディスプレイ
（ＬＣＤ）のカラーフィルターにおける透明導電膜の製
造方法および製造装置に関する。
および製造装置に関し、特にカラー液晶ディスプレイ
（ＬＣＤ）のカラーフィルターにおける透明導電膜の製
造方法および製造装置に関する。
【０００２】カラーＬＣＤのカラーフィルターにおける
電極膜としての透明導電膜は、酸化すずを含む酸化イン
ジウム（以下ＩＴＯ）膜が用いられ、形成方法として比
較的低温で膜形成ができ、耐熱性の乏しい有機質膜上に
適したスパッタリング法が採用されている。カラーフィ
ルターに形成したＩＴＯ膜は、液晶を駆動するためにホ
トリソグラフイー法により電極パターンを形成する。カ
ラーＬＣＤには単純マトリックスとアクティブマトリッ
クスの二つのタイプがあるが、前者の場合の電極パター
ンは、ＩＴＯ電極幅２００〜３００μｍ、エッチング幅
５〜２０μｍである。パターニング加工におけるエッチ
ング工程においてカラーフィルターとＩＴＯ膜の密着性
が悪いとＩＴＯ膜のオーバーエッチングが発生し電極が
細くなり液晶駆動に支障をきたすのでこのオーバーエッ
チング幅を２０％以下に抑えることが必要である。
電極膜としての透明導電膜は、酸化すずを含む酸化イン
ジウム（以下ＩＴＯ）膜が用いられ、形成方法として比
較的低温で膜形成ができ、耐熱性の乏しい有機質膜上に
適したスパッタリング法が採用されている。カラーフィ
ルターに形成したＩＴＯ膜は、液晶を駆動するためにホ
トリソグラフイー法により電極パターンを形成する。カ
ラーＬＣＤには単純マトリックスとアクティブマトリッ
クスの二つのタイプがあるが、前者の場合の電極パター
ンは、ＩＴＯ電極幅２００〜３００μｍ、エッチング幅
５〜２０μｍである。パターニング加工におけるエッチ
ング工程においてカラーフィルターとＩＴＯ膜の密着性
が悪いとＩＴＯ膜のオーバーエッチングが発生し電極が
細くなり液晶駆動に支障をきたすのでこのオーバーエッ
チング幅を２０％以下に抑えることが必要である。
【０００３】さらに、カラーフィルターを平滑にしてＬ
ＣＤの高品質化を計るためにカラーフィルター上に保護
膜を全面塗布またはカラーフィルター部分のみ塗布され
ることが多い。このためこの保護膜上でもＩＴＯ膜の密
着性の向上が要求される。さらに、ＬＣＤの小型化のた
めにカラーフィルターを形成しない部分に駆動用ＬＳＩ
チップを接合するＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓ
ｓ）実装方式が用いられる。カラーフィルターを形成し
ていないガラス基板上のＩＴＯ膜は、電極幅１０μｍ程
度の細線にパターニングされる。このＬＳＩチップと接
合する電極は、ガラス基板表面が汚染されていると密着
性を低下させ、オーバーエッチングが生じ、断線の原因
となる。さらに、ＩＴＯ膜が厚くなると膜の応力による
ＩＴＯ膜の密着性を低下させ、あるいはカラーフィルタ
ーにクラックを発生させる。このため膜厚を薄くしても
高い電気伝導度が得られる低抵抗率の透明導電膜の製造
方法を開発することが強く望まれている。
ＣＤの高品質化を計るためにカラーフィルター上に保護
膜を全面塗布またはカラーフィルター部分のみ塗布され
ることが多い。このためこの保護膜上でもＩＴＯ膜の密
着性の向上が要求される。さらに、ＬＣＤの小型化のた
めにカラーフィルターを形成しない部分に駆動用ＬＳＩ
チップを接合するＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓ
ｓ）実装方式が用いられる。カラーフィルターを形成し
ていないガラス基板上のＩＴＯ膜は、電極幅１０μｍ程
度の細線にパターニングされる。このＬＳＩチップと接
合する電極は、ガラス基板表面が汚染されていると密着
性を低下させ、オーバーエッチングが生じ、断線の原因
となる。さらに、ＩＴＯ膜が厚くなると膜の応力による
ＩＴＯ膜の密着性を低下させ、あるいはカラーフィルタ
ーにクラックを発生させる。このため膜厚を薄くしても
高い電気伝導度が得られる低抵抗率の透明導電膜の製造
方法を開発することが強く望まれている。
【０００４】上記に対し、（１）ＩＴＯ膜とカラーフィ
ルターとの間にＳｉＯ2等の無機絶縁膜を形成し、ＩＴ
Ｏ膜の密着性を向上させパターニング性能を改善する方
法が特開昭６２ー１５３８２６および特開昭６３ー４４
６２７に開示されている。さらに、（２）真空中Ａｒ−
Ｏ2ガスを放電ガスとして基板側を陰極として表面を直
流プラズマ処理を行い、基板とＩＴＯ膜の密着性を改善
する方法として特公平４ー５３４０７が開示され、別に
設けた陰極に直流電源を印加し基板をプラズマに曝し、
ＩＴＯ膜の密着性を改善する方法が特開平４ー５６８２
５に開示されている。さらに、（３）カラーフィルター
へのＩＴＯ膜形成は、低温成膜で低抵抗膜が得られるこ
とからマグネトロンスパッタリングが適用されている。
この方法では、ターゲット表面磁場を強くし、プラズマ
密度を上げ放電インピーダンス（ターゲット電圧／ター
ゲット電流）を下げることによりスパッタリング電圧を
下げることができる。ターゲット表面磁場は、通常６０
０Ｇ以上が用いられている。また、マグネトロンスパッ
タリングにおいては、ターゲットへ直流電力に高周波電
力を付加すると直流電圧が下がる。このことを応用し、
ターゲット電圧を２５０Ｖ以下にすることにより低抵抗
率のＩＴＯ膜形成方法が特開平３ー２４９１７１に開示
されている。
ルターとの間にＳｉＯ2等の無機絶縁膜を形成し、ＩＴ
Ｏ膜の密着性を向上させパターニング性能を改善する方
法が特開昭６２ー１５３８２６および特開昭６３ー４４
６２７に開示されている。さらに、（２）真空中Ａｒ−
Ｏ2ガスを放電ガスとして基板側を陰極として表面を直
流プラズマ処理を行い、基板とＩＴＯ膜の密着性を改善
する方法として特公平４ー５３４０７が開示され、別に
設けた陰極に直流電源を印加し基板をプラズマに曝し、
ＩＴＯ膜の密着性を改善する方法が特開平４ー５６８２
５に開示されている。さらに、（３）カラーフィルター
へのＩＴＯ膜形成は、低温成膜で低抵抗膜が得られるこ
とからマグネトロンスパッタリングが適用されている。
この方法では、ターゲット表面磁場を強くし、プラズマ
密度を上げ放電インピーダンス（ターゲット電圧／ター
ゲット電流）を下げることによりスパッタリング電圧を
下げることができる。ターゲット表面磁場は、通常６０
０Ｇ以上が用いられている。また、マグネトロンスパッ
タリングにおいては、ターゲットへ直流電力に高周波電
力を付加すると直流電圧が下がる。このことを応用し、
ターゲット電圧を２５０Ｖ以下にすることにより低抵抗
率のＩＴＯ膜形成方法が特開平３ー２４９１７１に開示
されている。
【０００５】従来技術として（１）のＳｉＯ2等の中間
膜の形成は、経済性と作業性との面から省略することが
強く望まれている。また、（２）の特公平４ー５３４０
７のＡｒ−Ｏ2ガス真空中での直流プラズマ処理は、基
板のカラーフィルターが絶縁体であり基板側をカソード
としてもスパッタリングができなく、基板を固定する基
板ホルダーが導電体である場合のみホルダーとアースさ
れた導電性の真空槽の間でプラズマが発生するがプラズ
マ流の不均一性は逃れられない。また、特開平４ー５６
８２５は、別に陰極（カソード）を設け基板との間で直
流の高電圧を印加しグロー放電させ、プラズマ処理を行
うもので、カソードの面積が基板面積より小さくなると
プラズマが不均一になり安く、均一に基板表面を処理で
きない。前者は、絶縁体であるカラーフィルターを逆ス
パッタリングするとしているが特許請求の範囲１の記載
よりスパッターリング電圧の規定より直流方式での処理
であることが明白であり、直流方式で絶縁体であるガラ
ス上のカラー有機膜からなるカラーフィルター表面の有
機汚染物を除去する効果は薄い。
膜の形成は、経済性と作業性との面から省略することが
強く望まれている。また、（２）の特公平４ー５３４０
７のＡｒ−Ｏ2ガス真空中での直流プラズマ処理は、基
板のカラーフィルターが絶縁体であり基板側をカソード
としてもスパッタリングができなく、基板を固定する基
板ホルダーが導電体である場合のみホルダーとアースさ
れた導電性の真空槽の間でプラズマが発生するがプラズ
マ流の不均一性は逃れられない。また、特開平４ー５６
８２５は、別に陰極（カソード）を設け基板との間で直
流の高電圧を印加しグロー放電させ、プラズマ処理を行
うもので、カソードの面積が基板面積より小さくなると
プラズマが不均一になり安く、均一に基板表面を処理で
きない。前者は、絶縁体であるカラーフィルターを逆ス
パッタリングするとしているが特許請求の範囲１の記載
よりスパッターリング電圧の規定より直流方式での処理
であることが明白であり、直流方式で絶縁体であるガラ
ス上のカラー有機膜からなるカラーフィルター表面の有
機汚染物を除去する効果は薄い。
【０００６】また、液晶表示装置において、カラーフィ
ルターを形成しない表示部分以外の基板ガラス面も駆動
用電極としてＩＴＯ膜がパターニングされる。このガラ
ス面は、カラーフィルター製造で有機質膜に汚染されて
いるとＩＴＯ膜の密着性を劣化させ液晶表示装置組立工
程で歩留を低下させる。汚染物質をＩＴＯ膜形成前に除
去する必要があるが、この十分な方策が講じられていな
いのが現状である。さらに、カラーフィルター表面にμ
ｍオーダーの突起が存在すると表示装置の画質を損なう
が、機械的な研磨では摩耗粉を発生させ、カラーフィル
ターの有機膜表面を傷める。有機残膜および突起物を除
去する方法としてプラズマエッチング方式があるが、放
電ガスとしてフッ化物あるいは塩化物などの腐食性ガス
を用いるためカラーフィルターが劣化してしまいこの方
法を採用できない。
ルターを形成しない表示部分以外の基板ガラス面も駆動
用電極としてＩＴＯ膜がパターニングされる。このガラ
ス面は、カラーフィルター製造で有機質膜に汚染されて
いるとＩＴＯ膜の密着性を劣化させ液晶表示装置組立工
程で歩留を低下させる。汚染物質をＩＴＯ膜形成前に除
去する必要があるが、この十分な方策が講じられていな
いのが現状である。さらに、カラーフィルター表面にμ
ｍオーダーの突起が存在すると表示装置の画質を損なう
が、機械的な研磨では摩耗粉を発生させ、カラーフィル
ターの有機膜表面を傷める。有機残膜および突起物を除
去する方法としてプラズマエッチング方式があるが、放
電ガスとしてフッ化物あるいは塩化物などの腐食性ガス
を用いるためカラーフィルターが劣化してしまいこの方
法を採用できない。
【０００７】（３）スパッタリングにおける放電ガスの
圧力は、３×１０ー3Ｔｏｒｒ以上で放電が安定し、スパ
ッタリングし易いことから用いられている。成膜速度
は、放電ガス圧力が低いほど高くなるが、この圧力では
１００ｎｍ／ｍｉｎ程度が限界であり、比較的厚膜とな
る低抵抗用途にはさらに、高速成膜が要求されるように
なった。ＩＴＯ膜の表面抵抗は、基板加熱温度を高くす
るほど低くなるが耐熱性に乏しいカラーフィルターでは
２３０℃以上に加熱することができない。通常、低温成
膜では抵抗率ρは、３×１０ー4Ω・ｃｍ以上である。カ
ラーフィルター上のＩＴＯ膜を電極として駆動させる単
純マトリックスタイプのカラーＬＣＤには、表面抵抗を
１０Ω／ｃｍ2以下のＩＴＯ膜が要求され、この場合、
ρ＝Ｒ×ＩＴＯ膜厚から膜厚３００ｎｍ以上必要とな
り、１００ｎｍ／ｍｉｎ以下の成膜速度では３分以上の
成膜時間を要することになる。量産タイプのインライン
スパッタリング方式においては基板の挿入から取り出し
までの時間であるタクト時間を５分以内に抑え、生産性
を上げることが要求されている。真空引き、基板加熱、
成膜および着脱の工程を加味するとますます高速成膜が
要求される。
圧力は、３×１０ー3Ｔｏｒｒ以上で放電が安定し、スパ
ッタリングし易いことから用いられている。成膜速度
は、放電ガス圧力が低いほど高くなるが、この圧力では
１００ｎｍ／ｍｉｎ程度が限界であり、比較的厚膜とな
る低抵抗用途にはさらに、高速成膜が要求されるように
なった。ＩＴＯ膜の表面抵抗は、基板加熱温度を高くす
るほど低くなるが耐熱性に乏しいカラーフィルターでは
２３０℃以上に加熱することができない。通常、低温成
膜では抵抗率ρは、３×１０ー4Ω・ｃｍ以上である。カ
ラーフィルター上のＩＴＯ膜を電極として駆動させる単
純マトリックスタイプのカラーＬＣＤには、表面抵抗を
１０Ω／ｃｍ2以下のＩＴＯ膜が要求され、この場合、
ρ＝Ｒ×ＩＴＯ膜厚から膜厚３００ｎｍ以上必要とな
り、１００ｎｍ／ｍｉｎ以下の成膜速度では３分以上の
成膜時間を要することになる。量産タイプのインライン
スパッタリング方式においては基板の挿入から取り出し
までの時間であるタクト時間を５分以内に抑え、生産性
を上げることが要求されている。真空引き、基板加熱、
成膜および着脱の工程を加味するとますます高速成膜が
要求される。
【０００８】抵抗率を下げれば、目標の表面抵抗値に対
し膜厚を薄くできるためにタクト時間を短縮でき、また
ＩＴＯ膜の応力を減じカラーフィルター上の密着性を高
めることができる。したがって、低抵抗率膜を高速成膜
できる方法および装置の要望がますます高まってきた。
成膜速度は、放電ガス圧力およびターゲット表面磁場が
一定のとき電力密度ｗ（ターゲット電力Ｗ／ターゲット
面積Ｓ）、すなわちターゲット電圧Ｖ×ターゲット電流
密度ｉに比例する。したがってｗあるいはｉを高くする
ことにより高速成膜が可能となる。従来、ｗを１．０Ｗ
／ｃｍ2以上で長時間連続的にスパッタリングを行うと
ターゲットの損傷が生じ、高いｗでのスパッタリングが
不可能であった。このためｗを１Ｗ／ｃｍ2以下に抑え
てＩＴＯ成膜を行っている。特開平３ー２４９１７１は
低抵抗率膜の製造に効果があるが、実施例の最も低い抵
抗率を得るＩＴＯ膜の製造条件は、Ｖ＝８０Ｖ、Ｉ＝２
ＡすなわちＷ＝１６０Ｗであり、Ｓ＝１２．５×４０．
５ｃｍ＝５０７．５ｃｍ2であるからｉ＝３．９ｍＡ／
ｃｍ2すなわちｗ＝０．３５Ｗ／ｃｍ2と低く高速成膜が
難しい。特にインラインスパッタリング方式において
は、さらに低抵抗率膜の高速成膜方法、すなわち高電力
密度下、あるいは高電流密度下で安定したスパッタリン
グを行うことができるＩＴＯ成膜方式を開発することが
望まれている。
し膜厚を薄くできるためにタクト時間を短縮でき、また
ＩＴＯ膜の応力を減じカラーフィルター上の密着性を高
めることができる。したがって、低抵抗率膜を高速成膜
できる方法および装置の要望がますます高まってきた。
成膜速度は、放電ガス圧力およびターゲット表面磁場が
一定のとき電力密度ｗ（ターゲット電力Ｗ／ターゲット
面積Ｓ）、すなわちターゲット電圧Ｖ×ターゲット電流
密度ｉに比例する。したがってｗあるいはｉを高くする
ことにより高速成膜が可能となる。従来、ｗを１．０Ｗ
／ｃｍ2以上で長時間連続的にスパッタリングを行うと
ターゲットの損傷が生じ、高いｗでのスパッタリングが
不可能であった。このためｗを１Ｗ／ｃｍ2以下に抑え
てＩＴＯ成膜を行っている。特開平３ー２４９１７１は
低抵抗率膜の製造に効果があるが、実施例の最も低い抵
抗率を得るＩＴＯ膜の製造条件は、Ｖ＝８０Ｖ、Ｉ＝２
ＡすなわちＷ＝１６０Ｗであり、Ｓ＝１２．５×４０．
５ｃｍ＝５０７．５ｃｍ2であるからｉ＝３．９ｍＡ／
ｃｍ2すなわちｗ＝０．３５Ｗ／ｃｍ2と低く高速成膜が
難しい。特にインラインスパッタリング方式において
は、さらに低抵抗率膜の高速成膜方法、すなわち高電力
密度下、あるいは高電流密度下で安定したスパッタリン
グを行うことができるＩＴＯ成膜方式を開発することが
望まれている。
【０００９】透明導電膜の製造方法において、真空槽と
電気的に絶縁された基板を保持する導電性基板ホルダー
に、１×１０ー4〜１×１０ー1Ｔｏｒｒの圧力下で、基板
に対して０．０５〜１．０Ｗ／ｃｍ2 の高周波電力を印
加したのちに、１×１０ー4〜３×１０ー3Ｔｏｒｒの圧力
下で、かつ透明導電膜の材料ターゲットをカソードとし
てカソード電流密度５ｍＡ／ｃｍ2以上とし、放電イン
ピーダンス（カソード電圧／カソード電流）を５〜４０
Ωのスパッタリングにより透明導電膜を形成させること
を特徴とするものである。カラーフィルターを劣化させ
ることなしにまた、ＳｉＯ2等の中間膜を形成させるこ
となしにカラーフィルターおよび基板ガラス 上の表面
残留汚染物質および突起物を除去し、ＩＴＯ膜の密着性
を改善してパターニング性を向上させることができる。
さらに、低抵抗率のＩＴＯ膜を高速に製造でき、生産性
を高めることができる。
電気的に絶縁された基板を保持する導電性基板ホルダー
に、１×１０ー4〜１×１０ー1Ｔｏｒｒの圧力下で、基板
に対して０．０５〜１．０Ｗ／ｃｍ2 の高周波電力を印
加したのちに、１×１０ー4〜３×１０ー3Ｔｏｒｒの圧力
下で、かつ透明導電膜の材料ターゲットをカソードとし
てカソード電流密度５ｍＡ／ｃｍ2以上とし、放電イン
ピーダンス（カソード電圧／カソード電流）を５〜４０
Ωのスパッタリングにより透明導電膜を形成させること
を特徴とするものである。カラーフィルターを劣化させ
ることなしにまた、ＳｉＯ2等の中間膜を形成させるこ
となしにカラーフィルターおよび基板ガラス 上の表面
残留汚染物質および突起物を除去し、ＩＴＯ膜の密着性
を改善してパターニング性を向上させることができる。
さらに、低抵抗率のＩＴＯ膜を高速に製造でき、生産性
を高めることができる。
【００１０】ＩＴＯ成膜前のこの処理は、ＩＴＯ膜をス
パッタリングする真空槽と同一の真空槽または別に設け
た単独の真空槽でも行うことができる。この処理真空槽
は、２×１０ー6Ｔｏｒｒ以下まで排気し、放電ガスを挿
入しガス圧力を１×１０ー4〜１×１０ー1Ｔｏｒｒに制御
する。放電ガスとしては不活性ガスのいずれでも可能で
あるが経済性からＡｒ、Ｎ2、ＡｒーＮ2、Ａｒ−Ｏ2お
よび Ｎ2−Ｏ2が適している。スパッタリングによるＩ
ＴＯ成膜は、電気特性および光学特性の面からＡｒ−Ｏ
2が適しているので、Ａｒ−Ｏ2を用いるとこの処理とＩ
ＴＯ成膜を連続的に同一の真空槽で行うことができる。
しかし、Ｏ2の分圧が高くなるとカラーフィルターがプ
ラズマにより損傷され易くなるので、Ｏ2分圧が全圧力
の１％以下としなければならない。圧力が１×１０ー4Ｔ
ｏｒｒ以下では放電が困難で処理ができなくなり、また
１×１０ー1Ｔｏｒｒを越えるとカラーフィルターを劣化
させる。高周波電源は、通常スパッタリングに用いられ
る１３．５６ＭＨｚの周波数を用いることができる。基
板への印加は、基板を保持する基板ホルダーを金属など
の電気伝導体を用い、このホルダーに高周波電源に接続
された電極を加圧接触させて行う。処理する基板に対
し、０．０５Ｗ／ｃｍ2を越えないとカラーフィルター
の表面汚染物のクリーニングおよび突起物を除去するこ
とができなく、１．０Ｗ／ｃｍ2を越えるとカラーフィ
ルターのプラズマ劣化が生じＩＴＯ膜の密着性を著しく
低下させるので０．０５〜１．０Ｗ／ｃｍ2が適してい
る。
パッタリングする真空槽と同一の真空槽または別に設け
た単独の真空槽でも行うことができる。この処理真空槽
は、２×１０ー6Ｔｏｒｒ以下まで排気し、放電ガスを挿
入しガス圧力を１×１０ー4〜１×１０ー1Ｔｏｒｒに制御
する。放電ガスとしては不活性ガスのいずれでも可能で
あるが経済性からＡｒ、Ｎ2、ＡｒーＮ2、Ａｒ−Ｏ2お
よび Ｎ2−Ｏ2が適している。スパッタリングによるＩ
ＴＯ成膜は、電気特性および光学特性の面からＡｒ−Ｏ
2が適しているので、Ａｒ−Ｏ2を用いるとこの処理とＩ
ＴＯ成膜を連続的に同一の真空槽で行うことができる。
しかし、Ｏ2の分圧が高くなるとカラーフィルターがプ
ラズマにより損傷され易くなるので、Ｏ2分圧が全圧力
の１％以下としなければならない。圧力が１×１０ー4Ｔ
ｏｒｒ以下では放電が困難で処理ができなくなり、また
１×１０ー1Ｔｏｒｒを越えるとカラーフィルターを劣化
させる。高周波電源は、通常スパッタリングに用いられ
る１３．５６ＭＨｚの周波数を用いることができる。基
板への印加は、基板を保持する基板ホルダーを金属など
の電気伝導体を用い、このホルダーに高周波電源に接続
された電極を加圧接触させて行う。処理する基板に対
し、０．０５Ｗ／ｃｍ2を越えないとカラーフィルター
の表面汚染物のクリーニングおよび突起物を除去するこ
とができなく、１．０Ｗ／ｃｍ2を越えるとカラーフィ
ルターのプラズマ劣化が生じＩＴＯ膜の密着性を著しく
低下させるので０．０５〜１．０Ｗ／ｃｍ2が適してい
る。
【００１１】一般にスパッタリングにおいて、放電ガス
圧力が低くなると高速に成膜ができるが圧力が３×１０
ー3Ｔｏｒｒ以下となると、放電が安定しないため困難で
あった。ＩＴＯ成膜においても同様で、ガス圧力が低い
ほど良質の膜が得られることが予想されるが、この放電
ガス圧力以下の低ガス圧力すなわち高真空スパッタリン
グを可能とする技術が確立していない。
圧力が低くなると高速に成膜ができるが圧力が３×１０
ー3Ｔｏｒｒ以下となると、放電が安定しないため困難で
あった。ＩＴＯ成膜においても同様で、ガス圧力が低い
ほど良質の膜が得られることが予想されるが、この放電
ガス圧力以下の低ガス圧力すなわち高真空スパッタリン
グを可能とする技術が確立していない。
【００１２】この低放電ガス圧力下でのスパッタリング
を放電インピーダンスを制御することにより達成でき
た。放電インピーダンスは、ターゲット表面の磁場強
度、ターゲットの抵抗率、ターゲット電圧およびターゲ
ット電流により行う。直流電源の制御方法は、定電流、
定電圧および定電力いずれでも用いることができる。タ
ーゲット電圧を下げることにより放電インピーダンスを
下げることができるが４Ω以上でないと安定した放電が
できない。放電ガス圧力を下げると放電インピーダンス
が上がり、安定したスパッタリングができなくなる。通
常より１桁低いガス圧力の高真空でのスパッタリング
は、放電インピーダンスを１００Ω以下にすることによ
り実現できるが、４０Ωを越えるとターゲット電流密度
が低くなり高速成膜が難しい。放電インピーダンスを５
〜４０Ωにすることにより低抵抗率のＩＴＯ膜を高速に
成膜することができ、長時間安定したスパッタリングを
行うことができる。ターゲット電流密度は、５ｍＡ／ｃ
ｍ2以上にすることにより２００ｎｍ／ｍｉｎ以上の高
速成膜を行うことができる。
を放電インピーダンスを制御することにより達成でき
た。放電インピーダンスは、ターゲット表面の磁場強
度、ターゲットの抵抗率、ターゲット電圧およびターゲ
ット電流により行う。直流電源の制御方法は、定電流、
定電圧および定電力いずれでも用いることができる。タ
ーゲット電圧を下げることにより放電インピーダンスを
下げることができるが４Ω以上でないと安定した放電が
できない。放電ガス圧力を下げると放電インピーダンス
が上がり、安定したスパッタリングができなくなる。通
常より１桁低いガス圧力の高真空でのスパッタリング
は、放電インピーダンスを１００Ω以下にすることによ
り実現できるが、４０Ωを越えるとターゲット電流密度
が低くなり高速成膜が難しい。放電インピーダンスを５
〜４０Ωにすることにより低抵抗率のＩＴＯ膜を高速に
成膜することができ、長時間安定したスパッタリングを
行うことができる。ターゲット電流密度は、５ｍＡ／ｃ
ｍ2以上にすることにより２００ｎｍ／ｍｉｎ以上の高
速成膜を行うことができる。
【００１３】透明導電膜製造装置において、透明導電膜
の形成前に真空槽と電気的に絶縁された基板を保持する
導電性基板ホルダーに、高周波を印加する装置を設けた
ことを特徴とし、カラーフィルター上のＩＴＯ膜の密着
性を向上させるとともにカラーフィルターおよび基板上
の汚染物質および突起物の除去を行いカラーＬＣＤの品
質向上と製造歩留を高める透明導電膜の製造装置を提供
する。
の形成前に真空槽と電気的に絶縁された基板を保持する
導電性基板ホルダーに、高周波を印加する装置を設けた
ことを特徴とし、カラーフィルター上のＩＴＯ膜の密着
性を向上させるとともにカラーフィルターおよび基板上
の汚染物質および突起物の除去を行いカラーＬＣＤの品
質向上と製造歩留を高める透明導電膜の製造装置を提供
する。
【００１４】以下に本発明を実施例により詳細に説明す
る。図１は、本発明の実施例の説明図であって、仕込室
１でカラーフィルター基板をセットし、カラーフィルタ
ーの表面の汚染物および突起物を除去する。エアシリン
ダーで基板ホルダーに圧着、脱着できるようにした電極
２を設置し高周波電源３に電気的に結線されている。仕
込み室は、荒引き用回転ポンプ４および高真空用クライ
オポンプ５により２×１０ー6Ｔｏｒｒ以下まで排気す
る。基板を保持する基板ホルダー６は、真空槽である仕
込室と電気的に絶縁するために碍子により絶縁して基板
搬送用キャリヤー７に固定される。放電ガスはＡｒを用
い、圧力はマスフローコントロラー８により制御する。
設定圧力に達し次第電極２は、基板ホルダーにエアシリ
ンダーで圧着し高周波電源を印加し、基板表面に高周波
プラズマを形成させる。次に基板をキャリヤーの長さよ
り狭い間隔で進行方向に数個設置したガイドロールに載
せて駆動モーターにより透明導電膜を形成させるスパッ
タリング室９に搬送する。
る。図１は、本発明の実施例の説明図であって、仕込室
１でカラーフィルター基板をセットし、カラーフィルタ
ーの表面の汚染物および突起物を除去する。エアシリン
ダーで基板ホルダーに圧着、脱着できるようにした電極
２を設置し高周波電源３に電気的に結線されている。仕
込み室は、荒引き用回転ポンプ４および高真空用クライ
オポンプ５により２×１０ー6Ｔｏｒｒ以下まで排気す
る。基板を保持する基板ホルダー６は、真空槽である仕
込室と電気的に絶縁するために碍子により絶縁して基板
搬送用キャリヤー７に固定される。放電ガスはＡｒを用
い、圧力はマスフローコントロラー８により制御する。
設定圧力に達し次第電極２は、基板ホルダーにエアシリ
ンダーで圧着し高周波電源を印加し、基板表面に高周波
プラズマを形成させる。次に基板をキャリヤーの長さよ
り狭い間隔で進行方向に数個設置したガイドロールに載
せて駆動モーターにより透明導電膜を形成させるスパッ
タリング室９に搬送する。
【００１５】スパッタリング室は高真空に排気する油回
転ポンプ４およびクライオポンプ５からなる排気装置、
電源を印加する直流電源１０、スパッタリング用ターゲ
ットをもつカソード１１、基板加熱装置１２および放電
ガスを供給するマスフローコントローラー１３を設置す
る。Ａｒ−Ｏ2 の混合ガスが用いられるため、１３は、
２式設置しＡｒガスとＯ2ガス流量を別々に制御すると
ともに放電圧力を調節する。カソード１１は、ターゲッ
ト表面磁場強度により放電インピーダンスを制御する磁
気回路とＩｎ2Ｏ3を主成分としＳｎＯ2を添加した焼結
体ＩＴＯターゲット１４からなり、銅製バッキングプレ
ート１５にろう付けされている。磁気回路は、鉄系ヨー
ク１５と強磁石１６からなり、強磁石は、磁束密度１０
ＫＧ以上、保磁力１０ＫＯｅ以上のＮｄ−ＦｅーＢある
いはＳｍ−Ｃｏを用い、表面磁場をターゲット表面に水
平方向８００Ｇ以上でかつ、ターゲット幅に対し５０％
以上の領域で８００Ｇ以上となるように磁石をＮ極とＳ
極を配置した。さらに焼結体ターゲットは、低い放電イ
ンピーダンスを得るために抵抗率３×１０ー4Ω・ｃｍ以
下のものを用いる。スパッタリング中カソードは、冷却
し温度上昇を防止する。ＩＴＯの成膜を完了したのち基
板を取り出し室１７に搬送する。
転ポンプ４およびクライオポンプ５からなる排気装置、
電源を印加する直流電源１０、スパッタリング用ターゲ
ットをもつカソード１１、基板加熱装置１２および放電
ガスを供給するマスフローコントローラー１３を設置す
る。Ａｒ−Ｏ2 の混合ガスが用いられるため、１３は、
２式設置しＡｒガスとＯ2ガス流量を別々に制御すると
ともに放電圧力を調節する。カソード１１は、ターゲッ
ト表面磁場強度により放電インピーダンスを制御する磁
気回路とＩｎ2Ｏ3を主成分としＳｎＯ2を添加した焼結
体ＩＴＯターゲット１４からなり、銅製バッキングプレ
ート１５にろう付けされている。磁気回路は、鉄系ヨー
ク１５と強磁石１６からなり、強磁石は、磁束密度１０
ＫＧ以上、保磁力１０ＫＯｅ以上のＮｄ−ＦｅーＢある
いはＳｍ−Ｃｏを用い、表面磁場をターゲット表面に水
平方向８００Ｇ以上でかつ、ターゲット幅に対し５０％
以上の領域で８００Ｇ以上となるように磁石をＮ極とＳ
極を配置した。さらに焼結体ターゲットは、低い放電イ
ンピーダンスを得るために抵抗率３×１０ー4Ω・ｃｍ以
下のものを用いる。スパッタリング中カソードは、冷却
し温度上昇を防止する。ＩＴＯの成膜を完了したのち基
板を取り出し室１７に搬送する。
【００１６】実施例１ 厚み１．１ｍｍ、サイズ３０×３０ｃｍのカラーフィル
ターを仕込室にセットし、仕込室を１×１０ー6Ｔｏｒｒ
まで真空引きし、Ａｒガスをマスフローコントローラー
より導入し２×１０ー3Ｔｏｒｒの放電ガス圧力とし、高
周波印加用電極を基板ホルダーに圧着し、周波数１３．
５６ＭＨｚの高周波電源を用いて、２７０Ｗの高周波電
力（０．３Ｗ／ｃｍ2 ）を３分間印加した。つづいて、
圧力を１×１０ー6Ｔｏｒｒに排気したスパッタリング室
に搬送し、基板を２１０℃に加熱した。スパッタリング
室に１．５ｖｏｌ％Ｏ2を含むＡｒガスを導入し、放電
ガス圧力１．８×１０ー4Ｔｏｒｒに制御し、サイズ：１
５０×４５７ｍｍ、抵抗率：１．９×１０ー4Ω・ｃｍで
ＳｎＯ2１０ｗｔ％を含むＩＴＯターゲットを用い、タ
ーゲット表面磁場９００Ｇとしてターゲット電流密度２
０ｍＡ／ｃｍ2、放電インピーダンス１０Ωでスパッタ
リングを行い、膜厚２００ｎｍのＩＴＯ膜を形成した。
ターを仕込室にセットし、仕込室を１×１０ー6Ｔｏｒｒ
まで真空引きし、Ａｒガスをマスフローコントローラー
より導入し２×１０ー3Ｔｏｒｒの放電ガス圧力とし、高
周波印加用電極を基板ホルダーに圧着し、周波数１３．
５６ＭＨｚの高周波電源を用いて、２７０Ｗの高周波電
力（０．３Ｗ／ｃｍ2 ）を３分間印加した。つづいて、
圧力を１×１０ー6Ｔｏｒｒに排気したスパッタリング室
に搬送し、基板を２１０℃に加熱した。スパッタリング
室に１．５ｖｏｌ％Ｏ2を含むＡｒガスを導入し、放電
ガス圧力１．８×１０ー4Ｔｏｒｒに制御し、サイズ：１
５０×４５７ｍｍ、抵抗率：１．９×１０ー4Ω・ｃｍで
ＳｎＯ2１０ｗｔ％を含むＩＴＯターゲットを用い、タ
ーゲット表面磁場９００Ｇとしてターゲット電流密度２
０ｍＡ／ｃｍ2、放電インピーダンス１０Ωでスパッタ
リングを行い、膜厚２００ｎｍのＩＴＯ膜を形成した。
【００１７】実施例２ 実施例１と同様のカラーフィルター基板、装置およびＩ
ＴＯターゲットを用い、仕込室でカラーフィルター基板
に０．１Ｗ／ｃｍ2の高周波電力を印加した。つづいて
基板をスパッタリング室に搬送し、２１０℃に加熱した
のち、放電ガス圧力を８×１０ー4Ｔｏｒｒとし、ターゲ
ット電圧を２６０Ｖにとなるように放電インピーダンス
を制御することによりターゲット電流密度を１２、１５
および１８ｍＡ／ｃｍ2とし、厚み２００ｎｍのＩＴＯ
膜を形成した。各々のターゲット電流密度で、３００枚
の連続成膜を行った。
ＴＯターゲットを用い、仕込室でカラーフィルター基板
に０．１Ｗ／ｃｍ2の高周波電力を印加した。つづいて
基板をスパッタリング室に搬送し、２１０℃に加熱した
のち、放電ガス圧力を８×１０ー4Ｔｏｒｒとし、ターゲ
ット電圧を２６０Ｖにとなるように放電インピーダンス
を制御することによりターゲット電流密度を１２、１５
および１８ｍＡ／ｃｍ2とし、厚み２００ｎｍのＩＴＯ
膜を形成した。各々のターゲット電流密度で、３００枚
の連続成膜を行った。
【００１８】比較例１ 実施例１と同様のカラーフィルターを用い、特公平４ー
５３４０７記載の実施例１にしたがいＩＴＯ成膜前に直
流電源を用い２ＫＷの逆スパッタリングを行ったのち、
従来技術を用い、ＩＴＯ膜の表面抵抗が１０Ω／ｃｍ2
以下となるようにスパッタリングにより膜厚３５０ｎｍ
を形成した。ＩＴＯ成膜は、使用ガス：ＡｒーＯ2で、
圧力：５×１０ー3Ｔｏｒｒ、放電インピーダンス１５０
Ωで行った。
５３４０７記載の実施例１にしたがいＩＴＯ成膜前に直
流電源を用い２ＫＷの逆スパッタリングを行ったのち、
従来技術を用い、ＩＴＯ膜の表面抵抗が１０Ω／ｃｍ2
以下となるようにスパッタリングにより膜厚３５０ｎｍ
を形成した。ＩＴＯ成膜は、使用ガス：ＡｒーＯ2で、
圧力：５×１０ー3Ｔｏｒｒ、放電インピーダンス１５０
Ωで行った。
【００１９】比較例２ 実施例１と同様のカラーフィルターを用い、特開平４ー
５６８２５記載の実施例１にしたがい直流電圧１ＫＶ、
電流０．１７Ａで別に設けた陰極に印加し、プラズマを
発生させて基板を処理し、比較例１と同様の条件でスパ
ッタリングを行い、３５０ｎｍのＩＴＯ膜を形成した。
５６８２５記載の実施例１にしたがい直流電圧１ＫＶ、
電流０．１７Ａで別に設けた陰極に印加し、プラズマを
発生させて基板を処理し、比較例１と同様の条件でスパ
ッタリングを行い、３５０ｎｍのＩＴＯ膜を形成した。
【００２０】比較例３ 実施例１と同様のカラーフィルターを用い、特開平３ー
２４９１７１記載の実施例２にしたがいＡｒ−Ｏ2ガス
を用いてガス圧力：６×１０-3Ｔｏｒｒ、ターゲット電
圧：８０および２５０Ｖ、ターゲット電流：２Ａすなわ
ちターゲット電流密度：３．９ｍＡ／ｃｍ2、放電イン
ピーダンス：４０および１２５Ωで膜厚２００ｎｍのＩ
ＴＯ膜を形成した。
２４９１７１記載の実施例２にしたがいＡｒ−Ｏ2ガス
を用いてガス圧力：６×１０-3Ｔｏｒｒ、ターゲット電
圧：８０および２５０Ｖ、ターゲット電流：２Ａすなわ
ちターゲット電流密度：３．９ｍＡ／ｃｍ2、放電イン
ピーダンス：４０および１２５Ωで膜厚２００ｎｍのＩ
ＴＯ膜を形成した。
【００２１】実施例１、２および比較例１〜３について
下記の評価を行った。 １）抵抗率測定：４探針法により測定した。 ２）成膜速度：基板搬送速度からターゲット面を通過す
る時間と段差法により膜厚を測定し、成膜速度を求め
た。 ３）カラーフィルター上のＩＴＯ膜のパターニング性：
ＩＴＯ膜を形成したカラーフィルターをホトレジスト法
によるパターニングにおけるエッチングプロセスでのエ
ッチング幅を測定した。市販のポジティブレジストを用
い、膜厚１．５μｍで塗布し、エッチング幅１０μｍ、
電極幅２５０μｍの等間隔のストライブパターンのホト
マスクを用い露光、現像を行い、塩酸系エッチング液を
用いてエッチングし、パターンを形成した。エッチング
幅１０μｍを越えたオーバーエッチング（電極の細り）
幅により評価した。ＩＴＯ膜とカラーフィルターとの密
着性が弱いとオーバーエッチングとなり、ＩＴＯ電極線
は、断線あるいは脱落する。
下記の評価を行った。 １）抵抗率測定：４探針法により測定した。 ２）成膜速度：基板搬送速度からターゲット面を通過す
る時間と段差法により膜厚を測定し、成膜速度を求め
た。 ３）カラーフィルター上のＩＴＯ膜のパターニング性：
ＩＴＯ膜を形成したカラーフィルターをホトレジスト法
によるパターニングにおけるエッチングプロセスでのエ
ッチング幅を測定した。市販のポジティブレジストを用
い、膜厚１．５μｍで塗布し、エッチング幅１０μｍ、
電極幅２５０μｍの等間隔のストライブパターンのホト
マスクを用い露光、現像を行い、塩酸系エッチング液を
用いてエッチングし、パターンを形成した。エッチング
幅１０μｍを越えたオーバーエッチング（電極の細り）
幅により評価した。ＩＴＯ膜とカラーフィルターとの密
着性が弱いとオーバーエッチングとなり、ＩＴＯ電極線
は、断線あるいは脱落する。
【００２２】
【表１】
【００２３】
【発明の効果】表１に示すように本発明によれば、カラ
ーフィルター上に低抵抗率の透明導電膜を２倍以上の高
速で成膜でき、例えばターゲット電圧を低くして低抵抗
率膜を得る比較例３と比較して１０倍以上の高速成膜が
でき生産性を大幅にアップすることができる。また、従
来のように透明導電膜を形成する前にシリコン酸化膜な
どの中間層を形成させることなくカラーフィルター表面
の汚染物およびμｍオーダーの突起物を除去し、透明導
電膜のカラーフィルター上での密着性を高めてパターニ
ング性能を向上させる。さらに、低抵抗率により、薄膜
化ができ透明導電膜から生じる応力を軽減してカラーフ
ィルターへのクラック発生を防止させ密着性を改善す
る。また、安定して連続的に長時間スパッタリングを行
うことができターゲットの損傷は見られなかった。
ーフィルター上に低抵抗率の透明導電膜を２倍以上の高
速で成膜でき、例えばターゲット電圧を低くして低抵抗
率膜を得る比較例３と比較して１０倍以上の高速成膜が
でき生産性を大幅にアップすることができる。また、従
来のように透明導電膜を形成する前にシリコン酸化膜な
どの中間層を形成させることなくカラーフィルター表面
の汚染物およびμｍオーダーの突起物を除去し、透明導
電膜のカラーフィルター上での密着性を高めてパターニ
ング性能を向上させる。さらに、低抵抗率により、薄膜
化ができ透明導電膜から生じる応力を軽減してカラーフ
ィルターへのクラック発生を防止させ密着性を改善す
る。また、安定して連続的に長時間スパッタリングを行
うことができターゲットの損傷は見られなかった。
【００２４】
【図１】本発明の透明導電膜の製造方法の説明図であ
る。
る。
【図２】スパッタリングカソードの概略図である。
１ 仕込み室 ２ 高周波印加用電極 ３ 高周波電源 ４ 荒引き用油回転ポンプ ５ 高真空用クライオポンプ ６ 基板ホルダー ７ 基板搬送用キャリヤー ８ マスフローコントローラー ９ スパッタリング室 １０ 直流電源および放電インピーダンス制御装置 １１ カソード １２ 基板加熱装置 １３ スパッタリング用マスフローコントローラー １４ ターゲット １５ バッキングプレート １６ ヨーク １７ 強磁石 １８ 基板取り出し室。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1343 G02F 1/13 101 H05K 3/10 - 3/26
Claims (1)
- 【請求項１】 透明導電膜の製造方法において、真空槽
と電気的に絶縁された基板を保持する導電性基板ホルダ
ーに、１×１０‐４ 〜１×１０−１ Toorの圧力下で、
基板に対して０．０５〜１．０Ｗ／cm2 の高周波電力を
印加したのちに、１×１０−４ 〜３×１０−３ Toor
の圧力下で、かつ透明導電膜の材料ターゲットをカソー
ドとしてカソード電流密度５ｍＡ／ｃｍ２ 以上とし、
放電インピーダンス（カソード電圧／カソード電流）を
５〜４０Ωのスパッタリングにより透明導電膜を形成さ
せることを特徴とする透明導電膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05274815A JP3113767B2 (ja) | 1993-10-07 | 1993-10-07 | 透明導電膜の製造方法および製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05274815A JP3113767B2 (ja) | 1993-10-07 | 1993-10-07 | 透明導電膜の製造方法および製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07104309A JPH07104309A (ja) | 1995-04-21 |
| JP3113767B2 true JP3113767B2 (ja) | 2000-12-04 |
Family
ID=17546956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05274815A Expired - Fee Related JP3113767B2 (ja) | 1993-10-07 | 1993-10-07 | 透明導電膜の製造方法および製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3113767B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0585564U (ja) * | 1992-04-23 | 1993-11-19 | 株式会社泉精器製作所 | 油圧ヘッド分離型工具の油圧回路切換機構 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0794452B1 (en) | 1996-03-08 | 2007-03-21 | Canon Kabushiki Kaisha | Display apparatus and process for production thereof |
-
1993
- 1993-10-07 JP JP05274815A patent/JP3113767B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0585564U (ja) * | 1992-04-23 | 1993-11-19 | 株式会社泉精器製作所 | 油圧ヘッド分離型工具の油圧回路切換機構 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07104309A (ja) | 1995-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4170367B2 (ja) | 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット | |
| KR100730243B1 (ko) | 대면적 스퍼터링 타겟의 탄성중합체 본딩 | |
| TW460599B (en) | Method for forming fine wiring pattern | |
| JPS63183181A (ja) | マグネトロンスパツタエツチング装置 | |
| KR101348474B1 (ko) | 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴형성방법 | |
| US20060046460A1 (en) | Method of fabricating poly-crystal ito film and polycrystal ito electrode | |
| KR100430744B1 (ko) | 고집적도대면적lcd디스플레이용tft패널과그제조방법및액정표시장치 | |
| JP3113767B2 (ja) | 透明導電膜の製造方法および製造装置 | |
| KR20190106645A (ko) | 은 박막 식각액 조성물 및 이를 이용한 식각 방법 및 금속 패턴의 형성 방법 | |
| WO2008066030A1 (en) | Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND SPUTTERING TARGET | |
| JP3093747B2 (ja) | 異常成膜防止マスク | |
| JP2007304512A (ja) | 表示装置およびその製造方法 | |
| JPH02209476A (ja) | スパッタリング方法 | |
| US11183519B2 (en) | Method and apparatus for manufacturing TFT substrate | |
| JPH10265953A (ja) | スパッタ膜、液晶素子及びこれらの製造方法 | |
| JP3484423B2 (ja) | スパッタリング装置 | |
| KR100645038B1 (ko) | 기판 유효 면적을 극대화한 스퍼터링 장치 | |
| JP3529308B2 (ja) | スパッタ装置及びスパッタ方法 | |
| JPH1092302A (ja) | 薄膜電極の製造方法 | |
| JP2004341127A (ja) | 配線基板素材の製造方法、配線基板素材の短絡結線の除去方法、および配線基板素材 | |
| JPS6318071A (ja) | 枚葉式バイアススパツタ装置 | |
| JPH07273430A (ja) | 電気配線基板の製造方法 | |
| JP2000256846A (ja) | 直流マグネトロンスパッタ装置 | |
| KR20080059835A (ko) | 스퍼터 장치 | |
| JPH11200036A (ja) | 薄膜の製造方法、及びこのためのスパッタリング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000912 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |