JP3111424B2 - 信号統合処理回路 - Google Patents
信号統合処理回路Info
- Publication number
- JP3111424B2 JP3111424B2 JP04257253A JP25725392A JP3111424B2 JP 3111424 B2 JP3111424 B2 JP 3111424B2 JP 04257253 A JP04257253 A JP 04257253A JP 25725392 A JP25725392 A JP 25725392A JP 3111424 B2 JP3111424 B2 JP 3111424B2
- Authority
- JP
- Japan
- Prior art keywords
- signal integration
- processing circuit
- integration processing
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010354 integration Effects 0.000 title claims description 18
- 230000005669 field effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】この発明は信号統合処理回路に係
り、ＩＣ内において信号の統合処理に有効な信号統合処
理回路に関する。
り、ＩＣ内において信号の統合処理に有効な信号統合処
理回路に関する。
【０００２】
【従来技の術】従来、信号の統合処理を行うためには複
数入力を備えたデバイスが必要であり、入力数ごとに異
なる仕様のデバイスを準備しなければならなかった。ま
たＩＣ上で同様の回路を実現するためには、そのような
回路のライブラリを多数準備しておく必要があり、ライ
ブラリ構成として効率が低かった。
数入力を備えたデバイスが必要であり、入力数ごとに異
なる仕様のデバイスを準備しなければならなかった。ま
たＩＣ上で同様の回路を実現するためには、そのような
回路のライブラリを多数準備しておく必要があり、ライ
ブラリ構成として効率が低かった。
【０００３】
【発明が解決しようとする課題】この発明はこのような
従来の問題点を解消すべく創案されたもので、複数入力
の統合を容易に実現し得る信号統合処理回路を提供する
ことを目的とする。
従来の問題点を解消すべく創案されたもので、複数入力
の統合を容易に実現し得る信号統合処理回路を提供する
ことを目的とする。
【０００４】
【課題を解決するための手段】本発明の信号統合処理回
路は、各ゲートが複数の入力の各々に接続され、各ドレ
インが第１電源に接続され、各ソースが抵抗素子を介し
て第２電源に接続される複数の電界効果トランジスタ
と、該複数の電界効果トランジスタの各ソースに一方の
端子が各々接続され、他方の端子の各々が共通出力とし
て互いに接続される複数の容量素子と、を備えるもので
ある。
路は、各ゲートが複数の入力の各々に接続され、各ドレ
インが第１電源に接続され、各ソースが抵抗素子を介し
て第２電源に接続される複数の電界効果トランジスタ
と、該複数の電界効果トランジスタの各ソースに一方の
端子が各々接続され、他方の端子の各々が共通出力とし
て互いに接続される複数の容量素子と、を備えるもので
ある。
【０００５】
【実施例】次に本発明に係る信号統合処理回路の１実施
例を図面に基づいて説明する。図１は、本実施の形態に
よる信号統合処理回路の基本ユニットを示しており、こ
の基本ユニットは、ＭＯＳ電界効果トランジスタＴと出
力用キャパシタンスＣとにより構成される。すなわち、
統合すべき入力信号の数に応じて、この基本ユニットが
設けられる。ＭＯＳ電界効果トランジスタＴは、ゲート
Ｇが入力電圧ｄｄに接続され、ドレインＤが電源Ｖｃｃ
に接続され、さらにソースＳが高抵抗Ｒを介して接地さ
れている。そしてトランジスタＴは、ソースＳに出力用
キャパシタンスＣが接続され、このキャパシタンスの出
力ＤＤがトランジスタＴの出力となる。
例を図面に基づいて説明する。図１は、本実施の形態に
よる信号統合処理回路の基本ユニットを示しており、こ
の基本ユニットは、ＭＯＳ電界効果トランジスタＴと出
力用キャパシタンスＣとにより構成される。すなわち、
統合すべき入力信号の数に応じて、この基本ユニットが
設けられる。ＭＯＳ電界効果トランジスタＴは、ゲート
Ｇが入力電圧ｄｄに接続され、ドレインＤが電源Ｖｃｃ
に接続され、さらにソースＳが高抵抗Ｒを介して接地さ
れている。そしてトランジスタＴは、ソースＳに出力用
キャパシタンスＣが接続され、このキャパシタンスの出
力ＤＤがトランジスタＴの出力となる。
【０００６】図２はこのようなトランジスタＴを用い
た、信号を統合する回路構成を示し、複数のトランジス
タＴ1〜Ｔnの出力を共通出力（その電圧をＤＤCOMとす
る。）に接続している。ここで、各トランジスタＴ1〜
Ｔnにおける出力用キャパシタンスの容量をＣ1〜Ｃnと
し、これらキャパシタンスが保持している電気量をＱ1
〜Ｑnとすると、
た、信号を統合する回路構成を示し、複数のトランジス
タＴ1〜Ｔnの出力を共通出力（その電圧をＤＤCOMとす
る。）に接続している。ここで、各トランジスタＴ1〜
Ｔnにおける出力用キャパシタンスの容量をＣ1〜Ｃnと
し、これらキャパシタンスが保持している電気量をＱ1
〜Ｑnとすると、
【式１】 であり、両辺の総和は式（２）のように表現される。
【０００７】
【式２】 式（２）中のΣＣk、ΣＱiは定数であるのでＣt、Ｑtと
おき、式（２）をＤＤCOMについての式（３）に変形す
る。
おき、式（２）をＤＤCOMについての式（３）に変形す
る。
【式３】 式（３）より明らかなように、ＤＤCOMは入力電圧ｄｄi
の荷重和（重みＣi）の線形関数であり、初期状態での
各コンデンサの電荷をＱi＝０とすると、Ｑt＝０となる
ので、オフセットが消去され、
の荷重和（重みＣi）の線形関数であり、初期状態での
各コンデンサの電荷をＱi＝０とすると、Ｑt＝０となる
ので、オフセットが消去され、
【式４】 単純な荷重和となる。
【０００８】従って、複数入力のデバイスあるいは回路
モジュールを用いることなく、信号の統合を容易に実現
し得る。図３はこのような統合結果をさらに同様のトラ
ンジスタＴOに入力する構成を示し、トランジスタＴ1〜
Ｔnの共通出力をトランジスタＴOの入力ｄｄinに接続し
ている。これによって統合された出力によるトランジス
タの駆動を行い得るのみでなく、さらにＴOの出力をた
のトランジスタの出力と統合でき、階層的な情報統合が
可能となる。
モジュールを用いることなく、信号の統合を容易に実現
し得る。図３はこのような統合結果をさらに同様のトラ
ンジスタＴOに入力する構成を示し、トランジスタＴ1〜
Ｔnの共通出力をトランジスタＴOの入力ｄｄinに接続し
ている。これによって統合された出力によるトランジス
タの駆動を行い得るのみでなく、さらにＴOの出力をた
のトランジスタの出力と統合でき、階層的な情報統合が
可能となる。
【０００９】
【発明の効果】前述のとおり、この発明に係る信号統合
処理回路は、ソースに出力用キャパシタンスを接続した
ので、複数入力の統合を容易に実現し得るという優れた
効果を有する。
処理回路は、ソースに出力用キャパシタンスを接続した
ので、複数入力の統合を容易に実現し得るという優れた
効果を有する。
【図１】この発明に係るＭＯＳ電界効果トランジスタの
１実施例を示す回路図である。
１実施例を示す回路図である。
【図２】図１の実施例を用いた信号統合のための回路構
成を示すブロック図である。
成を示すブロック図である。
【図３】図１の実施例を用い階層的な信号統合を行う構
成を示すブロック図である。
成を示すブロック図である。
Ｔ ＭＯＳ電界効果トランジスタ ｄｄ，ｄｄ1，ｄｄ2，ｄｄn 入力電圧 Ｖcc 電源 Ｄ ドレイン Ｇ ゲート Ｓ ソース Ｒ 高抵抗 Ｃ キャパシタンス ＤＤ キャパシタンスの出力 Ｔ1，Ｔ2，Ｔn，ＴO トランジスタ ＤＤ1，ＤＤ2，ＤＤn トランジスタの出力 ＤＤCOM 共通出力 ｄｄin トランジスタＴOの入力 ｄｄout トランジスタＴOの出力
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィワット・ウォンワラウィパット 東京都世田谷区北沢３−５−18 株式会 社鷹山内 (72)発明者 高取 直 東京都世田谷区北沢３−５−18 株式会 社鷹山内 (72)発明者 山本 誠 東京都世田谷区北沢３−５−18 株式会 社鷹山内 (56)参考文献 特開 昭62−23625（ＪＰ，Ａ) 特開 昭61−3516（ＪＰ，Ａ) 実開 昭61−102057（ＪＰ，Ｕ) 実開 昭55−87042（ＪＰ，Ｕ) Ｊ．Ｔｏｒｋｅｌ Ｗａｌｌｍａｒ ｋ、Ｈａｒｗｉｃｋ Ｊｏｈｎｓｏｎ 著、和田正信、関寅雄訳、「電界効果ト ランジスタ」（1968−７−31）近代科学 社、Ｐ284−285 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/06 H01L 27/088 H03K 19/094 H03F 3/16
Claims (1)
- 【請求項１】 各ゲートが複数の入力の各々に接続さ
れ、各ドレインが第１電源に接続され、各ソースが抵抗
素子を介して第２電源に接続される複数の電界効果トラ
ンジスタと、該複数の電界効果トランジスタの各ソース
に一方の端子が各々接続され、他方の端子の各々が共通
出力として互いに接続される複数の容量素子と、を備え
ることを特徴とする信号統合処理回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04257253A JP3111424B2 (ja) | 1992-09-01 | 1992-09-01 | 信号統合処理回路 |
| US07/986,764 US5440156A (en) | 1992-09-01 | 1992-12-08 | Metal oxide semiconductor field effect transistor cell adaptable for use in an integrator |
| EP92121192A EP0585491B1 (en) | 1992-09-01 | 1992-12-11 | Field of electric transistor of metal-oxide-semiconductor (MOSFET) |
| DE69224903T DE69224903T2 (de) | 1992-09-01 | 1992-12-11 | Feldeffekttransistor vom Metall-Oxyd-Halbleitertyp (MOSFET) |
| KR1019930017124A KR100317236B1 (ko) | 1992-09-01 | 1993-08-31 | Mos전계효과트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04257253A JP3111424B2 (ja) | 1992-09-01 | 1992-09-01 | 信号統合処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685181A JPH0685181A (ja) | 1994-03-25 |
| JP3111424B2 true JP3111424B2 (ja) | 2000-11-20 |
Family
ID=17303821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04257253A Expired - Fee Related JP3111424B2 (ja) | 1992-09-01 | 1992-09-01 | 信号統合処理回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5440156A (ja) |
| EP (1) | EP0585491B1 (ja) |
| JP (1) | JP3111424B2 (ja) |
| KR (1) | KR100317236B1 (ja) |
| DE (1) | DE69224903T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6013958A (en) * | 1998-07-23 | 2000-01-11 | Lucent Technologies Inc. | Integrated circuit with variable capacitor |
| JP4565693B2 (ja) * | 2000-03-13 | 2010-10-20 | 株式会社日立国際電気 | Ｍｏｓ−ｆｅｔ増幅回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4507649A (en) * | 1982-05-24 | 1985-03-26 | Rca Corporation | Flash A/D converter having reduced input loading |
| JPS61102057U (ja) * | 1984-12-10 | 1986-06-28 | ||
| JPS61193514A (ja) * | 1985-02-22 | 1986-08-28 | Nec Corp | タイマ回路 |
| US4967109A (en) * | 1989-12-08 | 1990-10-30 | General Electric Company | High efficiency gate driver circuit for a high frequency converter |
| IT1251011B (it) * | 1991-02-18 | 1995-04-28 | Sgs Thomson Microelectronics | Dispositivo di controllo di corrente particolarmente per circuiti di potenza in tecnologia mos |
-
1992
- 1992-09-01 JP JP04257253A patent/JP3111424B2/ja not_active Expired - Fee Related
- 1992-12-08 US US07/986,764 patent/US5440156A/en not_active Expired - Fee Related
- 1992-12-11 DE DE69224903T patent/DE69224903T2/de not_active Expired - Fee Related
- 1992-12-11 EP EP92121192A patent/EP0585491B1/en not_active Expired - Lifetime
-
1993
- 1993-08-31 KR KR1019930017124A patent/KR100317236B1/ko not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| Ｊ．Ｔｏｒｋｅｌ Ｗａｌｌｍａｒｋ、Ｈａｒｗｉｃｋ Ｊｏｈｎｓｏｎ著、和田正信、関寅雄訳、「電界効果トランジスタ」（１９６８−７−３１）近代科学社、Ｐ２８４−２８５ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5440156A (en) | 1995-08-08 |
| DE69224903T2 (de) | 1998-07-16 |
| JPH0685181A (ja) | 1994-03-25 |
| KR100317236B1 (ko) | 2002-07-18 |
| EP0585491A1 (en) | 1994-03-09 |
| KR940008135A (ko) | 1994-04-29 |
| EP0585491B1 (en) | 1998-03-25 |
| DE69224903D1 (de) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3278080B2 (ja) | 半導体集積回路 | |
| US5095230A (en) | Data output circuit of semiconductor device | |
| JPH04242317A (ja) | レベル変換回路 | |
| US5936449A (en) | Dynamic CMOS register with a self-tracking clock | |
| JP3111424B2 (ja) | 信号統合処理回路 | |
| JPS63293968A (ja) | Ｍｏｓ ｆｅｔ集積回路用コンデンサ装置 | |
| US6417655B2 (en) | Common mode bias voltage generator | |
| Kraus | Analysis and reduction of sense-amplifier offset | |
| Aunet et al. | Four-MOSFET floating-gate UV-programmable elements for multifunction binary logic | |
| KR950001128B1 (ko) | 반도체기억장치 | |
| RU2771447C1 (ru) | Элемент входного регистра | |
| JPS601708B2 (ja) | 感知回路 | |
| JPH03100996A (ja) | 増幅回路 | |
| KR910005489Y1 (ko) | 다이나믹 논리 익스클루시브 노아 집적회로 | |
| SU1474745A1 (ru) | Устройство выборки-хранени | |
| JPS63287110A (ja) | ダイナミックレベルシフト回路 | |
| JPS62145741A (ja) | Ｃｍｏｓゲ−トアレイ | |
| JPS63122264A (ja) | 相捕型ｍｏｓ集積回路用回路基板 | |
| JP2933256B2 (ja) | 乗算回路 | |
| KR920005497A (ko) | 반도체 집적회로의 입력회로 | |
| JPS5919473Y2 (ja) | 論理回路 | |
| JP2748390B2 (ja) | メモリカード | |
| JPH0541091A (ja) | 半導体集積回路 | |
| KR890003528B1 (ko) | 논리소자 집적회로 | |
| JPS60246659A (ja) | 基板バイアス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |