JP3106668B2 - ディジタル変調用疑似雑音発生器 - Google Patents
ディジタル変調用疑似雑音発生器Info
- Publication number
- JP3106668B2 JP3106668B2 JP04067207A JP6720792A JP3106668B2 JP 3106668 B2 JP3106668 B2 JP 3106668B2 JP 04067207 A JP04067207 A JP 04067207A JP 6720792 A JP6720792 A JP 6720792A JP 3106668 B2 JP3106668 B2 JP 3106668B2
- Authority
- JP
- Japan
- Prior art keywords
- pseudo
- noise
- signal
- data
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/0022—PN, e.g. Kronecker
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明はディジタル自動車電話に
利用されるπ／４シフトＱＰＳＫ（Quadra Phase Shift
Keying ）変調方式におけるＩＱ信号発生器に必要な連
続波形疑似雑音を発生するディジタル変調用疑似雑音発
生器に関し、特に疑似雑音を格納するための波形メモリ
のビット数を削減したディジタル変調用疑似雑音発生器
に関する。
利用されるπ／４シフトＱＰＳＫ（Quadra Phase Shift
Keying ）変調方式におけるＩＱ信号発生器に必要な連
続波形疑似雑音を発生するディジタル変調用疑似雑音発
生器に関し、特に疑似雑音を格納するための波形メモリ
のビット数を削減したディジタル変調用疑似雑音発生器
に関する。
【０００２】
【従来の技術】ディジタル自動車電話に変調方式として
π／４シフトＱＰＳＫ変調が用いられている。これは２
ビットから成るシンボルを直交軸（Ｉ軸とＱ軸）からπ
／４シフトした４組の位相位置に置くようにディジタル
データを変調したＩＱ信号を用いて行う方式である。こ
のＩＱ信号を発生するための疑似雑音を発生する方法と
して、従来は大別して２種類の方法がある。一つはリア
ルタイム動作可能なＤＳＰ技術やメモリを組み合わせて
実時間でディジタルデータを変調してＩＱ信号を発生さ
せる方式であり、他の方法は、ディジタルフィルタ処理
はオフライン（非実時間）処理として大容量メモリに蓄
え、ＩＱ信号発生時に順次メモリから読み出す構成のも
のである。
π／４シフトＱＰＳＫ変調が用いられている。これは２
ビットから成るシンボルを直交軸（Ｉ軸とＱ軸）からπ
／４シフトした４組の位相位置に置くようにディジタル
データを変調したＩＱ信号を用いて行う方式である。こ
のＩＱ信号を発生するための疑似雑音を発生する方法と
して、従来は大別して２種類の方法がある。一つはリア
ルタイム動作可能なＤＳＰ技術やメモリを組み合わせて
実時間でディジタルデータを変調してＩＱ信号を発生さ
せる方式であり、他の方法は、ディジタルフィルタ処理
はオフライン（非実時間）処理として大容量メモリに蓄
え、ＩＱ信号発生時に順次メモリから読み出す構成のも
のである。
【０００３】前者の例にヒューレット・パッカード社が
提案している方式がある。これは「Testing North Amer
ican Dual Mode Cellular, Japan Digital Cellular Tr
ansceivers」中に記されている。この中の一般的方法で
は大容量メモリが必要になるため、改良した方式ではＩ
Ｑ信号を格納するＲＯＭの代りに三角関数テーブルを持
つＲＯＭを利用することで必要メモリサイズを小さくし
ている。
提案している方式がある。これは「Testing North Amer
ican Dual Mode Cellular, Japan Digital Cellular Tr
ansceivers」中に記されている。この中の一般的方法で
は大容量メモリが必要になるため、改良した方式ではＩ
Ｑ信号を格納するＲＯＭの代りに三角関数テーブルを持
つＲＯＭを利用することで必要メモリサイズを小さくし
ている。
【０００４】
【発明が解決しようとする課題】ところで、後者の方法
では、リアルタイム性は犠牲となるが、大容量メモリを
利用することで発生時のハードウエアの構成が単純とな
る利点があるが、原理的に大容量メモリを必要とするこ
とを避けることができない。即ち、この方法では疑似雑
音の連続波の発生時に入力とするデータ長に相当するメ
モリ長の８倍ものサイズのメモリが必要となり、前者の
例に比べてハードウエアが単純となる利点が生きてこな
くなる。
では、リアルタイム性は犠牲となるが、大容量メモリを
利用することで発生時のハードウエアの構成が単純とな
る利点があるが、原理的に大容量メモリを必要とするこ
とを避けることができない。即ち、この方法では疑似雑
音の連続波の発生時に入力とするデータ長に相当するメ
モリ長の８倍ものサイズのメモリが必要となり、前者の
例に比べてハードウエアが単純となる利点が生きてこな
くなる。
【０００５】上記において、正規疑似雑音の連続波発生
時に波形メモリのサイズが８倍になる理由を次に説明す
る。説明の前提としてディジタル自動車電話用の疑似雑
音である５１１ビットの疑似雑音を例に取って説明す
る。この５１１ビットの疑似雑音として９個のフリップ
フロップと排他的論理和回路で作られるＭ系列が用いら
れており、このＭ系列におけるビット数は２9 −１＝５
１１である。
時に波形メモリのサイズが８倍になる理由を次に説明す
る。説明の前提としてディジタル自動車電話用の疑似雑
音である５１１ビットの疑似雑音を例に取って説明す
る。この５１１ビットの疑似雑音として９個のフリップ
フロップと排他的論理和回路で作られるＭ系列が用いら
れており、このＭ系列におけるビット数は２9 −１＝５
１１である。
【０００６】このＭ系列を２ビット毎に１シンボルのＩ
Ｑデータに変換するために、データ列を２回繰り返して
データ点数を１０２２点の偶数とする。このデータ列を
π／４シフトＱＰＳＫ変調方式に従ってＩＱデータに変
換する。
Ｑデータに変換するために、データ列を２回繰り返して
データ点数を１０２２点の偶数とする。このデータ列を
π／４シフトＱＰＳＫ変調方式に従ってＩＱデータに変
換する。
【０００７】この結果得られるデータ列は、その始点と
終点がπ／８だけずれていて連続していないため、その
まま連続波発生のためにループさせると不連続を生ず
る。従って、始点と終点とを連続にするために、入力デ
ータを８回繰り返して使用する。（波形発生時に１０２
２シンボルをそのままループさせると、始点の位相と波
形の最後の位相が異なるために、Ｍ系列中の先頭データ
の２ビットが変化してしまう。例えば、先頭データが
“００”の時に“０１”に変化してしまう。
終点がπ／８だけずれていて連続していないため、その
まま連続波発生のためにループさせると不連続を生ず
る。従って、始点と終点とを連続にするために、入力デ
ータを８回繰り返して使用する。（波形発生時に１０２
２シンボルをそのままループさせると、始点の位相と波
形の最後の位相が異なるために、Ｍ系列中の先頭データ
の２ビットが変化してしまう。例えば、先頭データが
“００”の時に“０１”に変化してしまう。
【０００８】以上のことから５１１ビットの連続疑似雑
音を発生させるために必要なビット数及びメモリサイズ
は下式のようになる。 ５１１×２×８＝８１７６ビット＝４０８８シンボル分 この制約は規格上定められた疑似雑音データ列をπ／４
シフトＱＰＳＫ・ＩＱ変換する際に、変換後のＩＱデー
タの始点と終点とが不連続になることにより起こる。
音を発生させるために必要なビット数及びメモリサイズ
は下式のようになる。 ５１１×２×８＝８１７６ビット＝４０８８シンボル分 この制約は規格上定められた疑似雑音データ列をπ／４
シフトＱＰＳＫ・ＩＱ変換する際に、変換後のＩＱデー
タの始点と終点とが不連続になることにより起こる。
【０００９】本発明は上記の点に鑑みてなされたもの
で、その目的は、最もメモリサイズの必要な連続疑似雑
音発生時に、必要なメモリサイズの削減された連続疑似
雑音を発生する疑似雑音発生器を実現することである。
で、その目的は、最もメモリサイズの必要な連続疑似雑
音発生時に、必要なメモリサイズの削減された連続疑似
雑音を発生する疑似雑音発生器を実現することである。
【００１０】
【課題を解決するための手段】前記の課題を解決する本
発明は、外部から入力される疑似雑音信号をＩ信号とＱ
信号とに分離しフィルタ処理をするＩＱ変換／ディジタ
ルフィルタ処理回路と、Ｉ信号用の第１の波形メモリと
Ｑ信号用の第２の波形メモリと、前記第１の波形メモリ
にＩ信号を、前記第２の波形メモリにＱ信号を書き込む
ための書き込みアドレスを発生するアドレス発生器とで
構成されるディジタル変調用疑似雑音発生器において、
入力される疑似雑音データを２回分繋いだ後、更に前記
疑似雑音を構成するビットの数値の“０”又は“１”の
数が等しくなるように２ビット分追加して連続した数列
を形成する前記入力疑似雑音を疑似する信号を発生する
「疑似」疑似雑音発生器を具備することを特徴とするも
のである。
発明は、外部から入力される疑似雑音信号をＩ信号とＱ
信号とに分離しフィルタ処理をするＩＱ変換／ディジタ
ルフィルタ処理回路と、Ｉ信号用の第１の波形メモリと
Ｑ信号用の第２の波形メモリと、前記第１の波形メモリ
にＩ信号を、前記第２の波形メモリにＱ信号を書き込む
ための書き込みアドレスを発生するアドレス発生器とで
構成されるディジタル変調用疑似雑音発生器において、
入力される疑似雑音データを２回分繋いだ後、更に前記
疑似雑音を構成するビットの数値の“０”又は“１”の
数が等しくなるように２ビット分追加して連続した数列
を形成する前記入力疑似雑音を疑似する信号を発生する
「疑似」疑似雑音発生器を具備することを特徴とするも
のである。
【００１１】
【作用】「疑似」疑似雑音発生器は入力された疑似雑音
を２回分繋いだ後、構成する数列中の“０”と“１”の
数を等しくするように２ビットの“０”又は“１”を付
加して連続した数列を形成する疑似雑音を疑似する「疑
似」疑似雑音を発生して出力する。ＩＱ変換／ディジタ
ルフィルタリング処理回路はこの疑似雑音をＩＱ信号に
変調し、フィルタリングした後、Ｉ信号を第１の波形メ
モリに、Ｑ信号を第２の波形メモリに格納する。
を２回分繋いだ後、構成する数列中の“０”と“１”の
数を等しくするように２ビットの“０”又は“１”を付
加して連続した数列を形成する疑似雑音を疑似する「疑
似」疑似雑音を発生して出力する。ＩＱ変換／ディジタ
ルフィルタリング処理回路はこの疑似雑音をＩＱ信号に
変調し、フィルタリングした後、Ｉ信号を第１の波形メ
モリに、Ｑ信号を第２の波形メモリに格納する。
【００１２】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明の一実施例の装置のブロッ
ク図である。図において、１は元となる正規の疑似雑音
を本実施例の装置に外部から与える疑似雑音発生器であ
る。疑似雑音発生器１の発生する疑似雑音はディジタル
自動車電話の規格では５１１ビットの“０”，“１”の
データ列を使用するものとし、このデータ列をＰ0 とす
る。
に説明する。図１は、本発明の一実施例の装置のブロッ
ク図である。図において、１は元となる正規の疑似雑音
を本実施例の装置に外部から与える疑似雑音発生器であ
る。疑似雑音発生器１の発生する疑似雑音はディジタル
自動車電話の規格では５１１ビットの“０”，“１”の
データ列を使用するものとし、このデータ列をＰ0 とす
る。
【００１３】２はこのＰ0 データ列を元にして、π／４
シフトＱＰＳＫ変調信号用のＩＱ信号を生成しても、必
要波形メモリサイズが増えない「疑似」疑似雑音Ｐ1 を
生成する「疑似」疑似雑音発生器である。
シフトＱＰＳＫ変調信号用のＩＱ信号を生成しても、必
要波形メモリサイズが増えない「疑似」疑似雑音Ｐ1 を
生成する「疑似」疑似雑音発生器である。
【００１４】３は「疑似」疑似雑音発生器２で発生した
雑音を、π／４シフトＱＰＳＫ変調のためのＩＱデータ
変換を行った後、不要なノイズを除くためのディジタル
フィルタリング処理を行うＩＱ変換／ディジタルフィル
タリング処理回路である。
雑音を、π／４シフトＱＰＳＫ変調のためのＩＱデータ
変換を行った後、不要なノイズを除くためのディジタル
フィルタリング処理を行うＩＱ変換／ディジタルフィル
タリング処理回路である。
【００１５】尚、「疑似」疑似雑音発生器２とＩＱ変換
／ディジタルフィルタリング処理回路３とは非実時間処
理の回路である。４はＩＱ信号に変換された「疑似」疑
似雑音のＩ信号を格納する波形メモリＡ、５はＱ信号を
格納する波形メモリＢである。波形メモリＡ４と波形メ
モリＢ５への書き込みアドレスはアドレス発生器６から
出力される。
／ディジタルフィルタリング処理回路３とは非実時間処
理の回路である。４はＩＱ信号に変換された「疑似」疑
似雑音のＩ信号を格納する波形メモリＡ、５はＱ信号を
格納する波形メモリＢである。波形メモリＡ４と波形メ
モリＢ５への書き込みアドレスはアドレス発生器６から
出力される。
【００１６】次に、上記のように構成された実施例の動
作を説明する。先ず、外部の疑似雑音発生器１から５１
１ビットの“０”，“１”データ列Ｐ0 が入力される。
「疑似」疑似雑音発生器２は次のような手順で「疑似」
疑似雑音Ｐ1 を生成する。 Ｐ0 を２回分繋いでビット数を倍にする。Ｐ0 が５１
１ビットであれば１０２２ビットになる。 できたデータ列に２ビットの“０”又は“１”を追加
する。これは５１１ビットのデータ列のうち“１”が
“０”より１つ多い時は“０”を追加、“０”が“１”
より多い時は“１”を追加する。このデータ列Ｐ0 は
“０”又は“１”の数が１個違っている数列であるため
単にＰ0 を２回分繋いだ数列では２個の差を生じている
ものである。従って、このように“０”又は“１”を追
加することにより“０”と“１”とは同数になる。この
結果のデータ列は１０２４ビットとなる。 得られた１０２４ビットのデータ列Ｐ1 が「疑似」疑
似雑音として用いられる。
作を説明する。先ず、外部の疑似雑音発生器１から５１
１ビットの“０”，“１”データ列Ｐ0 が入力される。
「疑似」疑似雑音発生器２は次のような手順で「疑似」
疑似雑音Ｐ1 を生成する。 Ｐ0 を２回分繋いでビット数を倍にする。Ｐ0 が５１
１ビットであれば１０２２ビットになる。 できたデータ列に２ビットの“０”又は“１”を追加
する。これは５１１ビットのデータ列のうち“１”が
“０”より１つ多い時は“０”を追加、“０”が“１”
より多い時は“１”を追加する。このデータ列Ｐ0 は
“０”又は“１”の数が１個違っている数列であるため
単にＰ0 を２回分繋いだ数列では２個の差を生じている
ものである。従って、このように“０”又は“１”を追
加することにより“０”と“１”とは同数になる。この
結果のデータ列は１０２４ビットとなる。 得られた１０２４ビットのデータ列Ｐ1 が「疑似」疑
似雑音として用いられる。
【００１７】このようにして作成した「疑似」疑似雑音
に対してＩＱ変換／ディジタルフィルタ処理回路３にお
いてπ／４シフトＱＰＳＫ変調のためのＩＱデータ変換
が行われ、ディジタルフィルタリング処理された後、ア
ドレス発生器６からの書き込みアドレスにより、Ｉ信号
は波形メモリＡ４に、Ｑ信号は波形メモリＢ５に書き込
まれる。これ等の信号は読み出されてＤＡ変換器に出力
される。
に対してＩＱ変換／ディジタルフィルタ処理回路３にお
いてπ／４シフトＱＰＳＫ変調のためのＩＱデータ変換
が行われ、ディジタルフィルタリング処理された後、ア
ドレス発生器６からの書き込みアドレスにより、Ｉ信号
は波形メモリＡ４に、Ｑ信号は波形メモリＢ５に書き込
まれる。これ等の信号は読み出されてＤＡ変換器に出力
される。
【００１８】以上説明したように本実施例によれば、デ
ィジタル自動車電話等の変調方式であるπ／４シフトＱ
ＰＳＫ変調方式において、連続的な疑似雑音の発生を少
ないメモリ（正規のサイズの１／８）と簡単な回路構成
で実現することができる。
ィジタル自動車電話等の変調方式であるπ／４シフトＱ
ＰＳＫ変調方式において、連続的な疑似雑音の発生を少
ないメモリ（正規のサイズの１／８）と簡単な回路構成
で実現することができる。
【００１９】尚、上記の実施例において疑似雑音はＭ系
列データに限定されるものではなく、目的に適合する他
の系列のデータを用いても良い。
列データに限定されるものではなく、目的に適合する他
の系列のデータを用いても良い。
【００２０】
【発明の効果】以上詳細に説明したように本発明によれ
ば、π／４ＱＰＳＫ変調に用いる疑似雑音データを、格
納するメモリのサイズを節減することのできる疑似雑音
とすることができて、実用上の効果は大きい。
ば、π／４ＱＰＳＫ変調に用いる疑似雑音データを、格
納するメモリのサイズを節減することのできる疑似雑音
とすることができて、実用上の効果は大きい。
【図１】本発明の一実施例の装置のブロック図である。
２ 「疑似」疑似雑音発生器 ３ ＩＱ変換／ディジタルフィルタリング処理回路 ４，５ 波形メモリ ６ アドレス発生器
Claims (1)
- 【請求項１】 外部から入力される疑似雑音信号をＩ信
号とＱ信号とに分離しフィルタ処理をするＩＱ変換／デ
ィジタルフィルタ処理回路（３）と、Ｉ信号用の第１の
波形メモリ（４）とＱ信号用の第２の波形メモリ（５）
と、前記第１の波形メモリ（４）にＩ信号を、前記第２
の波形メモリ（５）にＱ信号を書き込むための書き込み
アドレスを発生するアドレス発生器（６）とで構成され
るディジタル変調用疑似雑音発生器において、 入力される疑似雑音データを２回分繋いだ後、更に前記
疑似雑音を構成するビットの数値の“０”又は“１”の
数が等しくなるように２ビット分追加して連続した数列
を形成する前記入力疑似雑音を疑似する信号を発生する
「疑似」疑似雑音発生器（２）を具備することを特徴と
するディジタル変調用疑似雑音発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04067207A JP3106668B2 (ja) | 1992-03-25 | 1992-03-25 | ディジタル変調用疑似雑音発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04067207A JP3106668B2 (ja) | 1992-03-25 | 1992-03-25 | ディジタル変調用疑似雑音発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05276202A JPH05276202A (ja) | 1993-10-22 |
| JP3106668B2 true JP3106668B2 (ja) | 2000-11-06 |
Family
ID=13338236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04067207A Expired - Fee Related JP3106668B2 (ja) | 1992-03-25 | 1992-03-25 | ディジタル変調用疑似雑音発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3106668B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101934343B1 (ko) | 2018-04-27 | 2019-01-02 | (주)피앤디시스템 | 자동 핸드 드립 커피 머신 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11122378A (ja) * | 1997-10-17 | 1999-04-30 | Nec Corp | モデム信号発生回路と発生方法 |
| JP2000269745A (ja) | 1999-03-18 | 2000-09-29 | Ando Electric Co Ltd | 雑音発生装置 |
| JP2000349681A (ja) * | 1999-06-09 | 2000-12-15 | Nec Corp | スペクトラム拡散通信用受信機 |
-
1992
- 1992-03-25 JP JP04067207A patent/JP3106668B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101934343B1 (ko) | 2018-04-27 | 2019-01-02 | (주)피앤디시스템 | 자동 핸드 드립 커피 머신 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05276202A (ja) | 1993-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106502309B (zh) | 基于da归零保持函数的时域交织任意波形合成装置及方法 | |
| JP3106668B2 (ja) | ディジタル変調用疑似雑音発生器 | |
| JPS5940748A (ja) | フレ−ム同期保持装置及びその方法 | |
| CN114050958B (zh) | 基于Lorenz超混沌模型的概率成型方法及系统 | |
| JPS60160755A (ja) | 符号変調方式 | |
| US7248663B2 (en) | Apparatus and method for transforming data transmission speed | |
| JP2002208971A (ja) | 波形発生装置 | |
| JPH07240763A (ja) | 周波数偏移信号発生装置 | |
| JP3344004B2 (ja) | デジタル変調装置 | |
| JPH11219316A (ja) | アドレス発生回路 | |
| JPS581357A (ja) | デ−タ伝送方式 | |
| JP2003309565A (ja) | 車内通信システム、車載装置、及び信号変換装置 | |
| JP3112668B1 (ja) | 不要波除去装置 | |
| JP3272172B2 (ja) | 無線装置 | |
| JPH10145332A (ja) | 拡散符号の位相シフト回路 | |
| JPH05300028A (ja) | インターリーブアドレス発生回路 | |
| JP2024137103A (ja) | 信号発生方法および信号発生器 | |
| JPH05276203A (ja) | 変調データ発生回路 | |
| JP2945804B2 (ja) | 半導体記憶装置 | |
| JPH06303264A (ja) | ディジタル化直交変調器 | |
| KR100326754B1 (ko) | 메모리를 이용한 신호 발생 장치 | |
| JP3260873B2 (ja) | １／４πＱＰＳＫ変調器 | |
| JP2000032506A (ja) | トーンデータ発生回路及びそれを用いた電話交換装置 | |
| JPH0715476A (ja) | 波形整形装置 | |
| JPH0677740A (ja) | 包絡線信号生成回路と線形送信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |