JPH05276203A - 変調データ発生回路 - Google Patents
変調データ発生回路Info
- Publication number
- JPH05276203A JPH05276203A JP6814192A JP6814192A JPH05276203A JP H05276203 A JPH05276203 A JP H05276203A JP 6814192 A JP6814192 A JP 6814192A JP 6814192 A JP6814192 A JP 6814192A JP H05276203 A JPH05276203 A JP H05276203A
- Authority
- JP
- Japan
- Prior art keywords
- data
- modulation
- rams
- ram
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【構成】送信前に変調波の同相成分と直交成分の変調波
形をそれぞれＲＯＭ１ａ，１ｂから読出してＲＡＭ３
ａ，３ｂに転送し、送信時はこのＲＡＭ３ａ，３ｂから
変調波形を読出し、読出された変調波形に基づいて直交
変調する場合に、ＲＯＭ１ａ，１ｂから変調波形を読出
し、送信中に、ＲＡＭ３ａ，３ｂからのデータの読出し
サイクルの空き時間に、読出された記憶データをＲＡＭ
３ａ，３ｂに書込むことによりＲＡＭ３ａ，３ｂのデー
タを同じデータで更新していく。 【効果】ＲＡＭ３ａ，３ｂには、常に更新された変調波
形のデータが記憶されていることになる。したがって、
仮にＲＡＭ３ａ，３ｂの内容が電源電圧変動、サージ等
により変化しても、ＲＡＭ３ａ，３ｂの内容が順次更新
されるので、誤った波形が送出される続けるという不都
合を回避することができる。
形をそれぞれＲＯＭ１ａ，１ｂから読出してＲＡＭ３
ａ，３ｂに転送し、送信時はこのＲＡＭ３ａ，３ｂから
変調波形を読出し、読出された変調波形に基づいて直交
変調する場合に、ＲＯＭ１ａ，１ｂから変調波形を読出
し、送信中に、ＲＡＭ３ａ，３ｂからのデータの読出し
サイクルの空き時間に、読出された記憶データをＲＡＭ
３ａ，３ｂに書込むことによりＲＡＭ３ａ，３ｂのデー
タを同じデータで更新していく。 【効果】ＲＡＭ３ａ，３ｂには、常に更新された変調波
形のデータが記憶されていることになる。したがって、
仮にＲＡＭ３ａ，３ｂの内容が電源電圧変動、サージ等
により変化しても、ＲＡＭ３ａ，３ｂの内容が順次更新
されるので、誤った波形が送出される続けるという不都
合を回避することができる。
Description
【０００１】
【産業上の利用分野】本発明はディジタルデータの伝送
に用いられる、ＰＳＫ(Phase Shift Keying)、ＦＳＫ(F
requency Shift Keying)などのディジタル無線変調方式
の変調データ発生回路の改良に関するものである。
に用いられる、ＰＳＫ(Phase Shift Keying)、ＦＳＫ(F
requency Shift Keying)などのディジタル無線変調方式
の変調データ発生回路の改良に関するものである。
【０００２】
【従来の技術】一般に帯域信号は、ｆ：搬送波周波数、
ｔ：時間、ρ(t) ：振幅、θ(t) ：位相とすると、次の
ような形で表される。 ａ(t) ＝ρ(t)cos(2πft＋θ(t)) (1) この帯域信号の振幅ρ(t) や位相θ(t) は一般に時間と
ともに変化する関数であって、情報を伝送するために用
いられる。例えば送信データに従って位相θ(t)を変化
させる変調方式をＰＳＫという。
ｔ：時間、ρ(t) ：振幅、θ(t) ：位相とすると、次の
ような形で表される。 ａ(t) ＝ρ(t)cos(2πft＋θ(t)) (1) この帯域信号の振幅ρ(t) や位相θ(t) は一般に時間と
ともに変化する関数であって、情報を伝送するために用
いられる。例えば送信データに従って位相θ(t)を変化
させる変調方式をＰＳＫという。
【０００３】前記(1) 式を展開すると、次のような形に
なる。 ａ(t) ＝ｘ(t)cos 2πft−ｙ(t)sin 2πft (2) ここで、 ｘ(t) ＝ρ(t)cosθ(t) ， (3) ｙ(t) ＝ρ(t)sinθ(t) (4) である。ｘ(t) を変調波の同相成分、ｙ(t) を変調波の
直交成分という。また、 ｕ(t) ＝ｘ(t) ＋ｊｙ(t) (5) を複素包絡線という（ｊは虚数単位）。
なる。 ａ(t) ＝ｘ(t)cos 2πft−ｙ(t)sin 2πft (2) ここで、 ｘ(t) ＝ρ(t)cosθ(t) ， (3) ｙ(t) ＝ρ(t)sinθ(t) (4) である。ｘ(t) を変調波の同相成分、ｙ(t) を変調波の
直交成分という。また、 ｕ(t) ＝ｘ(t) ＋ｊｙ(t) (5) を複素包絡線という（ｊは虚数単位）。
【０００４】送信データに応じてこれらの同相成分、直
交成分を変化させ、搬送波(cos 2πft) と同相成分ｘ
(t) との積と、π／２移相した搬送波(sin 2πft) と直
交成分ｙ(t) との積を合成することにより、変調波を発
生することができるので情報を伝送することができる。
この原理に基づいて構成された変調方式がよく知られた
直交変調方式であり、アナログ変調方式と比較して、回
路の利得、変調特性の経時変化、温度変化に対して必要
な精度に保つことができるという利点を有する。
交成分を変化させ、搬送波(cos 2πft) と同相成分ｘ
(t) との積と、π／２移相した搬送波(sin 2πft) と直
交成分ｙ(t) との積を合成することにより、変調波を発
生することができるので情報を伝送することができる。
この原理に基づいて構成された変調方式がよく知られた
直交変調方式であり、アナログ変調方式と比較して、回
路の利得、変調特性の経時変化、温度変化に対して必要
な精度に保つことができるという利点を有する。
【０００５】変調波の同相成分、直交成分を発生させる
には、プログラマブルＲＯＭ（以下単に「ＲＯＭ」とい
う）に変調波形ディジタル符号を記憶しておき、必要な
時にその符号を読出し、Ｄ／Ａ変換するとよい。図３は
ＲＯＭに記憶されたデータを読出し、変調波の同相成
分、直交成分を発生させる回路を示すブロック図であ
る。アドレス発生器２１は、ＲＯＭ２２ａ，２２ｂに記
憶されているデータのアドレスを発生するもので、この
アドレスによりＲＯＭ２２ａ，２２ｂから所定の入力信
号系列に対応した変調波の同相成分、直交成分が読出さ
れる。そのディジタル符号をＤ／Ａ変換して、直交変調
器に入力すれば、変調波が発生する。
には、プログラマブルＲＯＭ（以下単に「ＲＯＭ」とい
う）に変調波形ディジタル符号を記憶しておき、必要な
時にその符号を読出し、Ｄ／Ａ変換するとよい。図３は
ＲＯＭに記憶されたデータを読出し、変調波の同相成
分、直交成分を発生させる回路を示すブロック図であ
る。アドレス発生器２１は、ＲＯＭ２２ａ，２２ｂに記
憶されているデータのアドレスを発生するもので、この
アドレスによりＲＯＭ２２ａ，２２ｂから所定の入力信
号系列に対応した変調波の同相成分、直交成分が読出さ
れる。そのディジタル符号をＤ／Ａ変換して、直交変調
器に入力すれば、変調波が発生する。
【０００６】以上説明した回路は、ディジタル回路を用
いて構成できるため、小型軽量であり、調整が容易で変
調誤差が少ないという利点がある。ここで、ＲＯＭから
の変調波形ディジタル符号の読出し速度はサンプリング
定理により発生波形の最高周波数の２倍以上でなければ
ならないが、一般には、Ｄ／Ａ変換後に不要スペクトラ
ム成分（クロック成分）の除去のため設けられる低域フ
ィルタ（ＬＰＦ）の特性の関係からＲＯＭの読出し速度
すなわちクロック速度は、変調波形のデータ速度の８倍
以上に設定する必要がある。こうすることによって、Ｌ
ＰＦの特性が緩やかでよく設計が容易になる。
いて構成できるため、小型軽量であり、調整が容易で変
調誤差が少ないという利点がある。ここで、ＲＯＭから
の変調波形ディジタル符号の読出し速度はサンプリング
定理により発生波形の最高周波数の２倍以上でなければ
ならないが、一般には、Ｄ／Ａ変換後に不要スペクトラ
ム成分（クロック成分）の除去のため設けられる低域フ
ィルタ（ＬＰＦ）の特性の関係からＲＯＭの読出し速度
すなわちクロック速度は、変調波形のデータ速度の８倍
以上に設定する必要がある。こうすることによって、Ｌ
ＰＦの特性が緩やかでよく設計が容易になる。
【０００７】ただし、変調速度が大きな場合には、回
路、特にＲＯＭの動作速度が問題となる。アドレス発生
回路やＤ／Ａ変換器は、高速動作素子、例えばＥＣＬ(E
mitterCoupled Logic)を用いることができるが、プログ
ラマブルＲＯＭとしてはＴＴＬ(Transistor Transistor
Logic) しか入手できない。ＴＴＬはアクセス時間が３
０nsec程度であり、このため変調速度が制限される。
路、特にＲＯＭの動作速度が問題となる。アドレス発生
回路やＤ／Ａ変換器は、高速動作素子、例えばＥＣＬ(E
mitterCoupled Logic)を用いることができるが、プログ
ラマブルＲＯＭとしてはＴＴＬ(Transistor Transistor
Logic) しか入手できない。ＴＴＬはアクセス時間が３
０nsec程度であり、このため変調速度が制限される。
【０００８】そこで、ＲＯＭに加えてＥＣＬ−ＲＡＭを
使用する方法が提案されている（特公平３−66866 号公
報参照）。この方法は、変調波形を予めＲＯＭに書込ん
でおき、送信前にＥＣＬ−ＲＡＭに転送して、入力信号
系列に対応した同相成分、直交成分をＥＣＬ−ＲＡＭか
ら読出す方法である。
使用する方法が提案されている（特公平３−66866 号公
報参照）。この方法は、変調波形を予めＲＯＭに書込ん
でおき、送信前にＥＣＬ−ＲＡＭに転送して、入力信号
系列に対応した同相成分、直交成分をＥＣＬ−ＲＡＭか
ら読出す方法である。
【０００９】
【発明が解決しようとする課題】ところが、前記の方法
では、データの読出しを高速のＥＣＬ−ＲＡＭから行う
ので変調速度の向上には有効であるが、次のような問題
があった。すなわち、送信中に、電源電圧の変動、サー
ジの混入等によりＲＡＭの内容が書き変わってしまった
場合、いったん送信を終わって次の送信に移るまでＲＡ
Ｍの内容は更新されないので、誤った波形が連続送出さ
れる。連続して送信を行う通信方式の場合、前記理由に
よりいったんＲＡＭの内容が書き変わると、永久に更新
されない。
では、データの読出しを高速のＥＣＬ−ＲＡＭから行う
ので変調速度の向上には有効であるが、次のような問題
があった。すなわち、送信中に、電源電圧の変動、サー
ジの混入等によりＲＡＭの内容が書き変わってしまった
場合、いったん送信を終わって次の送信に移るまでＲＡ
Ｍの内容は更新されないので、誤った波形が連続送出さ
れる。連続して送信を行う通信方式の場合、前記理由に
よりいったんＲＡＭの内容が書き変わると、永久に更新
されない。
【００１０】そこで、本発明の目的は、上述の技術的課
題を解決し、ＲＡＭの内容が書き変わってしまった場合
でも、誤った波形の連続送出を避けることができる変調
データ発生回路を提供することである。
題を解決し、ＲＡＭの内容が書き変わってしまった場合
でも、誤った波形の連続送出を避けることができる変調
データ発生回路を提供することである。
【００１１】
【課題を解決するための手段】前記の目的を達成するた
めの請求項１記載の変調データ発生回路は、変調波形を
記憶する前記記憶媒体から変調波形を読出す読出手段
と、送信中に、ＲＡＭからのデータの読出しサイクルの
空き時間に、前記読出手段から読出された記憶データを
ＲＡＭに書込むことによりＲＡＭのデータを更新してい
く書込手段とを有するものである。
めの請求項１記載の変調データ発生回路は、変調波形を
記憶する前記記憶媒体から変調波形を読出す読出手段
と、送信中に、ＲＡＭからのデータの読出しサイクルの
空き時間に、前記読出手段から読出された記憶データを
ＲＡＭに書込むことによりＲＡＭのデータを更新してい
く書込手段とを有するものである。
【００１２】
【作用】前記の構成によれば、送信中であっても、記憶
媒体に記憶された変調波形を更新のために読出し、ＲＡ
Ｍに書込むことができるので、ＲＡＭには、常に更新さ
れた変調波形のデータが記憶されていることになる。
媒体に記憶された変調波形を更新のために読出し、ＲＡ
Ｍに書込むことができるので、ＲＡＭには、常に更新さ
れた変調波形のデータが記憶されていることになる。
【００１３】
【実施例】以下実施例を示す添付図面によって詳細に説
明する。図１は、本発明にかかる変調データ発生回路の
構成ブロック図を示す。変調データ発生回路は、変調波
の同相成分と直交成分の変調波形をそれぞれ記憶する記
憶媒体としてのＲＯＭを含む記憶部と、記憶部から読出
された変調信号を一時ＲＡＭに記憶し、送信のつど変調
信号をＲＡＭから読出しＤ／Ａ変換して送り出す変調信
号処理部と、所定のタイミングでＲＯＭやＲＡＭの書込
みや読出しのアドレス信号を発生するアドレス信号発生
部とに大別される。
明する。図１は、本発明にかかる変調データ発生回路の
構成ブロック図を示す。変調データ発生回路は、変調波
の同相成分と直交成分の変調波形をそれぞれ記憶する記
憶媒体としてのＲＯＭを含む記憶部と、記憶部から読出
された変調信号を一時ＲＡＭに記憶し、送信のつど変調
信号をＲＡＭから読出しＤ／Ａ変換して送り出す変調信
号処理部と、所定のタイミングでＲＯＭやＲＡＭの書込
みや読出しのアドレス信号を発生するアドレス信号発生
部とに大別される。
【００１４】記憶部は、変調波の同相成分と直交成分の
変調波形をそれぞれ記憶するＲＯＭ１ａ，１ｂと、デー
タをＲＯＭから読出すゲート２ａ，２ｂとを有する。変
調信号処理部は、ＲＯＭ１ａ，１ｂから読出された変調
波形をそれぞれ一時記憶するＲＡＭ３ａ，３ｂと、送信
時にこのＲＡＭ３ａ，３ｂから読出された変調波形をラ
ッチするラッチ回路４ａ，４ｂと、ラッチ回路４ａ，４
ｂの出力データをＤ／Ａ変換するＤ／Ａ変換回路５ａ，
５ｂと、Ｄ／Ａ変換されたアナログ信号からクロック成
分等を除去するローパスフィルタ６ａ，６ｂとを有す
る。
変調波形をそれぞれ記憶するＲＯＭ１ａ，１ｂと、デー
タをＲＯＭから読出すゲート２ａ，２ｂとを有する。変
調信号処理部は、ＲＯＭ１ａ，１ｂから読出された変調
波形をそれぞれ一時記憶するＲＡＭ３ａ，３ｂと、送信
時にこのＲＡＭ３ａ，３ｂから読出された変調波形をラ
ッチするラッチ回路４ａ，４ｂと、ラッチ回路４ａ，４
ｂの出力データをＤ／Ａ変換するＤ／Ａ変換回路５ａ，
５ｂと、Ｄ／Ａ変換されたアナログ信号からクロック成
分等を除去するローパスフィルタ６ａ，６ｂとを有す
る。
【００１５】アドレス信号発生部は、ＲＡＭ３ａ，３ｂ
のデータを更新するため、分周回路１０でＮ分周された
クロックＢに基づいてアドレス信号を発生する第１アド
レス信号発生回路１１と、分周されないもとのクロック
Ａに基づいてＲＡＭ３ａ，３ｂからのデータの読出しに
必要なアドレス信号を発生する第２アドレス信号発生回
路８と、どの送信波形を送るかを指示する送信波形指示
データを蓄えるシフトレジスタ７と、セレクタ９と、Ｒ
ＡＭ３ａ，３ｂへの書込み命令信号を発生する書込み命
令信号発生回路１２とを有する。
のデータを更新するため、分周回路１０でＮ分周された
クロックＢに基づいてアドレス信号を発生する第１アド
レス信号発生回路１１と、分周されないもとのクロック
Ａに基づいてＲＡＭ３ａ，３ｂからのデータの読出しに
必要なアドレス信号を発生する第２アドレス信号発生回
路８と、どの送信波形を送るかを指示する送信波形指示
データを蓄えるシフトレジスタ７と、セレクタ９と、Ｒ
ＡＭ３ａ，３ｂへの書込み命令信号を発生する書込み命
令信号発生回路１２とを有する。
【００１６】以上の変調データ発生回路の動作をタイム
チャート（図２）を参照しながら説明する。分周回路１
０でＮ分周（実施例ではＮ＝３となっている）された１
／ＮクロックＢが発生するごとに第１アドレス信号発生
回路１１は、ＲＯＭ読出しアドレス信号Ｃを発生してＲ
ＯＭ１ａ，１ｂのアドレスラインに送出し（図２(c)参
照）、また、ＲＡＭ書込みアドレス信号Ｅを発生してセ
レクタ９を通してＲＡＭ３ａ，３ｂのアドレスラインＨ
に送出する（図２(e) 参照）。ＲＯＭ１ａ，１ｂはＲＯ
Ｍ読出しアドレス信号Ｃに基づいて、比較的長いアクセ
ス時間ｔF かかって記憶データＤを読出す（図２(c),
(d) 参照）。なおＲＯＭ読出しアドレス信号Ｃは、ＲＯ
Ｍ１ａ，１ｂに記憶されている一部のデータのアドレス
信号である。仮にすべてのデータのアドレス信号を読出
してもＲＡＭ３ａ，３ｂからの読出しの空き時間を利用
してＲＡＭ３ａ，３ｂへの書込みを完了することはでき
ないからである。したがって、ＲＯＭ読出しアドレス信
号Ｃの内容を１回ずつ変えていき、複数回かかってＲＯ
Ｍ１ａ，１ｂからＲＡＭ３ａ，３ｂへの全データの更新
を終えることになる。書込み命令信号発生回路１２はＲ
ＯＭ１ａ，１ｂが自己のデータを読出した時（時間約ｔ
F 後）を見計らってＲＡＭ３ａ，３ｂの書込み／読出し
(R/W) 端子に書込み信号Ｆを発生する（図２(g) 参
照）。これによって、ＲＡＭ３ａ，３ｂへの書込みが、
ＲＡＭ３ａ，３ｂからの読出しの空き時間を利用してす
ばやく行われる（図２(h) 参照）。
チャート（図２）を参照しながら説明する。分周回路１
０でＮ分周（実施例ではＮ＝３となっている）された１
／ＮクロックＢが発生するごとに第１アドレス信号発生
回路１１は、ＲＯＭ読出しアドレス信号Ｃを発生してＲ
ＯＭ１ａ，１ｂのアドレスラインに送出し（図２(c)参
照）、また、ＲＡＭ書込みアドレス信号Ｅを発生してセ
レクタ９を通してＲＡＭ３ａ，３ｂのアドレスラインＨ
に送出する（図２(e) 参照）。ＲＯＭ１ａ，１ｂはＲＯ
Ｍ読出しアドレス信号Ｃに基づいて、比較的長いアクセ
ス時間ｔF かかって記憶データＤを読出す（図２(c),
(d) 参照）。なおＲＯＭ読出しアドレス信号Ｃは、ＲＯ
Ｍ１ａ，１ｂに記憶されている一部のデータのアドレス
信号である。仮にすべてのデータのアドレス信号を読出
してもＲＡＭ３ａ，３ｂからの読出しの空き時間を利用
してＲＡＭ３ａ，３ｂへの書込みを完了することはでき
ないからである。したがって、ＲＯＭ読出しアドレス信
号Ｃの内容を１回ずつ変えていき、複数回かかってＲＯ
Ｍ１ａ，１ｂからＲＡＭ３ａ，３ｂへの全データの更新
を終えることになる。書込み命令信号発生回路１２はＲ
ＯＭ１ａ，１ｂが自己のデータを読出した時（時間約ｔ
F 後）を見計らってＲＡＭ３ａ，３ｂの書込み／読出し
(R/W) 端子に書込み信号Ｆを発生する（図２(g) 参
照）。これによって、ＲＡＭ３ａ，３ｂへの書込みが、
ＲＡＭ３ａ，３ｂからの読出しの空き時間を利用してす
ばやく行われる（図２(h) 参照）。
【００１７】一方、ＲＡＭ３ａ，３ｂからのデータの読
出しはクロックＡ（実施例ではクロックＡの周期は６０
ｎｓｅｃ程度である）が発生するごとに行われる。すな
わち、第２アドレス信号発生回路８は、クロックパルス
Ａに基づいてデータのＲＡＭ読出しアドレス信号Ｆを発
生する。ＲＡＭ読出しアドレス信号Ｆの内容は、シフト
レジスタ７に入力され記憶された送信波形指示データに
従う。ＲＡＭ３ａ，３ｂの読出しラインＨに読出しアド
レス信号Ｆが発生すると時間ｔA 後にＲＡＭ３ａ，３ｂ
のデータＩが読出される。この時間ｔA はＲＡＭ３ａ，
３ｂの読出しに要する時間（アクセス時間）である。そ
のデータはデータセットアップ時間ｔB（読出されたデ
ータが安定するまでの時間）の後にラッチ回路４ａ，４
ｂにラッチされ、データホールド時間ｔC （ラッチ回路
４ａ，４ｂのフリップフロップの状態をホールドさせて
安定化させる時間）の間ホールドされる。そして伝搬遅
延時間ｔD の後、Ｄ／Ａ変換回路５ａ，５ｂに入力され
る。Ｄ／Ａ変換回路５ａ，５ｂに入力されたデータはＤ
／Ａ変換されセットリング時間ｔE （Ｄ／Ａ変換された
アナログ出力が安定するまでの時間）の後に直交変調器
へ出力される（以上、図２(h) 〜(l) 参照）。
出しはクロックＡ（実施例ではクロックＡの周期は６０
ｎｓｅｃ程度である）が発生するごとに行われる。すな
わち、第２アドレス信号発生回路８は、クロックパルス
Ａに基づいてデータのＲＡＭ読出しアドレス信号Ｆを発
生する。ＲＡＭ読出しアドレス信号Ｆの内容は、シフト
レジスタ７に入力され記憶された送信波形指示データに
従う。ＲＡＭ３ａ，３ｂの読出しラインＨに読出しアド
レス信号Ｆが発生すると時間ｔA 後にＲＡＭ３ａ，３ｂ
のデータＩが読出される。この時間ｔA はＲＡＭ３ａ，
３ｂの読出しに要する時間（アクセス時間）である。そ
のデータはデータセットアップ時間ｔB（読出されたデ
ータが安定するまでの時間）の後にラッチ回路４ａ，４
ｂにラッチされ、データホールド時間ｔC （ラッチ回路
４ａ，４ｂのフリップフロップの状態をホールドさせて
安定化させる時間）の間ホールドされる。そして伝搬遅
延時間ｔD の後、Ｄ／Ａ変換回路５ａ，５ｂに入力され
る。Ｄ／Ａ変換回路５ａ，５ｂに入力されたデータはＤ
／Ａ変換されセットリング時間ｔE （Ｄ／Ａ変換された
アナログ出力が安定するまでの時間）の後に直交変調器
へ出力される（以上、図２(h) 〜(l) 参照）。
【００１８】なお、前記図２(h) 〜(l) における時間ｔ
A 〜ｔE は、それぞれ別個に設定される時間であるが、
実施例では互いにほぼ等しく、クロックＡの周期の１／
６程度となっている。さらにＲＯＭ１ａ，１ｂのアクセ
ス時間ｔF は、時間ｔA のほぼ１５倍程度になってい
る。前記のように、ＲＯＭ１ａ，１ｂに記憶されている
データを徐々にＲＡＭ３ａ，３ｂに移し変えていくの
で、時間ｔF が多少長くなっても差し支えない。
A 〜ｔE は、それぞれ別個に設定される時間であるが、
実施例では互いにほぼ等しく、クロックＡの周期の１／
６程度となっている。さらにＲＯＭ１ａ，１ｂのアクセ
ス時間ｔF は、時間ｔA のほぼ１５倍程度になってい
る。前記のように、ＲＯＭ１ａ，１ｂに記憶されている
データを徐々にＲＡＭ３ａ，３ｂに移し変えていくの
で、時間ｔF が多少長くなっても差し支えない。
【００１９】以上のように、クロックＢの比較的長い周
期で、ＲＯＭ１ａ，１ｂに記憶されているデータの一部
を読出し、ＲＡＭ３ａ，３ｂの読出しの空き時間を利用
してＲＡＭ３ａ，３ｂへの書込みすなわちデータの更新
を行うことにより、ＲＡＭ３ａ，３ｂには、常に更新さ
れた変調波形のデータが記憶されていることになる。な
お、本発明は前記の実施例に限定されるものではない。
例えば、図１の構成では、ＲＯＭは、１ａ，１ｂの２つ
からなり、それぞれ変調波形の同相成分と直交成分を記
憶していたが、ＲＯＭを１つにして変調波形の同相成分
と直交成分の両方を記憶させてもよい。また、変調方式
の違いに応じてＲＯＭ（例えばメモリカード）を交換で
きるようにしてもよい。
期で、ＲＯＭ１ａ，１ｂに記憶されているデータの一部
を読出し、ＲＡＭ３ａ，３ｂの読出しの空き時間を利用
してＲＡＭ３ａ，３ｂへの書込みすなわちデータの更新
を行うことにより、ＲＡＭ３ａ，３ｂには、常に更新さ
れた変調波形のデータが記憶されていることになる。な
お、本発明は前記の実施例に限定されるものではない。
例えば、図１の構成では、ＲＯＭは、１ａ，１ｂの２つ
からなり、それぞれ変調波形の同相成分と直交成分を記
憶していたが、ＲＯＭを１つにして変調波形の同相成分
と直交成分の両方を記憶させてもよい。また、変調方式
の違いに応じてＲＯＭ（例えばメモリカード）を交換で
きるようにしてもよい。
【００２０】
【発明の効果】以上のように本発明の変調データ発生回
路によれば、送信中であっても、記憶媒体に記憶された
変調波形を更新のために読出し、ＲＡＭに書込むことが
できるので、ＲＡＭには、常に更新された変調波形のデ
ータが記憶されていることになる。したがって、仮にＲ
ＡＭの内容が電源電圧変動、サージ等により変化して
も、ＲＡＭの内容が順次更新されるので、誤った波形が
送出される続けるという不都合を回避することができ
る。
路によれば、送信中であっても、記憶媒体に記憶された
変調波形を更新のために読出し、ＲＡＭに書込むことが
できるので、ＲＡＭには、常に更新された変調波形のデ
ータが記憶されていることになる。したがって、仮にＲ
ＡＭの内容が電源電圧変動、サージ等により変化して
も、ＲＡＭの内容が順次更新されるので、誤った波形が
送出される続けるという不都合を回避することができ
る。
【００２１】また、ＲＡＭからのデータ読出しサイクル
の空き時間を利用するので、「変調波形を記憶する前記
記憶媒体から変調波形を読出す読出手段」の読出し速度
は遅くても構わず、比較的安価で簡単な記憶媒体を用い
ることができる。
の空き時間を利用するので、「変調波形を記憶する前記
記憶媒体から変調波形を読出す読出手段」の読出し速度
は遅くても構わず、比較的安価で簡単な記憶媒体を用い
ることができる。
【図１】実施例にかかる変調データ発生回路の構成を示
すブロック図である。
すブロック図である。
【図２】変調データ発生回路の動作を解説するタイムチ
ャートである。
ャートである。
【図３】直交変調回路の概略ブロック図である。
１ａ，１ｂ ＲＯＭ ３ａ，３ｂ ＲＡＭ １１ 第１アドレス信号発生回路 １２ 書込み命令信号発生回路１２
Claims (1)
- 【請求項１】送信前に変調波の同相成分と直交成分の変
調波形をそれぞれ記憶媒体から読出してＲＡＭに転送
し、送信時はこのＲＡＭから変調波形を読出し、読出さ
れた変調波形に基づいて直交変調する位相変調回路に用
いられ、 変調波形を記憶する前記記憶媒体から変調波形を読出す
読出手段と、 送信中に、ＲＡＭからのデータの読出しサイクルの空き
時間に、前記読出手段から読出された記憶データをＲＡ
Ｍに書込むことによりＲＡＭのデータを更新していく書
込手段とを有することを特徴とする変調データ発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6814192A JPH05276203A (ja) | 1992-03-26 | 1992-03-26 | 変調データ発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6814192A JPH05276203A (ja) | 1992-03-26 | 1992-03-26 | 変調データ発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05276203A true JPH05276203A (ja) | 1993-10-22 |
Family
ID=13365176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6814192A Pending JPH05276203A (ja) | 1992-03-26 | 1992-03-26 | 変調データ発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05276203A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11122378A (ja) * | 1997-10-17 | 1999-04-30 | Nec Corp | モデム信号発生回路と発生方法 |
-
1992
- 1992-03-26 JP JP6814192A patent/JPH05276203A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11122378A (ja) * | 1997-10-17 | 1999-04-30 | Nec Corp | モデム信号発生回路と発生方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5255288A (en) | Arrangement for converting binary input signal into corresponding in-phase and quadrature phase signals | |
| EP0377180A3 (en) | All-digital quadrature modulator | |
| JPH04238439A (ja) | デジタル直交変調器 | |
| JPH05276203A (ja) | 変調データ発生回路 | |
| US5432483A (en) | Digital quadrature modulator and method for testing the same | |
| US5838208A (en) | Modulation of transmission data signal in sychronous with transmission clock signal | |
| US6239666B1 (en) | Uniform amplitude modulator | |
| JP2891602B2 (ja) | ディジタル・シンセサイザ | |
| JP3106668B2 (ja) | ディジタル変調用疑似雑音発生器 | |
| JP2824517B2 (ja) | 同期化回路 | |
| JPS6387808A (ja) | チヤ−プ信号発生回路 | |
| JPS61193543A (ja) | 多値直交振幅変調回路 | |
| JPS63169151A (ja) | 同期ｆｓｋ方式の変調回路 | |
| JP2905503B2 (ja) | ディジタル式クロック発生装置 | |
| JP3344004B2 (ja) | デジタル変調装置 | |
| CN115801522A (zh) | 一种两路相参线性调频信号的生成方法、系统及相关设备 | |
| JPH01502551A (ja) | 伝送媒体上で伝送速度がデータ信号ビット速度より大きい同期データ信号を前記伝送媒体を介して伝送する方法及び装置 | |
| JPH0563144U (ja) | 無線変調装置 | |
| KR0159200B1 (ko) | 힐버트 트랜스폼 측파대역신호 발생기 | |
| JPH0677740A (ja) | 包絡線信号生成回路と線形送信装置 | |
| JPH05219126A (ja) | 直交型ｇｍｓｋ変調装置における無変調波発生方法 | |
| JPH0654922B2 (ja) | 変調回路 | |
| US6891445B2 (en) | Phase modulator | |
| FR2591828A1 (fr) | Dispositif de modulation d'une frequence porteuse par sauts de phase ou de frequence | |
| JPH0423542A (ja) | 直交形ｇｍｓｋ変調装置 |