JP2000349681A - スペクトラム拡散通信用受信機 - Google Patents
スペクトラム拡散通信用受信機Info
- Publication number
- JP2000349681A JP2000349681A JP16176899A JP16176899A JP2000349681A JP 2000349681 A JP2000349681 A JP 2000349681A JP 16176899 A JP16176899 A JP 16176899A JP 16176899 A JP16176899 A JP 16176899A JP 2000349681 A JP2000349681 A JP 2000349681A
- Authority
- JP
- Japan
- Prior art keywords
- spread code
- spread
- path
- reading
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001228 spectrum Methods 0.000 title claims description 16
- 238000004891 communication Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000012508 change request Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/711—Interference-related aspects the interference being multi-path interference
- H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
- H04J13/102—Combining codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
(57)【要約】
【課題】 各パスの拡散符号発生回路を比較的小容量の
メモリと、比較的小規模の回路とにより構成する。 【解決手段】 リングバッファメモリ２４のＭｂｉｔカ
ウンタ２１で示されるアドレスに拡散符号発生部２３か
らの拡散符号が順次書込まれる。セレクタ２０は時分割
にて各遅延情報パスを選択し、それを減算器２２に入力
する。減算器２２はＭｂｉｔカウンタ２１で示されるア
ドレスから遅延情報パス分だけアドレスを減算し減算後
のアドレスでメモリ２４から拡散符号を読出す。
メモリと、比較的小規模の回路とにより構成する。 【解決手段】 リングバッファメモリ２４のＭｂｉｔカ
ウンタ２１で示されるアドレスに拡散符号発生部２３か
らの拡散符号が順次書込まれる。セレクタ２０は時分割
にて各遅延情報パスを選択し、それを減算器２２に入力
する。減算器２２はＭｂｉｔカウンタ２１で示されるア
ドレスから遅延情報パス分だけアドレスを減算し減算後
のアドレスでメモリ２４から拡散符号を読出す。
Description
【０００１】
【発明の属する技術分野】本発明はスペクトラム拡散通
信用受信機に関し、特に複数のパスを受信する際の各パ
スの拡散符号を発生するスペクトラム拡散通信用受信機
に関する。
信用受信機に関し、特に複数のパスを受信する際の各パ
スの拡散符号を発生するスペクトラム拡散通信用受信機
に関する。
【０００２】
【従来の技術】従来、この種の受信機における拡散符号
の発生回路としては、例えば特開平９−３６７７８号公
報（以下、文献１という）に開示されるように、スペク
トラム拡散信号の受信パス遅延を相対遅延として与える
ことによって、遅延時間が変化した場合の拡散符号を発
生させる回路の規模を縮小しようとするものがある。
の発生回路としては、例えば特開平９−３６７７８号公
報（以下、文献１という）に開示されるように、スペク
トラム拡散信号の受信パス遅延を相対遅延として与える
ことによって、遅延時間が変化した場合の拡散符号を発
生させる回路の規模を縮小しようとするものがある。
【０００３】図６はこの文献１に開示された拡散符号発
生回路の構成図である。図６を参照して、この拡散符号
発生回路８は、相対パス情報の入力端子１、基本インデ
ックスの入力端子２及びチップクロックの入力端子３を
有し、アドレス生成部４、アドレスカウンタ部５、メモ
リ部６及び出力端子７を備えている。アドレス生成部４
には相対パス情報と基本インデックスが入力され、これ
らを加算することによって同期アドレスを生成して、ア
ドレスカウンタ部５に出力している。アドレスカウンタ
部５は同期補足器からのパス変更要求があった場合にア
ドレス生成部４で生成された同期アドレスをロードする
デコーダ手段である。これは、例えばＮ（Ｎは正の整
数）進カウンタで構成され、０〜Ｎ−１まで計測可能で
ある。そしてチップクロックをクロック入力として、パ
ス変更要求がアドレス生成部４から出された場合だけ、
アドレス生成部４の同期アドレスが置数される。メモリ
部６は、拡散符号のビット長分の記憶容量を有してい
て、ここにはあらかじめ逆拡散に使用される拡散符号が
記憶されている。そしてアドレスカウンタ部５から入力
されたカウント値に対応するメモリアドレス位置から、
その記憶内容を拡散符号として出力端子７から読み出す
ように構成されている。
生回路の構成図である。図６を参照して、この拡散符号
発生回路８は、相対パス情報の入力端子１、基本インデ
ックスの入力端子２及びチップクロックの入力端子３を
有し、アドレス生成部４、アドレスカウンタ部５、メモ
リ部６及び出力端子７を備えている。アドレス生成部４
には相対パス情報と基本インデックスが入力され、これ
らを加算することによって同期アドレスを生成して、ア
ドレスカウンタ部５に出力している。アドレスカウンタ
部５は同期補足器からのパス変更要求があった場合にア
ドレス生成部４で生成された同期アドレスをロードする
デコーダ手段である。これは、例えばＮ（Ｎは正の整
数）進カウンタで構成され、０〜Ｎ−１まで計測可能で
ある。そしてチップクロックをクロック入力として、パ
ス変更要求がアドレス生成部４から出された場合だけ、
アドレス生成部４の同期アドレスが置数される。メモリ
部６は、拡散符号のビット長分の記憶容量を有してい
て、ここにはあらかじめ逆拡散に使用される拡散符号が
記憶されている。そしてアドレスカウンタ部５から入力
されたカウント値に対応するメモリアドレス位置から、
その記憶内容を拡散符号として出力端子７から読み出す
ように構成されている。
【０００４】又、この種の受信機の他の例が特開平９−
５５７１５号公報（以下、文献２という）及び特許第２
８０３６６１号公報（以下、文献３という）に開示され
ている。
５５７１５号公報（以下、文献２という）及び特許第２
８０３６６１号公報（以下、文献３という）に開示され
ている。
【０００５】
【発明が解決しようとする課題】文献１の第１の問題点
は、あらかじめメモリ部にビット長分の拡散符号を記憶
させておく点である。その理由は、スペクトラム拡散通
信を移動通信の分野に応用した場合、複数の基地局を識
別するために更に符号長の長い拡散符号を用いることが
予想され、その場合には記憶させておくメモリの容量が
増えてしまうからである。
は、あらかじめメモリ部にビット長分の拡散符号を記憶
させておく点である。その理由は、スペクトラム拡散通
信を移動通信の分野に応用した場合、複数の基地局を識
別するために更に符号長の長い拡散符号を用いることが
予想され、その場合には記憶させておくメモリの容量が
増えてしまうからである。
【０００６】文献１の第２の問題点は、相対パス情報が
一つしか入力されていない点である。その理由は、スペ
クトラム拡散では複数のマルチパスを受信し合成するこ
とによって利得をあげることを特徴としているが、複数
のパスを受信しようとする場合には複数のメモリブロッ
クを持つ必要があり回路規模が増大してしまうからであ
る。又、文献２及び３にもこれらの問題点を解決する手
段は開示されていない。
一つしか入力されていない点である。その理由は、スペ
クトラム拡散では複数のマルチパスを受信し合成するこ
とによって利得をあげることを特徴としているが、複数
のパスを受信しようとする場合には複数のメモリブロッ
クを持つ必要があり回路規模が増大してしまうからであ
る。又、文献２及び３にもこれらの問題点を解決する手
段は開示されていない。
【０００７】そこで本発明の目的は、各パスの拡散符号
発生回路を比較的小容量のメモリと、比較的小規模の回
路とにより構成することが可能なスペクトラム拡散通信
用受信機を提供することにある。
発生回路を比較的小容量のメモリと、比較的小規模の回
路とにより構成することが可能なスペクトラム拡散通信
用受信機を提供することにある。
【０００８】
【課題を解決するための手段】前記課題を解決するため
に本発明は、マルチパス伝搬路からの各パスにおける遅
延情報が格納される遅延情報格納手段と、拡散符号を発
生する拡散符号発生手段と、この拡散符号発生手段で発
生した拡散符号が順次格納される回転バッファと、前記
遅延情報格納手段に格納された遅延情報に応じて前記回
転バッファより前記拡散符号を読出す拡散符号読出し手
段とを含むことを特徴とする。
に本発明は、マルチパス伝搬路からの各パスにおける遅
延情報が格納される遅延情報格納手段と、拡散符号を発
生する拡散符号発生手段と、この拡散符号発生手段で発
生した拡散符号が順次格納される回転バッファと、前記
遅延情報格納手段に格納された遅延情報に応じて前記回
転バッファより前記拡散符号を読出す拡散符号読出し手
段とを含むことを特徴とする。
【０００９】又、本発明による他の発明は、前記遅延情
報格納手段に格納された遅延情報を時分割に選択する選
択手段をさらに含み、前記拡散符号読出し手段はこの選
択手段で選択された遅延情報に応じて前記回転バッファ
より前記拡散符号を読出すことを特徴とする。
報格納手段に格納された遅延情報を時分割に選択する選
択手段をさらに含み、前記拡散符号読出し手段はこの選
択手段で選択された遅延情報に応じて前記回転バッファ
より前記拡散符号を読出すことを特徴とする。
【００１０】本発明によれば、拡散符号を回転バッファ
に書込むと同時に遅延情報に応じてその回転バッファよ
り拡散符号を読出すよう構成したため、拡散符号を書込
むメモリとして従来よりも小容量のメモリを用いること
が可能となる。
に書込むと同時に遅延情報に応じてその回転バッファよ
り拡散符号を読出すよう構成したため、拡散符号を書込
むメモリとして従来よりも小容量のメモリを用いること
が可能となる。
【００１１】本発明による他の発明によれば、選択手段
で選択された遅延情報に応じて回転バッファより拡散符
号を読出す、即ち回転バッファより時分割にて拡散符号
を読出すよう構成したため、回転バッファは１個で済ま
せることができる。従って、従来よりも小規模の回路で
拡散符号発生回路を構成することが可能となる。
で選択された遅延情報に応じて回転バッファより拡散符
号を読出す、即ち回転バッファより時分割にて拡散符号
を読出すよう構成したため、回転バッファは１個で済ま
せることができる。従って、従来よりも小規模の回路で
拡散符号発生回路を構成することが可能となる。
【００１２】
【発明の実施の形態】まず、本発明の概要について説明
する。本発明の各パスにおける拡散符号を生成する回路
は、各パスの遅延を時分割に選択しメモリへ書込むカウ
ンタのアドレス値から遅延分の値を減算することにより
読み出しアドレスを決定し、時分割に読み出すことによ
り複数パスの拡散符号を生成する。
する。本発明の各パスにおける拡散符号を生成する回路
は、各パスの遅延を時分割に選択しメモリへ書込むカウ
ンタのアドレス値から遅延分の値を減算することにより
読み出しアドレスを決定し、時分割に読み出すことによ
り複数パスの拡散符号を生成する。
【００１３】より具体的には、各パスの遅延情報を選択
するためのセレクタ（図２の２０）と、書込み側のアド
レスを生成するＭｂｉｔカウンタ（図２の２１）と、読
出し側のアドレスを計算する減算器（図２の２２）と、
拡散符号を一定長記憶するためのメモリ（図２の２４）
とを有する。
するためのセレクタ（図２の２０）と、書込み側のアド
レスを生成するＭｂｉｔカウンタ（図２の２１）と、読
出し側のアドレスを計算する減算器（図２の２２）と、
拡散符号を一定長記憶するためのメモリ（図２の２４）
とを有する。
【００１４】本発明では、各パスの遅延情報を時分割に
選択し、書込み側のアドレスから遅延情報を減算するこ
とにより読出し側のアドレスを生成するために、一つの
メモリを用いて複数のパスに必要な遅延後の拡散符号を
生成することが可能となる。又、メモリへ一定長の拡散
符号を書込みながら読出すため拡散符号の符号長が長い
ものにも対応が可能となる。
選択し、書込み側のアドレスから遅延情報を減算するこ
とにより読出し側のアドレスを生成するために、一つの
メモリを用いて複数のパスに必要な遅延後の拡散符号を
生成することが可能となる。又、メモリへ一定長の拡散
符号を書込みながら読出すため拡散符号の符号長が長い
ものにも対応が可能となる。
【００１５】以下、本発明の実施の形態について添付図
面を参照しながら説明する。まず、第１の実施の形態に
ついて説明する。図１は本発明に係るスペクトラム拡散
通信用受信機のベースバンド処理部の構成図である。図
１を参照して、ベースバンド処理部は相関器１０と、パ
ス検索部１１と、拡散符号発生部１２と、拡散符号生成
部１３と、相関器１５と、相関値合成部１６と、受信デ
ータ復調部１７とを含んで構成される。
面を参照しながら説明する。まず、第１の実施の形態に
ついて説明する。図１は本発明に係るスペクトラム拡散
通信用受信機のベースバンド処理部の構成図である。図
１を参照して、ベースバンド処理部は相関器１０と、パ
ス検索部１１と、拡散符号発生部１２と、拡散符号生成
部１３と、相関器１５と、相関値合成部１６と、受信デ
ータ復調部１７とを含んで構成される。
【００１６】無線周波数からベースバンド周波数に変換
されたデータは受信データとして相関器１０へ入力され
る。ここでは、拡散符号発生部１２から発生される拡散
符号を掛け合わせることにより受信データの相関値を得
ることができる。受信データに対して拡散符号を時間軸
にずらすことにより各遅延時間での相関値を得ることが
でき、この結果をパス検索部１１へ渡す。
されたデータは受信データとして相関器１０へ入力され
る。ここでは、拡散符号発生部１２から発生される拡散
符号を掛け合わせることにより受信データの相関値を得
ることができる。受信データに対して拡散符号を時間軸
にずらすことにより各遅延時間での相関値を得ることが
でき、この結果をパス検索部１１へ渡す。
【００１７】パス検索部１１では各遅延時間における相
関値から相関の強い遅延時間を求め、パス遅延後の拡散
符号生成部１３へ報知する。パス遅延後の拡散符号生成
部１３では、パス検索部１１から得られる遅延情報を元
に拡散符号発生部１２で発生される拡散符号に各パスの
遅延を加える。
関値から相関の強い遅延時間を求め、パス遅延後の拡散
符号生成部１３へ報知する。パス遅延後の拡散符号生成
部１３では、パス検索部１１から得られる遅延情報を元
に拡散符号発生部１２で発生される拡散符号に各パスの
遅延を加える。
【００１８】相関器１５では、受信データにパス遅延後
の拡散符号生成部１３で得られた各パスの拡散符号を掛
け合わせることにより各パスの相関値を求めることがで
きる。その後相関値合成部１６にて各パスの相関値を合
成する。ここで得られるデータはあくまで逆拡散による
復調結果のため、受信データ復調部１７によりデータの
復調を行う。
の拡散符号生成部１３で得られた各パスの拡散符号を掛
け合わせることにより各パスの相関値を求めることがで
きる。その後相関値合成部１６にて各パスの相関値を合
成する。ここで得られるデータはあくまで逆拡散による
復調結果のため、受信データ復調部１７によりデータの
復調を行う。
【００１９】次に図２を用いて本発明の詳細を説明す
る。図２は図１におけるパス遅延後の拡散符号生成部１
３の構成図である。図２を参照して、拡散符号生成部１
３はセレクタ２０と、Ｍｂｉｔカウンタ２１と、減算器
２２と、拡散符号発生部２３と、メモリ２４と、Ｆ／Ｆ
（フリップ・フロップ）２５と、メモリ制御部２６とを
含んで構成される。
る。図２は図１におけるパス遅延後の拡散符号生成部１
３の構成図である。図２を参照して、拡散符号生成部１
３はセレクタ２０と、Ｍｂｉｔカウンタ２１と、減算器
２２と、拡散符号発生部２３と、メモリ２４と、Ｆ／Ｆ
（フリップ・フロップ）２５と、メモリ制御部２６とを
含んで構成される。
【００２０】セレクタ２０はパス検索部１１（図１参
照）から得られる各パスの遅延情報を時分割にて選択す
るものである。ある時間における遅延が選択されると減
算器２２ではＭｂｉｔカウンタ２１から得られるカウン
タ値から選択されたパスの遅延情報が減算される。Ｍｂ
ｉｔカウンタ２１で生成されるカウンタ値はメモリ２４
への書き込みアドレスを生成し、又、減算器２２で減算
された値はメモリ２４から読み出す際のアドレスを生成
している。
照）から得られる各パスの遅延情報を時分割にて選択す
るものである。ある時間における遅延が選択されると減
算器２２ではＭｂｉｔカウンタ２１から得られるカウン
タ値から選択されたパスの遅延情報が減算される。Ｍｂ
ｉｔカウンタ２１で生成されるカウンタ値はメモリ２４
への書き込みアドレスを生成し、又、減算器２２で減算
された値はメモリ２４から読み出す際のアドレスを生成
している。
【００２１】拡散符号発生部２３は拡散符号を常に発生
し、Ｍｂｉｔカウンタ２１のアドレス値に対応するデー
タが常にメモリ２４へ書き込まれている。減算器２２で
生成されたアドレスを元にメモリ２４から各パスの遅延
した拡散符号が読み出される。Ｆ／Ｆ２５では時分割さ
れた各パスの拡散符号が同じタイミングにてリタイミン
グされ、各パスの拡散符号として図２の相関器へと出力
される。又、メモリ制御部２６はメモリ２４へのデータ
書込みタイミング及び読出しタイミングを制御してい
る。
し、Ｍｂｉｔカウンタ２１のアドレス値に対応するデー
タが常にメモリ２４へ書き込まれている。減算器２２で
生成されたアドレスを元にメモリ２４から各パスの遅延
した拡散符号が読み出される。Ｆ／Ｆ２５では時分割さ
れた各パスの拡散符号が同じタイミングにてリタイミン
グされ、各パスの拡散符号として図２の相関器へと出力
される。又、メモリ制御部２６はメモリ２４へのデータ
書込みタイミング及び読出しタイミングを制御してい
る。
【００２２】次に、第１の実施の形態の動作の詳細につ
いて説明する。図３はパス遅延後の拡散符号生成部１３
の動作を示すタイミングチャートである。図２のセレク
タ２０に入力される各パスの遅延情報は図１のパス検索
部１１で決定されるものであり、受信データの相関を求
める際に到来電波がどの程度遅れてきたことを示し、こ
のタイミングで拡散符号を逆拡散することにより、強い
相関を持ち、データを復号することができることにな
る。ここでは、入力がＮ（Ｎは正の整数）本あるため、
最大Ｎパスの相関値を求めることができる。
いて説明する。図３はパス遅延後の拡散符号生成部１３
の動作を示すタイミングチャートである。図２のセレク
タ２０に入力される各パスの遅延情報は図１のパス検索
部１１で決定されるものであり、受信データの相関を求
める際に到来電波がどの程度遅れてきたことを示し、こ
のタイミングで拡散符号を逆拡散することにより、強い
相関を持ち、データを復号することができることにな
る。ここでは、入力がＮ（Ｎは正の整数）本あるため、
最大Ｎパスの相関値を求めることができる。
【００２３】続いてＭｂｉｔカウンタ２１の動作につい
て説明する。このカウンタ２１はメモリ２４へ拡散符号
発生部２３で発生された拡散符号を書き込む際のアドレ
スを発生するものである。カウンタ２１のｂｉｔ数はメ
モリ空間の大きさによって変わってくる。例えばパスの
遅延を２５６チップまで保証したい場合、２５６のアド
レスが存在することになるため８ｂｉｔのカウンタが必
要となる。つまりパスの許容される遅延分によりこのカ
ウンタのｂｉｔ数が決まることになる。つまりメモリ２
４はカウンタ値に応じて常に拡散符号が書込まれ、同時
に読出しも行われる回転バッファ（リングバッファ）に
なっている。読出し側のアドレスは減算器２２において
書き込みのアドレスから遅延時間分の値を減算すること
により求めることができる。
て説明する。このカウンタ２１はメモリ２４へ拡散符号
発生部２３で発生された拡散符号を書き込む際のアドレ
スを発生するものである。カウンタ２１のｂｉｔ数はメ
モリ空間の大きさによって変わってくる。例えばパスの
遅延を２５６チップまで保証したい場合、２５６のアド
レスが存在することになるため８ｂｉｔのカウンタが必
要となる。つまりパスの許容される遅延分によりこのカ
ウンタのｂｉｔ数が決まることになる。つまりメモリ２
４はカウンタ値に応じて常に拡散符号が書込まれ、同時
に読出しも行われる回転バッファ（リングバッファ）に
なっている。読出し側のアドレスは減算器２２において
書き込みのアドレスから遅延時間分の値を減算すること
により求めることができる。
【００２４】図３を参照して、例えばこのタイミングチ
ャートでは書込み側のＭｂｉｔカウンタ２１が”５，
６，７，８，，，”といったようにカウントアップされ
ている（図３の４０参照）。又、図３の４１では各パス
の遅延時間がそれぞれ設定されている。例えばパス遅延
＃０では遅延時間が”２”と設定されているため、読み
側のアドレスとしては”５”から”２”を減算し”３”
となる（４２の４２ａ参照）。つまり、書込み側ではア
ドレス”５”に対応している拡散符号を書込んでいる
が、読み側ではアドレス”３”に対応する拡散符号を読
み出していることとなり、時間的に”２”分の遅延が生
じていることとなる。同様に遅延情報パス＃１では”
３”の遅延が設定されているため、アドレス”５”に対
応している拡散符号を書込んでいるが、読み込み側で
は”３”を減算したアドレス”２”の内容が読み出され
ることになる（４２の４２ｂ参照）。
ャートでは書込み側のＭｂｉｔカウンタ２１が”５，
６，７，８，，，”といったようにカウントアップされ
ている（図３の４０参照）。又、図３の４１では各パス
の遅延時間がそれぞれ設定されている。例えばパス遅延
＃０では遅延時間が”２”と設定されているため、読み
側のアドレスとしては”５”から”２”を減算し”３”
となる（４２の４２ａ参照）。つまり、書込み側ではア
ドレス”５”に対応している拡散符号を書込んでいる
が、読み側ではアドレス”３”に対応する拡散符号を読
み出していることとなり、時間的に”２”分の遅延が生
じていることとなる。同様に遅延情報パス＃１では”
３”の遅延が設定されているため、アドレス”５”に対
応している拡散符号を書込んでいるが、読み込み側で
は”３”を減算したアドレス”２”の内容が読み出され
ることになる（４２の４２ｂ参照）。
【００２５】そして、４３のバスアドレス出力として
は、バス＃０に対しては２，バス＃１に対しては１，バ
ス＃Ｎ−１に対しては３が出力される。先の４２におけ
る読出しアドレスより数値が１だけ小さいのはＦ／Ｆ２
５は減算器２２の読出しタイミングより１クロック後に
セットされるからである。
は、バス＃０に対しては２，バス＃１に対しては１，バ
ス＃Ｎ−１に対しては３が出力される。先の４２におけ
る読出しアドレスより数値が１だけ小さいのはＦ／Ｆ２
５は減算器２２の読出しタイミングより１クロック後に
セットされるからである。
【００２６】本発明では書込み側で１アドレス分のデー
タを書込む時間でＮ個のデータを読出すために書込みに
対して読出し側ではＮ倍のスピードで読出す必要があ
る。この書込み読出し制御をメモリ制御部２６が行って
いる（図２参照）。このように様々な遅延時間をセレク
タ２０により設定し選択することにより読出し側では各
パスの遅延後の拡散符号出力を得ることができる。
タを書込む時間でＮ個のデータを読出すために書込みに
対して読出し側ではＮ倍のスピードで読出す必要があ
る。この書込み読出し制御をメモリ制御部２６が行って
いる（図２参照）。このように様々な遅延時間をセレク
タ２０により設定し選択することにより読出し側では各
パスの遅延後の拡散符号出力を得ることができる。
【００２７】本発明では常に書込みをしながら読出しを
行うため、パスを遅延させる時間はメモリサイズによっ
て決定される。つまり、遅延分散の大きい電波を受信す
る際は大きなメモリを持つ必要がある。しかしながら、
従来のようにあらかじめメモリにビット長分の拡散符号
を記憶させ、その拡散符号を遅延させるのではなく、発
生される拡散符号を書込みながら一方で読出しを行うた
め、周期の長い拡散符号に対しても随時拡散符号を遅延
させることが可能となる。メモリから読出した値はＦ／
Ｆ２５によってリタイミングされ、各パスの遅延した拡
散符号を同時に出力することが可能となる（図３の４３
参照）。
行うため、パスを遅延させる時間はメモリサイズによっ
て決定される。つまり、遅延分散の大きい電波を受信す
る際は大きなメモリを持つ必要がある。しかしながら、
従来のようにあらかじめメモリにビット長分の拡散符号
を記憶させ、その拡散符号を遅延させるのではなく、発
生される拡散符号を書込みながら一方で読出しを行うた
め、周期の長い拡散符号に対しても随時拡散符号を遅延
させることが可能となる。メモリから読出した値はＦ／
Ｆ２５によってリタイミングされ、各パスの遅延した拡
散符号を同時に出力することが可能となる（図３の４３
参照）。
【００２８】次に、第２の実施の形態について説明す
る。図４は第２の実施の形態（パス遅延後の拡散符号生
成部１３）の構成図、図５は第２の実施の形態の動作を
示すタイミングチャートである。なお、図４において図
２の第１の実施の形態の構成図と同様の構成部分につい
ては同一番号を付し、その説明を省略する。図４から分
かるように、第２の実施の形態と第１の実施の形態との
構成上の相違点はメモリ２４のポート数と、メモリ制御
部３１だけである。
る。図４は第２の実施の形態（パス遅延後の拡散符号生
成部１３）の構成図、図５は第２の実施の形態の動作を
示すタイミングチャートである。なお、図４において図
２の第１の実施の形態の構成図と同様の構成部分につい
ては同一番号を付し、その説明を省略する。図４から分
かるように、第２の実施の形態と第１の実施の形態との
構成上の相違点はメモリ２４のポート数と、メモリ制御
部３１だけである。
【００２９】第２の実施の形態では、図２のメモリ２４
をシングル入出力のメモリを用いた場合として説明す
る。第１の実施の形態と同様に書き込みアドレスはＭｂ
ｉｔカウンタ２１より発生し、読出しアドレスはＭｂｉ
ｔカウンタ２１の値から各パスの遅延情報を減算器２２
によって減算することにより求める。第１の実施の形態
では書込みと読出しのアドレスとデータはそれぞれのポ
ートより得ていたが、第２の実施の形態ではシングルポ
ートのメモリを用い、書込みと読出しを時分割に行うこ
とにより実現する。
をシングル入出力のメモリを用いた場合として説明す
る。第１の実施の形態と同様に書き込みアドレスはＭｂ
ｉｔカウンタ２１より発生し、読出しアドレスはＭｂｉ
ｔカウンタ２１の値から各パスの遅延情報を減算器２２
によって減算することにより求める。第１の実施の形態
では書込みと読出しのアドレスとデータはそれぞれのポ
ートより得ていたが、第２の実施の形態ではシングルポ
ートのメモリを用い、書込みと読出しを時分割に行うこ
とにより実現する。
【００３０】図５のタイミングチャートを参照すると、
図５の５０は書込みアドレスの値であり、１／（Ｎ＋
１）の時間で書込みを終了する。その後書込みアドレス
値から各パスの遅延時間を減算した値により読出しアド
レスを生成し、そのアドレスのデータを用いて時分割に
各パスの拡散符号を読出す。書込み（Ｗｒｉｔｅ）と読
出し（Ｒｅａｄ）のストローブ（ｓｔｒｏｂｅ）信号を
図５の５３に示す。読出しが終わった値はＦ／Ｆ２５に
よってリタイミングされ、各パスの拡散符号を発生する
（図５の５４参照）。
図５の５０は書込みアドレスの値であり、１／（Ｎ＋
１）の時間で書込みを終了する。その後書込みアドレス
値から各パスの遅延時間を減算した値により読出しアド
レスを生成し、そのアドレスのデータを用いて時分割に
各パスの拡散符号を読出す。書込み（Ｗｒｉｔｅ）と読
出し（Ｒｅａｄ）のストローブ（ｓｔｒｏｂｅ）信号を
図５の５３に示す。読出しが終わった値はＦ／Ｆ２５に
よってリタイミングされ、各パスの拡散符号を発生する
（図５の５４参照）。
【００３１】例えば、図５を参照すると、まずアドレス
５をメモリ２４に書込み（Ｒｅａｄ／Ｗｒｉｔｅアドレ
ス５２の５２ａ参照）、次にアドレス３を読出し（同５
２の５２ｂ参照）、以後アドレス２，…，４を順次読出
す。この書込み読出しタイミングをメモリ制御部３１が
制御している。
５をメモリ２４に書込み（Ｒｅａｄ／Ｗｒｉｔｅアドレ
ス５２の５２ａ参照）、次にアドレス３を読出し（同５
２の５２ｂ参照）、以後アドレス２，…，４を順次読出
す。この書込み読出しタイミングをメモリ制御部３１が
制御している。
【００３２】
【発明の効果】本発明によれば、マルチパス伝搬路から
の各パスにおける遅延時間情報が格納される遅延時間情
報格納手段と、拡散符号を発生する拡散符号発生手段
と、この拡散符号発生手段で発生した拡散符号が順次格
納される回転バッファと、前記遅延時間情報格納手段に
格納された遅延時間情報に応じて前記回転バッファより
前記拡散符号を読出す拡散符号読出し手段とを含んで構
成したため、即ち拡散符号を回転バッファに書込むと同
時に遅延時間情報に応じてその回転バッファより拡散符
号を読出すよう構成したため、拡散符号を書込むメモリ
として従来よりも小容量のメモリを用いることが可能と
なる。
の各パスにおける遅延時間情報が格納される遅延時間情
報格納手段と、拡散符号を発生する拡散符号発生手段
と、この拡散符号発生手段で発生した拡散符号が順次格
納される回転バッファと、前記遅延時間情報格納手段に
格納された遅延時間情報に応じて前記回転バッファより
前記拡散符号を読出す拡散符号読出し手段とを含んで構
成したため、即ち拡散符号を回転バッファに書込むと同
時に遅延時間情報に応じてその回転バッファより拡散符
号を読出すよう構成したため、拡散符号を書込むメモリ
として従来よりも小容量のメモリを用いることが可能と
なる。
【００３３】又、本発明による他の発明によれば、前記
遅延時間情報格納手段に格納された遅延時間情報を時分
割に選択する選択手段をさらに含み、前記拡散符号読出
し手段はこの選択手段で選択された遅延時間情報に応じ
て前記回転バッファより前記拡散符号を読出す構成であ
るため、即ち回転バッファより時分割にて拡散符号を読
出す構成であるため、回転バッファは１個で済ませるこ
とができる。従って、従来よりも小規模の回路で拡散符
号発生回路を構成することが可能となる。
遅延時間情報格納手段に格納された遅延時間情報を時分
割に選択する選択手段をさらに含み、前記拡散符号読出
し手段はこの選択手段で選択された遅延時間情報に応じ
て前記回転バッファより前記拡散符号を読出す構成であ
るため、即ち回転バッファより時分割にて拡散符号を読
出す構成であるため、回転バッファは１個で済ませるこ
とができる。従って、従来よりも小規模の回路で拡散符
号発生回路を構成することが可能となる。
【図１】本発明に係るスペクトラム拡散通信用受信機の
ベースバンド処理部の構成図である。
ベースバンド処理部の構成図である。
【図２】パス遅延後の拡散符号生成部１３の構成図であ
る。
る。
【図３】パス遅延後の拡散符号生成部１３の動作を示す
タイミングチャートである。
タイミングチャートである。
【図４】第２の実施の形態（パス遅延後の拡散符号生成
部１３）の構成図である。
部１３）の構成図である。
【図５】第２の実施の形態の動作を示すタイミングチャ
ートである。
ートである。
【図６】文献１に開示された拡散符号発生回路の構成図
である。
である。
１０，１５ 相関器 １１ パス検索部 １２ 拡散符号発生部 １３ 拡散符号生成部 １６ 相関値合成部 １７ 受信データ復調部 ２０ セレクタ ２１ Ｍｂｉｔカウンタ ２２ 減算器 ２３ 拡散符号発生部 ２４ メモリ ２５ Ｆ／Ｆ ２６，３１ メモリ制御部
Claims (8)
- 【請求項１】 マルチパス伝搬路からの各パスにおける
遅延情報が格納される遅延情報格納手段と、拡散符号を
発生する拡散符号発生手段と、この拡散符号発生手段で
発生した拡散符号が順次格納される回転バッファと、前
記遅延情報格納手段に格納された遅延情報に応じて前記
回転バッファより前記拡散符号を読出す拡散符号読出し
手段とを含むことを特徴とするスペクトラム拡散通信用
受信機。 - 【請求項２】 前記遅延情報格納手段に格納された遅延
情報を時分割に選択する選択手段をさらに含み、前記拡
散符号読出し手段はこの選択手段で選択された遅延情報
に応じて前記回転バッファより前記拡散符号を読出すこ
とを特徴とする請求項１記載のスペクトラム拡散通信用
受信機。 - 【請求項３】 前記拡散符号読出し手段は前記回転バッ
ファへ前記拡散符号を書込む書込みアドレスから前記遅
延情報に示される遅延分だけ減じた値を読出しアドレス
とすることを特徴とする請求項１又は２記載のスペクト
ラム拡散通信用受信機。 - 【請求項４】 前記回転バッファは書込みと読出しが別
々のポートを有することを特徴とする請求項１乃至３い
ずれかに記載のスペクトラム拡散通信用受信機。 - 【請求項５】 前記回転バッファへの前記拡散符号の書
込み及び読出しを同時に実行させる回転バッファ制御手
段をさらに含むことを特徴とする請求項１乃至４いずれ
かに記載のスペクトラム拡散通信用受信機。 - 【請求項６】 前記回転バッファは書込みと読出しが共
用のポートを有することを特徴とする請求項１乃至３い
ずれかに記載のスペクトラム拡散通信用受信機。 - 【請求項７】 前記回転バッファへの前記拡散符号の書
込み及び読出しを時分割に実行させる回転バッファ制御
手段をさらに含むことを特徴とする請求項１，２，３又
は６いずれかに記載のスペクトラム拡散通信用受信機。 - 【請求項８】 前記回転バッファ制御手段は前記回転バ
ッファへの書込みが１回に対して、読出しを時分割に実
行させることを特徴とする請求項１，２，３６又は７い
ずれかに記載のスペクトラム拡散通信用受信機。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16176899A JP2000349681A (ja) | 1999-06-09 | 1999-06-09 | スペクトラム拡散通信用受信機 |
| SE0002167A SE520451C2 (sv) | 1999-06-09 | 2000-06-09 | Mottagare och sätt att generea spridningskoder i ett kommunikationssystem med spritt spektrum |
| KR10-2000-0031583A KR100380770B1 (ko) | 1999-06-09 | 2000-06-09 | 확산 스펙트럼 수신기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16176899A JP2000349681A (ja) | 1999-06-09 | 1999-06-09 | スペクトラム拡散通信用受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000349681A true JP2000349681A (ja) | 2000-12-15 |
Family
ID=15741541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16176899A Pending JP2000349681A (ja) | 1999-06-09 | 1999-06-09 | スペクトラム拡散通信用受信機 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2000349681A (ja) |
| KR (1) | KR100380770B1 (ja) |
| SE (1) | SE520451C2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001089126A1 (fr) * | 2000-05-19 | 2001-11-22 | Mitsubishi Denki Kabushiki Kaisha | Recepteur et procede de generation de code d'etalement inverse |
| WO2003094380A1 (en) * | 2002-04-30 | 2003-11-13 | Qualcomm Incorporated | Rom-based pn generation for wireless communication |
| JP2008527912A (ja) * | 2005-01-14 | 2008-07-24 | トムソン ライセンシング | Ｃｄｍａ用のｒａｍベーススクランブル符号生成装置 |
| US7692581B2 (en) | 2006-10-26 | 2010-04-06 | Seiko Epson Corporation | Positioning device, electronic instrument, and storage medium storing program |
| US8059776B2 (en) | 2005-01-14 | 2011-11-15 | Thomson Licensing | Method and system for sub-chip resolution for secondary cell search |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020031667A (ko) * | 2000-10-23 | 2002-05-03 | 류하영 | 순차 다중경로 신호합침을 이용한 무선 이동통신 시스템의다중경로 수신기 및 다중경로 수신방법 |
| KR100488078B1 (ko) * | 2000-12-21 | 2005-05-09 | 엘지전자 주식회사 | 이동 통신 시스템 수신단의 파일럿 신호 검색기 및 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5912644A (ja) * | 1982-07-12 | 1984-01-23 | Omron Tateisi Electronics Co | スペクトラム拡散通信装置の同期方式 |
| JPS648717A (en) * | 1987-07-01 | 1989-01-12 | Nec Corp | Pseudo noise series code generating circuit |
| JP3106668B2 (ja) * | 1992-03-25 | 2000-11-06 | 横河電機株式会社 | ディジタル変調用疑似雑音発生器 |
| JPH0955715A (ja) * | 1995-08-11 | 1997-02-25 | Toshiba Corp | スペクトル拡散無線通信装置 |
| JPH09130299A (ja) * | 1995-10-31 | 1997-05-16 | Fujitsu Ltd | スペクトラム拡散信号受信装置 |
-
1999
- 1999-06-09 JP JP16176899A patent/JP2000349681A/ja active Pending
-
2000
- 2000-06-09 KR KR10-2000-0031583A patent/KR100380770B1/ko not_active IP Right Cessation
- 2000-06-09 SE SE0002167A patent/SE520451C2/sv not_active IP Right Cessation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001089126A1 (fr) * | 2000-05-19 | 2001-11-22 | Mitsubishi Denki Kabushiki Kaisha | Recepteur et procede de generation de code d'etalement inverse |
| WO2003094380A1 (en) * | 2002-04-30 | 2003-11-13 | Qualcomm Incorporated | Rom-based pn generation for wireless communication |
| US6937643B2 (en) | 2002-04-30 | 2005-08-30 | Qualcomm Inc | ROM-based PN generation for wireless communication |
| CN100350754C (zh) * | 2002-04-30 | 2007-11-21 | 高通股份有限公司 | 在正交接收机内的幅度和相位不平衡校准和补偿 |
| JP2008527912A (ja) * | 2005-01-14 | 2008-07-24 | トムソン ライセンシング | Ｃｄｍａ用のｒａｍベーススクランブル符号生成装置 |
| US8059776B2 (en) | 2005-01-14 | 2011-11-15 | Thomson Licensing | Method and system for sub-chip resolution for secondary cell search |
| US7692581B2 (en) | 2006-10-26 | 2010-04-06 | Seiko Epson Corporation | Positioning device, electronic instrument, and storage medium storing program |
| US7973712B2 (en) | 2006-10-26 | 2011-07-05 | Seiko Epson Corporation | Positioning device, electronic instrument, and storage medium storing program |
| US8022871B2 (en) | 2006-10-26 | 2011-09-20 | Seiko Epson Corporation | Positioning device, electronic instrument, and storage medium storing program |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100380770B1 (ko) | 2003-04-18 |
| SE520451C2 (sv) | 2003-07-08 |
| SE0002167L (sv) | 2000-12-10 |
| SE0002167D0 (sv) | 2000-06-09 |
| KR20010007309A (ko) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020141489A1 (en) | Correlation circuit for spread spectrum | |
| US6707844B1 (en) | Synchronous circuit and receiver | |
| JP4426678B2 (ja) | 第１および第２ステージ用の簡略化セル検索方式 | |
| WO2005076493A1 (en) | Post despreading interpolation in cdma systems | |
| JP2000349681A (ja) | スペクトラム拡散通信用受信機 | |
| US7035318B2 (en) | Receiving unit and semiconductor device | |
| EP1107467A2 (en) | Wireless communication device and method of predicting a frame rate in a CDMA communication system | |
| KR100430185B1 (ko) | 메모리 회로, 파일럿 신호 내삽 동기 검파 회로, cdma 수신기 및 액세스 제어 방법 | |
| Harju et al. | A flexible Rake Receiver Architecture for WCDMA mobile terminals | |
| US20010024467A1 (en) | Spreading code generation apparatus and CDMA receiver | |
| JP3398708B2 (ja) | スペクトル拡散受信装置 | |
| JP2002164812A (ja) | スペクトラム拡散通信用パスサーチ回路 | |
| US6965635B2 (en) | Matched filter and method for determining correlation | |
| JP3247038B2 (ja) | レイク受信装置及び復調データ合成装置 | |
| JP4463683B2 (ja) | 多重伝搬路受信用遅延線 | |
| JP3029389B2 (ja) | レイク方式の復調装置 | |
| WO2011072525A1 (zh) | 用于多径搜索的码片相关实现方法和装置 | |
| KR100617697B1 (ko) | 이동통신 시스템에서 레이크 수신기의 데이터 컴바이닝 방법 | |
| JP2000312166A (ja) | Ｃｄｍａ通信方式における相関器及び復調回路 | |
| JP3583349B2 (ja) | 受信機および逆拡散符号生成方法 | |
| JP3384503B2 (ja) | 復調装置 | |
| JP3079796B2 (ja) | 受信処理方法 | |
| JP2000252955A (ja) | 受信装置及び受信方法 | |
| JP2000278180A (ja) | Ｃｄｍａ受信機 | |
| JP3247037B2 (ja) | レイク受信装置 |