KR20010007309A

KR20010007309A - 확산 스펙트럼 수신기

Info

Publication number: KR20010007309A
Application number: KR1020000031583A
Authority: KR
Inventors: 야사끼다까히로
Original assignee: 가네꼬 히사시; 닛본 덴기 가부시끼가이샤
Priority date: 1999-06-09
Filing date: 2000-06-09
Publication date: 2001-01-26
Also published as: SE0002167D0; SE520451C2; KR100380770B1; SE0002167L; JP2000349681A

Abstract

하드웨어와 메모리 용량이 감소된 확산 코드 발생기를 갖는 확산 스펙트럼 수신기가 개시된다. 다중경로 채널내의 선정된 개수의 각각의 경로에 대한 지연값이 검출된다. 링 버퍼는 순차적인 기입 어드레스로 확산 코드를 선정된 길이만큼 순차적으로 저장하기 위하여 제공된다. 이 링 버퍼는 확산 코드가 순차적인 기입 어드레스로부터 상기 각 경로에 대한 지연값을 차감함으로써 결정된 순차적인 판독 어드레스로 상기 링 버퍼로부터 판독되도록 제어된다.

Description

확산 스펙트럼 수신기{SPREAD SPECTRUM RECEIVER}

본 발명은 확산 스펙트럼 통신 시스템에 사용하기 위한 수신기에 관한 것으로, 특히 다중경로 조건하에서 확산 스펙트럼 수신기용 확산 코드 생성 기술에 관한 것이다.

각 다중 전송 경로용 확산 코드를 생성하도록 설계된 몇가지 확산 코드 생성 기술이 제안되어 왔다.

일본 특허 출원 무심사 공보 제9-55715(제1 공보)에서, 확산 스펙트럼 수신기에는 각각이 PN 코드 데이타를 기억하는 판독 전용 메모리(ROM)를 포함하는 PN(pseudo noise) 코드를 갖는 복수개의 복조기가 제공된다. ROM의 판독 어드레스(이하, ROM 어드레스라 칭함)는 제어기에 의해 래치되고 모니터링된다. 이 제어기는 래치된 ROM 어드레스로부터 상관 PN 어드레스를 생성한다. 이 상관 PN 어드레스는 어드레스 카운터에 의해 발생된 베이스 어드레스에 부가되고 그 결과는 ROM 어드레스로서 사용되어 ROM으로부터 PN 시퀀스를 판독한다.

일본 특허 공보 제2803661호(제2 공보)에서, 각 채널용 확산 코드는 각 채널용으로 제공된 쇼트 코드 메모리에 미리 연산되고 기입된다. 채널용 확산 코드는 대응하는 쇼트 코드 메모리로부터 판독되고 채널의 입력 신호를 스펙트럼 확산하는데 사용된다.

일본 특허 출원 무심사 공보 제9-36778호(제3 공보)에서, 확산 스펙트럼 수신기에는 어드레스 발생기, 어드레스 카운터 및 메모리를 포함하는 확산 코드 발생기가 제공된다. 어드레스 발생기는 동기 획득부로부터 수신된 상관 경로 정보와 베이스 인덱스를 부가함으로써 동기 어드레스를 생성한다. 어드레스 카운터는 칩 클럭에 따라 0부터 N-1까지 카운팅하기 위한 N 스케일의 카운터이다. 메모리는 선정된 길이에 대한 용량을 가지고 입력 신호를 역확산하는데 사용될 확산 코드를 저장한다. 어드레스 발생기로부터 경로 스위치 요구를 수신할 때에만, 어드레스 카운터는 어드레스 발생기로부터 동기 어드레스를 로딩하여 이를 메모리에 판독 어드레스로서 출력한다. 이는 확산 코드가 메모리로부터 판독될 동기 어드레스로부터 시작하게 한다. 상관 경로 정보가 베이스 인덱스로부터의 상관 위상 시프트를 제공하기 때문에, 정확한 위상을 갖는 확산 코드가 구해질 수 있다.

그러나, 제1 및 제2 공보에 개시된 종래의 확산 코드 발생기는 복수개의 PN 코드 메모리들을 필요로 하기 때문에, 하드웨어의 양이 증가하게 된다.

제3 공보에 개시된 나머지 종래의 확산 코드 발생기는 선정된 길이의 확산 코드를 저장하는 단 하나의 메모리를 사용하는 위상 조절된 확산 코드를 생성할 수 있다. 그러나, 확산 스펙트럼 통신 시스템에서 다수의 기지국을 식별하기 위하여 주기적인 확산 코드의 길이를 증가시킬 필요가 있다. 그 결과 PN 코드 메모리의 용량이 증가하게 된다. 더욱이, 복수개의 전송 경로가 수신하는 데 사용되는 경우에, 전송 경로 각각에 해당하는 복수개의 메모리 블럭들이 필요하게 되어, 하드웨어가 양적으로 증가되게 된다.

본 발명의 목적은 감소된 양의 하드웨어와 메모리 용량으로 확산 코드 발생기가 갖는 확산 스펙트럼 수신기를 제공하는 것이다.

본 발명의 특징에 따르면, 확산 스펙트럼 수신기는 다중경로 채널 내의 선정된 개수의 경로 각각에 대한 지연값을 검출하기 위한 검출기; 확산 코드를 생성하기 위한 확산 코드 발생기; 상기 확산 코드를 선정된 길이만큼 순차적으로 저장하기 위한 링 버퍼; 및 상기 경로 각각에 대한 상기 지연값에 따라 결정된 위치에서 상기 링 버퍼로부터 상기 확산 코드를 판독하기 위한 판독 제어기를 포함한다.

본 발명의 다른 특징에 따르면, 다중경로 채널 내의 N(N은 정수)개의 다중경로 신호를 수신하기 위한 확산 스펙트럼 수신기는, N개의 경로에 대한 N개의 지연값을 검출하기 위한 검출기; 수신된 확산 스펙트럼 신호를 역확산하는데 사용되는 확산 코드를 생성하기 위한 확산 코드 발생기; 상기 확산 코드를 선정된 길이만큼 저장하기 위한 메모리; 및 상기 확산 코드가 순차적인 기입 어드레스로 기입되고 상기 N개의 경로 각각에 대한 지연값에 따라 상기 순차적인 기입 어드레스로부터 발생되는 순차적인 판독 어드레스로 판독되도록 상기 메모리를 제어하는 제어기를 포함한다.

N개의 지연값은 확산 코드가 상기 순차적인 기입 어드레스로 기입되는 동안 순차적으로 선택될 수 있다. 제어기는 순차적인 기입 어드레스로부터 선택된 지연값을 차감하여 순차적인 판독 어드레스를 생성하기 위한 감산기를 포함할 수 있다. 메모리는 데이타 기입 포트와 데이타 판독 포트를 분리하여 가질 수 있다.

N개의 지연값은 확산 코드가 상기 순차적인 기입 어드레스로 기입된 후 순차적으로 선택될 수 있다. 메모리는 판독 및 기입 동작간에 공유되는 단일 데이타 포트를 가질 수 있다. 제어기는 상기 메모리의 판독 및 기입 동작을 시분할 방식으로 제어하는 것이 바람직하다.

제어기는 상기 확산 코드가 순차적인 기입 어드레스에 기입되는 시간 기간이 N개의 시간 슬롯 -상기 N개의 시간 슬롯은 상기 N개의 경로 각각에 대한 지연값에 따라 상기 순차적인 기입 어드레스로부터 발생되는 순차적인 판독 어드레스로 상기 메모리로부터 상기 확산 코드를 판독하는데 순차적으로 사용됨- 으로 분할되도록 제어하는 시분할 제어기일 수도 있다.

제어기는 순차적인 기입 어드레스가 유지되는 시간 기간이 N+1개의 시간 슬롯 -상기 N+1개의 시간 슬롯은 순차적인 기입 어드레스로 상기 메모리에 상기 확산 코드를 기입하고, 상기 N개의 경로 각각에 대한 지연값에 따라 상기 순차적인 기입 어드레스로부터 발생되는 순차적인 판독 어드레스로 상기 메모리로부터 상기 확산 코드를 판독하는데 순차적으로 사용됨- 으로 분할되도록 제어하는 시분할 제어기일 수 있다.

전술된 바와 같이, 본 발명에 따르면, 해당하는 경로 지연을 갖는 확산 코드는 메모리에 기입되는 동안 메모리로부터 판독된다. 따라서, 임의의 지연 시간을 갖는 확산 코드는 긴 기간을 갖는 확산 코드의 경우에도 하드웨어의 양적인 증가없이 생성될 수 있다.

더욱이, 대응하는 경로 지연을 갖는 확산 코드가 시분할 방식으로 메모리로부터 판독되기 때문에, 복수개의 경로 지연된 확산 코드를 생성하는데 단지 하나의 메모리만이 필요하여, 하드웨어의 양이 감소되게 된다.

도 1은 본 발명에 따른 확산 스펙트럼 수신기의 베이스밴드 처리부를 나타낸 블럭도.

도 2는 본 발명의 제1 실시예에 따른 확산 스펙트럼 수신기의 경로 지연된 확산 코드 발생기를 나타낸 블럭도.

도 3의 (A) 내지 (D)는 제1 실시예에서 경로 지연된 확산 코드 발생기의 동작을 설명하기 위한 타이밍도.

도 4는 본 발명의 제2 실시예에 따른 확산 스펙트럼 수신기의 경로 지연된 확산 코드 발생기를 나타낸 블럭도.

도 5의 (A) 내지 (E)는 제2 실시예에서 경로 지연된 확산 코드 발생기의 동작을 설명하기 위한 타이밍도.

＜도면의 주요 부분에 대한 설명＞

10 : 상관기

11 : 경로 검색기

12 : 확산 코드 발생기

13 : 경로 지연된 확산 코드 발생기

16 : 결합기

17 : 복조부

도 1을 참조하면, 본 발명에 따른 확산 스펙트럼 수신기는 무선 시스템(도시되지 않음)과 이 무선 시스템으로부터 입력된 수신된 확산 스펙트럼 데이타로부터 복조된 데이타를 생성하기 위한 역확산 및 복조 기능을 갖는 베이스밴드 처리부를 포함한다. 무선 시스템은 무선 확산 스펙트럼 신호를 수신하고 이를 무선 주파수에서 베이스밴드 주파수로 변환한다. 이 베이스밴드 주파수 신호는 베이스밴드 처리부에 수신 데이타로서 출력된다.

베이스밴드 처리부는 상관기(10), 경로 검색기(11), 확산 코드 발생기(12), 경로 지연된 확산 코드 발생기(13), N개의 상관기들 14.0 내지 14.(N-1)로 이루어진 상관기부(15), 결합기(16) 및 복조부(17)를 포함한다.

상관기(10)는 무선 시스템으로부터 수신된 데이타와 확산 코드 발생기(12)로부터의 확산 코드 SC를 입력하고 수신된 데이타와 확산 코드 SC를 곱하여 상관치를 생성한다. 수신 데이타에 대해 적시에 확산 코드를 시프팅시킴으로써, 각 지연 시간에 대한 상관치가 구해지고 경로 검색기(11)에 출력된다.

경로 검색기(11)는 상관기(10)로부터 수신된 상관치로부터 강한 상관이 발생하는 지연 시간을 검출하고 N개의 지연치 D₀- D_N-1을 지연 정보로서 경로 지연된 확산 코드 발생기(13)에 출력한다. 각 경로의 지연 정보는 대응하는 무선 신호 경로가 도달하는 지연 시간을 가리킨다.

경로 지연된 확산 코드 발생기(13)는 지연 정보에 따라 확산 코드 SC를 지연시킴으로써 N개의 경로 지연된 확산 코드 SC₀- SC_N-1을 생성한다. 각각의 상관기들 14.0 내지 14.(N-1)은 수신 데이타와 N개의 경로 지연된 확산 코드들 SC₀- SC_N-1을 곱하여 N개의 상관치를 생성한다. N개의 상관치들은 결합기(16)에 의해 결합되어 역확산 데이타를 생성한다. 역확산 데이타는 복조기(17)에 의해 복조 데이타로 복조된다.

확산 코드 발생

도 2를 참조하면, 본 발명의 제1 실시예에 따른 경로 지연된 확산 코드 발생기(13)는 선택기(21), 감산기(22), M비트 카운터(23), 메모리(링 버퍼)(24), 컨버터(25) 및 메모리 제어기(26)를 포함한다.

선택기(21)는 경로 지연된 확산 코드 발생기(13)로부터 N개의 다중 경로 #0 내지 #(N-1)에 대한 지연값 D₀- D_N-1를 입력하고 선택 타이밍 신호에 따라 지연값 D₀- D_N-1중 하나를 선택한다. 선택 지연 시간 D_SEL은 M비트 카운터(23)의 카운터 값 C로부터 선택된 지연값 D_SEL을 감산하는 감산기(22)에 출력된다. 감산기(22)의 출력 C - D_SEL은 링 버퍼로서 기능하는 메모리(24)의 판독 어드레스로서 사용된다.

M비트 카운터(23)는 선정된 클럭에 따라 카운트하여 링 버퍼(24)의 기입 어드레스로서 카운터값 C을 생성하는 어드레스 카운터이다. 확산 코드 발생기(12)에 의해 생성된 확산 코드는 링 버퍼(24)에서 카운터값 C으로 표시된 위치에 기입된다. 또한, 카운터 값 C은 전술된 판독 어드레스를 생성하는데 사용된다. 수 M의 비트는 다중 경로 #0 내지 #(N-1) 중에서 최대 허용가능한 지연차에 따라 결정된다. 예를 들면, 256개의 칩들까지의 경로 지연을 허용하기 위하여, 256(=2⁸)개의 어드레스가 필요하다. 따라서, 이 경우에, M비트 카운터(23)는 8비트 카운터이다.

확산 코드 발생기(12)의 확산 코드 SC는 기입 어드레스 C에 따라 연속적으로 링 버퍼(24)상에 기입된다. 이와 동시에, 판독 어드레스 C - D_SEL은 링 버퍼(24)에 공급된다. 따라서, 기입 확산 코드 SC는 판독 어드레스 C- D_SEL에 따라 연속적으로 판독한다. 판독 어드레스는 카운터값 C으로부터 선택된 지연값 D_SEL을 차감함으로써 발생되기 때문에, 다중 경로 #0 내지 #(N-1)에 대한 N개의 경로 지연된 확산 코드는 링 버퍼(24)로부터 순차적으로 판독된다. 바꾸어 말하자면, 링 버퍼(24)는 선택된 지연값에 따라 변화하는 지연을 판독하는 동안 확산 코드 SC가 기입되도록 제어된다.

컨버터(25)는 다중 경로 #0 내지 #(N-1)에 각기 대응하는 N개의 세트의 플립-플롭 회로를 포함한다. 컨버터(25)는 래치 타이밍 신호에 따른 링 버퍼(24)로부터 순차적으로 판독된 N개의 경로 지연된 확산 코드를 래치하고 출력 타이밍 신호에 따라 다중 경로 #0 내지 #(N-1)에 대한 각각의 N개의 경로 지연된 확산 코드를 동시에 출력한다.

메모리 제어기(26)는 링 버퍼(24)의 기록 및 판독 타이밍을 제어한다. 이 실시예에서, 링 버퍼(24)의 기록 타이밍은 M 비트 카운터(23)의 선정된 클럭과 출력 타이밍 신호에 동기된다. 링 버퍼(24)의 판독 타이밍은 선택 타이밍 신호와 래치 타이밍 신호와 동기된다. 판독 타이밍 신호의 주파수는 기록 타이밍 신호의 주파수만큼 N배 높다. 바꾸어 말하자면, 기록 동작에 대한 시간격은 N개의 타임 슬롯으로 분할되며, 다중 경로 #0 내지 #(N-1)에 대한 N개의 경로 지연된 확산 코드의 각 판독 동작에 대해 각기 사용된다.

도 3의 (A) 내지 (B)에 나타난 바와 같이, M개의 비트 카운터(23)가 증가, 즉 카운터 값 C이 변화: 0, 1, 2, 3, 4, 5, 6, 7, 8, ... 하고 각 지연값 D₀- D_N-1은 2, 3, ... , 1로 설정된다고 가정된다.

도 3의 (C)를 참조하면, 기입 어드레스 C = 5일 때, 확산 코드 SC는 링 버퍼(24)의 어드레스(5)에 기입된다. 이와 동시에, 지연값 D₀= 2이 선택 타이밍 신호에 따라 선택기(21)에 의해 선택되고 지연값 D₀= 2는 감산기(22)에 의해 기입 어드레스 C = 5로부터 차감된다. 따라서, 감산기(22)의 출력값 3(= 5 - 2)은 링 버퍼(24)에 판독 어드레스로서 출력된다. 따라서, 선택된 지연값에 대응하는 지연을 가진 확산 코드는 링 버퍼(24)로부터 판독된다. 유사하게, 지연값 D₁= 3이 선택 타이밍 신호에 따라 선택기(21)에 의해 선택될 때, 지연값 D₁= 3은 감산기(22)에 의해 기입 어드레스 C = 5로부터 차감되고 감산기(22)의 출력값 2(= 5 - 3)은 링 버퍼(24)에 판독 어드레스로서 출력된다. 다른 지연값 D₂- D_N-1과 동일하다.

이와 같은 방식으로, N개의 경로 #0 내지 #(N-1)에 대한 확산 코드 SC₀- SC_N-1은 판독 어드레스 3, 2, 1, ... 4로 링 버퍼(24)로부터 순차적으로 판독되지만 확산 코드 SC는 어드레스 5로 링 버퍼(24)에 기입된다.

도 3의 (D)를 참조하면, 확산 코드 SC₀- SC_N-1이 판독 어드레스 3, 2, 1, ... 4로 순차적으로 판독되고 래치 타이밍 신호에 따라 컨버터(25)의 플립 플롭 회로에 래치되었을 때, 래치된 확산 코드들 SC₀- SC_N-1은 M비트 카운터(23)의 한 클럭만큼 지연되는 출력 타이밍 신호에 따라 상관기부(15)에 동시 출력된다.

전술된 방식으로, N개의 경로 #0 - #(N-1)에 대한 확산 코드 SC₀- SC_N-1는 지연 정보에 해당하는 판독 어드레스로 링 버퍼(24)로부터 순차적으로 판독되는 반면에 확산 코드 SC는 각 기입 어드레스로 링 버퍼(24)에 기입된다. 전술된 바와 같이, 링 버퍼(24)는 메모리 제어기(26)에 의해 제어되어 N개의 확산 코드는 한 어드레스로 링 버퍼(24)에 데이타를 기록하는데 필요한 시간 동안 판독되도록 한다. 확산 코드 SC₀- SC_N-1가 판독 어드레스로 순차적으로 판독되고 래치 타이밍 신호에 따라 컨버터(25)에 래치되었을 때, 래치된 확산 코드들 SC₀- SC_N-1은 출력 타이밍 신호에 따라 상관기부(15)에 동시 출력된다.

링 버퍼(24)에 데이타가 기입되는 동안 링 버퍼(24)로부터 데이타가 판독되기 때문에, 최대 허용가능한 경로 지연 시간은 링 버퍼(24)의 사이즈에 따라 결정된다. 따라서, 더 큰 지연차를 갖는 다중경로 신호가 수신되는 경우에, 더 큰 용량을 갖는 링 버퍼(24)는 다중경로 신호를 극복할 필요가 있다. 그러나, 발생된 확산 코드가 링 버퍼(24)로부터 판독되는 동안 이 확산 코드가 링 버퍼(24)에 기입되기 때문에, 임의 지연 시간을 갖는 확산 코드는 하드웨어의 양적인 증가없이 긴 기간을 갖는 확산 코드의 경우에도 쉽게 생성될 수 있다.

도 4를 참조하면, 본 발명의 제2 실시예에 따른 경로 지연된 확산 코드 발생기(13)는 링 버퍼(24)와 메모리 제어기(31)의 포트들의 개수를 제외하고 도 2에 나타난 바와 같이 제1 실시예에서와 같은 동일 회로 구성을 갖는다. 여기서, 도 2를 참조하여 이미 기술된 것과 유사한 회로 블럭은 동일 참조 번호로 표시되며 이에 대한 상세 설명은 생략된다.

제2 실시예에서, 링 버퍼(24)는 단일 어드레스 포트와 단일 데이타 포트를 갖는 메모리이다. 메모리 제어기(31)는 기록 및 판독 동작이 시분할 구조에 따라 수행되도록 링 버퍼(24)를 제어한다.

도 5의 (A), (B) 및 (E)가 각기 도 3의 (A), (B) 및 (D)와 동일하기 때문에, 이에 대한 설명은 생략될 것이다. 메모리 제어기(31)의 제어 동작은 도 5의 (C)와 도 5의 (D)에 나타난 바와 같이 수행된다. 이에 대한 상세 설명은 이하에 기술될 것이다.

도 5의 (D)를 참조하면, 기입 어드레스 C = 5일 때, 메모리 제어기(31)는 확산 코드 SC가 기록 타이밍의 1/(N+1) 기간인 기록 기간동안 어드레스(5)로 링 버퍼(24)에 기록되도록 스트로우브 신호를 제어한다. 이후, 스트로우브 신호가 판독 전용으로 변경된다. 지연값 D₀= 2이 선택 타이밍 신호에 따라 선택기(21)에 의해 선택되고 지연값 D₀= 2이 감산기(22)에 의해 기입 어드레스 C = 5로부터 차감된다. 따라서, 감산기(22)의 출력값 3(= 5 - 2)은 링 버퍼(24)에 판독 어드레스로서 출력된다. 따라서, 선택된 지연값에 해당하는 지연을 갖는 확산 코드는 링 버퍼(24)로부터 판독된다. 유사하게, 지연값 D₁= 3이 선택 타이밍 신호에 따라 선택기(21)에 의해 선택될 때, 지연값 D₁= 3은 감산기(22)에 의해 기입 어드레스 C = 5로부터 차감되고 감산기(22)의 출력값 2(= 5 - 2)은 링 버퍼(24)에 판독 어드레스로서 출력된다. 이는 나머지 지연값 D₂- D_N-1과 동일하다.

이와 같은 방식으로, N개의 경로 #0 내지 #(N-1)용 확산 코드 SC₀- SC_N-1은 판독 어드레스 3, 2, 1, ... 4로 링 버퍼(24)로부터 순차적으로 판독된다. 확산 코드 SC₀- SC_N-1은 전술된 바와 같이 순차적으로 래치되고 컨버터(25)에 의해 동시 출력된다. 바꾸어 말하자면, 기입 어드레스가 유지되는 동안의 시간격은 N+1 시간 슬롯으로 분할되며, 다중 경로 #0 내지 #(N-1)에 대한 확산 코드 SC의 기입 동작과 N개의 경로 지연된 확산 코드의 판독 동작용으로 각기 사용된다.

본 발명에 따르면 하드웨어와 메모리 용량이 감소된 확산 코드 발생기를 갖는 확산 스펙트럼 수신기를 제공할 수 있다.

Claims

확산 스펙트럼 수신기에 있어서,

다중경로 채널내의 선정된 개수의 경로 각각에 대한 지연값을 검출하기 위한 검출기;

확산 코드를 생성하기 위한 확산 코드 발생기;

상기 확산 코드를 선정된 길이만큼 순차적으로 저장하기 위한 링 버퍼; 및

상기 경로 각각에 대한 상기 지연값에 따라 결정된 위치에서 상기 링 버퍼로부터 상기 확산 코드를 판독하기 위한 판독 제어기

를 포함하는 확산 스펙트럼 수신기.
다중경로 채널 내의 N(N은 정수)개의 다중경로 신호를 수신하기 위한 확산 스펙트럼 수신기에 있어서,

N개의 경로에 대한 N개의 지연값을 검출하기 위한 검출기;

수신된 확산 스펙트럼 신호를 역확산하는데 사용되는 확산 코드를 생성하기 위한 확산 코드 발생기;

상기 확산 코드를 선정된 길이만큼 저장하기 위한 메모리; 및

상기 확산 코드가 순차적인 기입 어드레스로 기입되고 상기 N개의 경로 각각에 대한 지연값에 따라 상기 순차적인 기입 어드레스로부터 발생되는 순차적인 판독 어드레스로 판독되도록 상기 메모리를 제어하는 제어기

를 포함하는 것을 특징으로 하는 확산 스펙트럼 수신기.
제2항에 있어서, 상기 제어기는 상기 확산 코드가 상기 순차적인 기입 어드레스로 기입되는 동안 상기 N개의 지연값을 순차적으로 선택하는 것을 특징으로 하는 확산 스펙트럼 수신기.
제3항에 있어서, 상기 제어기는 상기 순차적인 기입 어드레스로부터 선택된 지연값을 차감하여 상기 순차적인 판독 어드레스를 생성하기 위한 감산기를 포함하는 것을 특징으로 하는 확산 스펙트럼 수신기.
제3항에 있어서, 상기 제어기는 제1 타이밍 신호에 따라 상기 확산 코드를 순차적으로 기입하고 제2 타이밍 신호에 따라 상기 기입된 확산 코드를 순차적으로 판독하며, 상기 제2 타이밍 신호의 주파수는 상기 제1 타이밍 신호의 주파수보다 N배 큰 것을 특징으로 하는 확산 스펙트럼 수신기.
제5항에 있어서, 상기 메모리는 데이타 기입 포트와 데이타 판독 포트를 분리하여 구비하는 것을 특징으로 하는 확산 스펙트럼 수신기.
제2항에 있어서, 상기 제어기는 상기 확산 코드가 상기 순차적인 기입 어드레스로 기입된 후 상기 N개의 지연값을 순차적으로 선택하는 것을 특징으로 하는 확산 스펙트럼 수신기.
제7항에 있어서, 상기 제어기는 상기 순차적인 기입 어드레스로부터 선택된 지연값을 차감하여 상기 순차적인 판독 어드레스를 생성하는 감산기를 포함하는 것을 특징으로 하는 확산 스펙트럼 수신기.
제7항에 있어서, 상기 메모리는 판독 및 기입 동작간에 공유되는 단일 데이타 포트를 갖는 것을 특징으로 하는 확산 스펙트럼 수신기.
제9항에 있어서, 상기 제어기는 상기 메모리의 판독 및 기입 동작을 시분할 방식으로 제어하는 것을 특징으로 하는 확산 스펙트럼 수신기.
제2항에 있어서, 상기 N개의 지연값에 따라 상기 메모리로부터 순차적으로 판독된 N개의 경로 지연된 확산 코드를 저장하여 상기 N개의 경로 지연된 확산 코드를 병렬로 생성하기 위한 기억부를 더 포함하는 것을 특징으로 하는 확산 스펙트럼 수신기.
제11항에 있어서, 상기 기억부로부터 상기 N개의 경로 지연된 확산 코드를 병렬로 각기 수신하여 상기 N개의 경로에 대한 N개의 상관치들을 생성하는 N개의 상관기들을 더 포함하는 것을 특징으로 하는 확산 스펙트럼 수신기.
제2항에 있어서, 상기 제어기는 상기 확산 코드가 순차적인 기입 어드레스에 기입되는 시간 기간이 N개의 시간 슬롯 -상기 N개의 시간 슬롯은 상기 N개의 경로 각각에 대한 지연값에 따라 상기 순차적인 기입 어드레스로부터 발생되는 순차적인 판독 어드레스로 상기 메모리로부터 상기 확산 코드를 판독하는데 순차적으로 사용됨- 으로 분할되도록 제어하는 시분할 제어기인 것을 특징으로 하는 확산 스펙트럼 수신기.
제2항에 있어서, 상기 제어기는 순차적인 기입 어드레스가 유지되는 시간 기간이 N+1개의 시간 슬롯 -상기 N+1개의 시간 슬롯은 순차적인 기입 어드레스로 상기 메모리에 상기 확산 코드를 기입하고, 상기 N개의 경로 각각에 대한 지연값에 따라 상기 순차적인 기입 어드레스로부터 발생되는 순차적인 판독 어드레스로 상기 메모리로부터 상기 확산 코드를 판독하는데 순차적으로 사용됨- 으로 분할되도록 제어하는 시분할 제어기인 것을 특징으로 하는 확산 스펙트럼 수신기.
확산 스펙트럼 수신기에서 확산 코드를 생성하기 위한 방법에 있어서,

다중경로 채널내의 선정된 개수의 경로 각각에 대한 지연값을 검출하는 단계;

확산 코드를 생성하는 단계;

상기 확산 코드를 링 버퍼에 선정된 길이만큼 순차적으로 저장하는 단계; 및

상기 경로 각각에 대한 지연값에 따라 결정된 위치에 링 버퍼로부터 상기 확산 코드를 판독하는 단계

를 포함하는 것을 특징으로 하는 방법.
다중경로 채널내의 N(N은 정수)개의 다중경로 신호를 수신하기 위한 확산 스펙트럼 수신기에서, 상기 다중경로 신호에 대한 N개의 확산 코드를 생성하기 위한 방법에 있어서,

N개의 경로에 대한 N개의 지연값을 검출하는 단계;

수신된 확산 스펙트럼 신호를 역확산하는데 사용되는 확산 코드를 생성하는 단계;

상기 확산 코드를 메모리에 선정된 길이만큼 저장하는 단계;

순차적인 기입 어드레스로 상기 확산 코드를 상기 메모리에 기입하는 단계; 및

상기 N개의 경로 각각에 대한 지연값에 따라 상기 순차적인 기입 어드레스로부터 발생된 순차적인 판독 어드레스로 상기 메모리로부터 경로 지연된 확산 코드를 판독하는 단계

를 포함하는 것을 특징으로 하는 방법.