KR100786105B1 - 이동 통신 시스템의 신호 탐색 장치 및 방법 - Google Patents

Abstract

본 발명은 이동 통신 시스템의 신호 탐색에 관한 것으로 특히 역확산기를 병렬로 구성하여 빠른 시간내에 다중 경로의 PN 오프셋을 찾기에 적당하도록 한 이동 통신 시스템의 신호 탐색 장치 및 방법에 관한 것이다. 이와 같은 이동 통신 시스템의 신호 탐색 장치는 복수의 PN 코드를 순차적으로 저장하는 제 1 PN 순차 기억 수단에서 출력된 복수의 PN 코드를 병렬로 수신하여 저장하는 제 2 PN 순차 기억 수단, 복수의 I 및 Q 성분 입력 신호를 출력하는 입력 버퍼 메모리부에서 출력되는 복수의 I 및 Q 성분 입력 신호를 저장하는 제 1 순차 기억 수단, 상기 제 1 순차 기억 수단에서 출력되는 I 및 Q 성분 입력신호를 병렬로 수신하여 저장하고, 상기 입력 버퍼 메모리부에서 출력되는 I 및 Q 성분 입력 신호를 수신하여 저장하는 제 2 순차 기억 수단, 상기 제 2 PN 순차 기억 수단에서 출력되는 복수의 PN 코드를 이용하여 상기 제 2 순차 기억 수단에서 출력되는 복수의 I 및 Q 성분 입력 신호를 병렬로 역확산하는 복수의 역확산 수단, 상기 역확산된 복수의 I 및 Q 성분 역확산 신호를 누산하기 위한 코히런트 어큐뮬레이터, 및 상기 누적된 I 및 Q 성분 누산 신호 각각을 제곱 및 덧셈하여 에너지 값을 산출하기 위한 에너지 계산 수단을 포함하여 이루어진다.

탐색기(SEARCHER}

Description

이동 통신 시스템의 신호 탐색 장치 및 방법{Apparatus for a signal search in Mobile Communication System and Method thereof}

도 1은 종래의 파일럿 신호 탐색기의 블록 구성도.

도 2는 종래의 하나의 오프셋에 대한 에너지 계산 타이밍을 설명하기 위한 도면.

도 3은 본 발명 제 1 실시예에 따른 파일럿 신호 탐색기의 블록 구성도.

도 4는 도 3에 나타낸 역확산 수단의 주변의 상세 블록도.

도 5는 본 발명 제 1 실시예에 따른 에너지 계산 타이밍을 설명하기 위한 도면.

도 6은 본 발명 제 2 실시예에 따른 파일럿 신호 탐색기의 블록 구성도.

도 7은 본 발명 제 2 실시예에 따른 시간 할당을 위한 슬롯을 설명하기 위한 도면

*도면의 주요 부분에 대한 부호의 설명*

41 : PN 코드 발생기 42,43 ; PN 쉬프트 레지스터

44 : 입력 버퍼 메모리부 45,46 : 쉬프트 레지스터

47 : 역확산 수단 48 : 코히런트 어큐물레이터

49, 53 : 버퍼 50 : 코히런트 어큐물레이터 이득 제어부

51 : 에너지 가산기 52 : 넌코히런트 어큐물레이터

54 : 정렬기

본 발명은 이동 통신 시스템에 관한 것으로서, 특히 역확산기를 병렬로 구성하여 빠른 시간 내에 다중 경로의 PN 오프셋을 찾기 위한 이동 통신 시스템의 신호 탐색 장치 및 방법에 관한 것이다.

CDMA(Code-Division Multiple Access) 이동 통신 시스템은 기본적으로 이동국(MS), 기지국, 기지국 제어기 및 이동 교환국으로 구성된다.

이동국으로부터 변조되어 전송된 이동 통신 신호는 기지국으로 수신되고, 기지국에 의해 복조되어 본래의 신호로 복원된다.

이동 통신 신호에는 시간 동기를 맞추고 전력 제어를 위한 파일럿 신호(pilot signal)가 포함된다. 상기 파일럿 신호는 각 단말기 사용자마다 고유한 PN 코드로 확산(spreading)되어 상기 기지국으로 전송되는 신호이다. 상기 기지국은 상기 파일럿 신호를 탐색하기 위해 상기 파일럿 신호의 다중 경로 성분들의 각각의 시간지연, 즉 PN 오프셋(offset)들을 찾음으로써, 수신 신호를 복조할 수 있다. 상기 PN 오프셋을 찾기 위해서는 상기 수신 신호가 가질 수 있는 모든 오프셋을 PN 신호를 이용하여 역확산을 실행하고, 역확산된 신호의 에너지를 계산하여 평균값을 산출한 다음, 복수의 에너지 값 중 특정 임계값보다 큰 에너지 값을 갖는 다중 경로 신호의 PN 오프셋을 선택한다. 이러한 동작을 수행하는 장치를 "탐색기(searcher)"라 한다.

도 1은 종래의 파일럿 신호 탐색기의 블록 구성도 이다.

도 1을 참조하면, 상기 탐색기는 PN(pseudo noise) 코드 발생기(1), 역확산기(despreader)(2), 코히런트 어큐뮬레이터(coherent accumulator)(3), 에너지 계산기(5), 넌코히런트 어큐뮬레이터(noncoherent accumulator)(6), 정렬기(sortor)(8)를 포함한다.

도면에는 도시되지 않았지만, 안테나를 통해 수신된 입력 신호는 I(in-phase) 성분과 Q(quadrature) 성분으로 분리되어 상기 역확산기(2)로 입력된다. 상기 I 및 Q 성분 입력 신호가 상기 역확산기(2)로 입력되는 경우, 상기 PN 코드 발생기(1)는 PN 코드를 생성하여 상기 역확산기(2)로 입력시킨다. 상기 PN 코드 발생기(1)는 하나의 PN 오프셋에 해당하는 PN 코드들을 발생시킨다.

여기서, 상기 PN 코드는 상기 입력 신호가 I 및 Q 성분으로 분리되어 있기 때문에 각 성분에 상응하는 코드가 발생된다. 상기 I 및 Q 성분 입력 신호는 상기 코히런트 어큐뮬레이터(3)에서 결정된 개수만큼 상기 역확산기(2)로 입력된다. 상기 역확산기(2)는 상기 입력된 PN 코드들을 이용하여 상기 입력된 입력 신호를 역확산시키고, 출력된 신호는 상기 코히런트 어큐뮬레이터(3)로 입력시킨다. 여기서, 상기 출력된 신호는 상기 역확산기(2)로부터 출력된 신호는 복소 형태의 I 성분 및 Q성분으로 출력된다. 즉, 상기 역확산기(2)는 제일 먼저 입력된 입력 신호를 상기 PN 코드를 이용하여 역확산시키고, 다음 입력된 신호를 상기 PN 코드를 이용하여 역확산시킨다. 상기 코히런트 어큐뮬레이터(3)에 의해 결정된 입력 신호 개수에 대하여 이러한 동작을 반복한다. 상기 코히런트 어큐뮬레이터(3)는 입력된 각 성분(I 및 Q)에 대해 누적 계산을 한다. 상기 누적되어 계산된 각각의 성분은 에너지 계산기(5)에 의해 각 성분을 제곱 및 덧셈을 하여 에너지 값이 산출된다. 여기서, 상기 에너지 값은 하나의 PN 오프셋에 대한 에너지 값을 의미한다. 만일 다른 PN 오프셋에 대한 에너지 값을 산출하는 경우, 다른 PN 코드들이 상기 PN 코드 발생기(1)로부터 생성되고, 이 PN 코드들을 이용하여 입력 신호들을 역확산 및 누산하는 과정을 통해 또 하나의 에너지 값이 산출될 수 있다. 이렇게 산출된 에너지 값은 상기 넌코히런트 어큐뮬레이터(6)에 의해 일정 시간 동안의 에너지의 평균값으로 산출된다. 상기 넌코히런트 어큐뮬레이터(6)는 복수의 에너지 값에 대해 각각 에너지 평균값이 산출될 수 있다. 이 과정을 수식으로 표현하면, 하나의 오프셋에 대한 에너지 값은 다음과 같이 표현할 수 있다.

여기서, I(.)와 Q(.)는 각각 I와 Q 성분의 입력 신호이고, PN_i와 PN_q는 각각 I와 Q의 PN 코드를 말하며, 위의 수식은 코히런트 누적을 M번, 넌코히런트 누적을 N번 한 경우를 예시한다.

상기 정렬기(8)는 산출된 복수의 에너지 평균값을 내림 차순으로 정렬을 한다. 이렇게 모든 가능한 PN 오프셋에 대하여 산출된 에너지 평균값을 바탕으로 정렬되는 경우, 핑거 매니저(finger manager)(미도시)는 특정 에너지 평균값을 바탕 으로 이 값보다 큰 에너지 평균값에 상응하는 PN 오프셋에 핑거를 할당한다. 기지국은 핑거가 할당된 PN 오프셋을 바탕으로 이에 상응하는 데이터의 복조를 수행하도록 제어할 수 있다.

도 2는 하나의 오프셋에 대해 코히런트 연산이 32 PN 칩이고 넌코히런트 연산이 4인 경우를 나타내고 있다. 도 2를 참조하면, 처음 32 PN 코드들에 대하여 입력 신호 32개가 각각 역확산되어 출력된 값을 누적한 다음, 에너지 값을 산출하여 하나의 에너지 값이 출력된다. 그리고, 다음 32 PN 코드들에 대해서도 다음의 입력신호 32개가 각각 역확산되어 에너지 값이 출력된다. 동일한 과정을 2번 더 반복하여 각각의 에너지 값을 계산하고 이 에너지들의 평균값을 계산하여 하나의 오프셋에 대한 에너지 값을 계산할 수 있다.

그러나, CDMA 이동 통신 시스템 환경하에서 기지국의 탐색기는 여러 단말 사용자들의 신호와 각각의 다중경로에 대한 모든 시간지연들을 찾아야 하므로, PN 오프셋을 찾는 시간의 개선이 요구되고 있지만, 기존의 탐색기로는 빠른 속도로 파일럿 신호를 탐색하는데 한계가 있었다.

본 발명은 이상에서 언급한 종래 기술의 문제점들을 해결하기 위하여 안출한 것으로 복수의 PN 코드 역확산기를 이용하여 입력 신호를 병렬로 처리함으로써 빠른 파일럿 신호의 탐색이 가능한 이동 통신 시스템의 신호 탐색 장치 및 방법을 제공하기 위한 것이다.

이와 같은 본 발명 이동 통신 시스템의 신호 탐색 장치는 복수의 PN 코드를 순차적으로 저장하는 제 1 PN 순차 기억 수단에서 출력된 복수의 PN 코드를 병렬로 수신하여 저장하는 제 2 PN 순차 기억 수단, 복수의 I 및 Q 성분 입력 신호를 출력하는 입력 버퍼 메모리부에서 출력되는 복수의 I 및 Q 성분 입력 신호를 저장하는 제 1 순차 기억 수단, 상기 제 1 순차 기억 수단에서 출력되는 I 및 Q 성분 입력신호를 병렬로 수신하여 저장하고, 상기 입력 버퍼 메모리부에서 출력되는 I 및 Q 성분 입력 신호를 수신하여 저장하는 제 2 순차 기억 수단, 상기 제 2 PN 순차 기억 수단에서 출력되는 복수의 PN 코드를 이용하여 상기 제 2 순차 기억 수단에서 출력되는 복수의 I 및 Q 성분 입력 신호를 병렬로 역확산하는 복수의 역확산 수단, 상기 역확산된 복수의 I 및 Q 성분 역확산 신호를 누산하기 위한 코히런트 어큐뮬레이터, 및 상기 누적된 I 및 Q 성분 누산 신호 각각을 제곱 및 덧셈하여 에너지 값을 산출하기 위한 에너지 계산 수단을 포함하여 이루어진다.

그리고 본 발명 이동 통신 시스템의 신호 탐색 방법은 제 1 PN 쉬프트 레지스터에서 복수의 PN 코드를 순차적으로 저장하는 제 1 단계, 입력 버퍼 메모리부에서 출력되는 복수의 I 및 Q 성분 입력 신호를 제 1 쉬프트 레지스터에서 순차적으로 저장하는 제 2 단계, 파일럿 탐색 명령 신호에 따라 상기 제 1 PN 쉬프트 레지스터에서 상기 복수의 PN 코드를 제 2 PN 쉬프트 레지스터로 병렬로 로딩하고, 상기 제 1 쉬프트 레지스터에서 복수의 I 및 Q 성분 입력 신호를 병렬로 로딩하여 하나의 PN 오프셋에 대해 상기 복수의 PN 코드를 이용하여 상기 복수의 I 및 Q 성분 입력 신호를 병렬로 역확산하는 제 3 단계, 상기 역확산된 복수의 I 및 Q 성분 역확산 신호를 누산하는 제 4 단계, 상기 누적된 I 및 Q 성분 누산 신호 각각을 제곱 및 덧셈하여 에너지 값을 산출하는 제 5 단계 및 상기 입력 버퍼 메모리부에서 상기 제 2 쉬프트 레지스터로 복수의 I 및 Q 성분 입력 신호를 하나씩 쉬프트한 다음, 상기 3 단계 내지 상기 5 단계를 반복적으로 수행하여 복수의 PN 오프셋에 상응하는 에너지 값을 산출하는 단계를 포함하여 이루어진다.

도 3은 종래 기술에 따른 파일럿 신호 탐색 장치의 블록 구성도 이다.

도 3을 참조하면, 상기 파일럿 신호 탐색 장치, 즉 탐색기는 복수의 PN 코드를 저장하기 위한 제1 쉬프트 레지스터(shift register)(32), 복수의 입력 신호를 저장하기 위한 제2 쉬프트 레지스터(33), PN 코드를 이용하여 복수의 입력 신호를 병렬로 역확산하는 역확산 수단(38), 상기 역확산 수단(38)으로부터 병렬로 역확산된 복수의 출력 신호를 누산하는 코히런트 어큐뮬레이터(34) 및 상기 코히런트 어큐뮬레이터(34)로부터 누산 길이가 일정 길이를 초과하는 경우, 일정 길이를 임시로 저장하기 위한 버퍼(35)를 포함한다.

상기 탐색기는 PN 코드 발생기(31), 에너지 계산기(36), 넌코히런트 어큐뮬레이터(37) 및 정렬기(39)를 더 포함한다. 상기 PN 코드 발생기(31)는 복수의 PN 코드를 임의로 생성하여 상기 제1 쉬프트 레지스터(32)로 제공한다. 상기 에너지 계산기(36)는 상기 코히런트 어큐뮬레이터(34)로부터 누적되어 계산된 각각의 성분(I 및 Q 성분)을 바탕으로 각 성분을 제곱 및 덧셈을 하여 에너지 값을 산출한다. 여기서, 상기 에너지 값은 하나의 PN 오프셋에 대한 에너지 값을 의미한다. 상기 넌코히런트 어큐뮬레이터(37)는 상기 에너지 값을 바탕으로 일정 시간 동안의 에너지 값을 계산하여 에너지 평균값을 산출한다. 상기 정렬기(39)는 산출된 복수의 에너지 평균값을 내림 차순으로 정렬을 한다.

상기 제1 쉬프트 레지스터(32), 상기 제2 쉬프트 레지스터(33), 상기 역확산 수단(38) 및 상기 코히런트 어큐뮬레이터(34)는 도 4를 참조하여 더욱 상세히 설명한다.

도 4는 도 3에 나타낸 역확산 수단(38)의 주변 장치들의 상세 블록도를 나타낸다.

도 4를 참조하면, 제1 쉬프트 레지스터(32) 및 제2 쉬프트 레지스터(33)는 각각 32개의 데이터를 저장할 수 있다. 즉, 상기 제1 쉬프트 레지스터(32)는 상기 PN 코드 발생기(31)로부터 생성되어 입력되는 2비트 PN 코드를 입력되는 순서대로 우측으로 쉬프트하면서 32개의 2비트 PN 코드를 저장시킬 수 있다. 그리고, 상기 제2 쉬프트 레지스터(33)는 16비트로 입력되는 입력 신호를 입력되는 순서대로 우측으로 쉬프트하면서 32개의 16비트 입력 신호를 저장시킬 수 있다. 여기서, 상기 2비트 PN 코드는 I 성분용 및 Q 성분용으로 각각 1비트씩을 차지한다. 또한, 상기 16비트 입력 신호는 우선 짝수 경로와 홀수 경로로 각각 8비트를 차지하고, 상기 8비트는 I 성분 및 Q 성분이 각각 4비트를 차지할 수 있다. 상기 짝수 경로와 상기 홀수 경로는 상기 역확산 수단(38)으로 입력되기 전에 반 칩(half chip) 단위로 샘플링된 신호이다. 상기 제1 쉬프트 레지스터(32) 및 상기 제2 쉬프트 레지스터(33)는 PN 코드 및 입력 신호가 각각 32개씩 저장되기 전에는 상기 역확산 수단(38)으로 입력되지 않는 것에 유의해야 한다.

상기 역확산 수단(38)은 짝수 경로의 입력 신호를 역확산하기 위한 제1 역확산기(62)와 홀수 경로의 입력 신호를 역확산하기 위한 제2 역확산기(63)를 포함한다. 여기서, 상기 역확산 수단(38)은 상기 제1 역확산기(62)와 상기 제2 역확산기(63)를 포함하지만, 샘플링을 반 칩 단위보다 빠르게 할 경우 제3 역확산기, 제 4 역확산기 및 그 이상의 역확산기를 더 포함할 수 있다. 상기 제1 역확산기(62) 및 상기 제2 역확산기(63)는 각각 32개의 역확산기를 포함할 수 있다. 즉, 이미 언급한 대로 상기 제1 쉬프트 레지스터(32) 및 상기 제2 쉬프트 레지스터(33)에 PN 코드 및 입력 신호가 32개씩 저장되어 있다. 그러므로, 각각 한 개씩의 PN 코드와 입력 신호를 역확산하기 위해서 역확산기 하나가 필요하므로, 각각 전체가 32개인 PN 코드 및 입력신호를 역확산하기 위해서는 32개의 역확산기가 구비될 수 있다. 상기 제1 역확산기(62) 및 상기 제2 역확산기(63)는 각각 역확산된 32개의 I 및 Q 성분 역확산 신호를 출력하여 상기 코히런트 어큐뮬레이터(34)로 입력시킨다.

상기 코히런트 어큐뮬레이터(34)는 동시에 병렬로 역확산된 32개의 I 및 Q 성분 역확산 신호를 각각 입력받아 이를 각각 누산하여 I 및 Q 성분 누산 신호를 출력한다. 여기서, 상기 코히런트 어큐뮬레이터(34)는 덧셈기 또는 덧셈할 수 있는 수단인 것이 바람직하다. 상기 덧셈기는 제1 덧셈기(55a, 55b, 55c, 55d)를 의미한다. 상기 I 및 Q 성분 누산 신호는 상기 에너지 계산기(36)로 입력되어 각 성분의 제곱이 덧셈되어 에너지 값으로 출력될 수 있다. 상기 제1 역확산기(62) 또는 상기 제2 역확산기(63)로부터 출력된 I 및 Q 성분 역확산 신호가 32개를 초과하는 경우 즉, 32의 배수인 경우, 우선 32개의 I 및 Q 성분 역확산 신호가 상기 제1 덧셈기(55a, 55b, 55c, 55d)에 의해 누산된 다음 상기 버퍼(35)에 임시 저장된다(제1 누산 신호). 그 다음에 초과되는 32개의 I 및 Q 성분 역확산 신호가 상기 제1 덧셈기(55a, 55b, 55c, 55d)에 의해 누산되고(제2 누산 신호), 상기 제2 누산 신호와 상기 버퍼(35)에 저장된 상기 제1 누산 신호가 누산되어 상기 에너지 계산기(36)로 입력될 수 있다. 여기서, 상기 제1 누산 신호와 상기 제2 누산 신호는 I 또는 Q 성분을 바탕으로 누산한 것이다. 따라서, 상기 제1 역확산기(62) 또는 상기 제2 역확산기(63)로부터 출력된 I 및 Q 성분 역확산 신호가 32개를 초과하는 경우, 상기 코히런트 어큐뮬레이터(34)는 상기 제1 누산 신호와 상기 제2 누산 신호를 누산하기 위한 제2 덧셈기(55e, 55f, 55g, 55h)를 더 포함할 수 있다. 여기서, 상기 제1 덧셈기(55a, 55b, 55c, 55d) 및 상기 제2 덧셈기(55e, 55f, 55g, 55h)는 짝수 경로 및 홀수 경로 그리고 I 성분 및 Q 성분 각각을 누산하기 위해 복수로 구성될 수 있다. 이와 같은 본 발명 제 1 실시예에서는 설명의 이해를 돕기 위해 상기 제1 덧셈기(55a, 55b, 55c, 55d) 및 상기 제2 덧셈기(55e, 55f, 55g, 55h)가 각각 4개로 구성되어 있으나, 상기 제1 덧셈기 및 상기 제2 덧셈기는 다양한 변형에 의해 4개 이상이 포함될 수도 있다.

이하, 상기와 같이 구성된 탐색기를 이용하여 최적의 PN 오프셋을 찾는 동작을 설명한다.

샘플링된 두 쌍의 I 및 Q 성분 입력 신호가 반 칩 단위로 제2 쉬프트 레지스터(33)에 입력되고, PN 코드 발생기(31)에서 출력되는 한 쌍의 I 및 Q PN 코드가 제1 쉬프트 레지스터(32)로 입력된다. 여기서, 상기 I 및 Q 성분 입력 신호는 짝수 경로 8비트와 홀수 경로 8비트의 두 쌍이고, 상기 I 및 Q PN 코드는 2비트의 한 쌍이다. 이때, 상기 입력 신호와 PN 코드는 각 쉬프트 레지스터(32,33)에 32개가 저장될 때까지 동작을 하지 않고 있다가, 각 쉬프트 레지스터(32,33)에 상기 입력 신호 및 PN 코드가 모두 저장되는 경우, 상기 입력 신호 및 PN 코드 각각이 상기 역확산 수단(38)으로 입력되어 역확산 동작을 시작한다. 여기서, 상기 역확산 수단(38)은 이미 언급한대로 짝수 경로의 역확산을 위한 제1 역확산기(62)와 홀수 경로의 역확산을 위한 제2 역확산기(63)로 이루어질 수 있다.

먼저, 반 칩이 앞선 짝수 경로의 8비트 입력 신호가 상기 제1 역확산기(62)로 입력된다. 반 칩 PN 오프셋 후인 홀수 경로의 8비트 입력 신호가 상기 제2 역확산기(63)로 입력된다. 또한, 상기 제1 쉬프트 레지스터(32)로부터 I 및 Q PN 코드가 상기 제1 역확산기(62) 및 상기 제2 역확산기(63)로 각각 입력된다. 이때, 상기 짝수 경로의 8비트 입력 신호와 상기 홀수 경로의 8비트 입력 신호는 각각 4비트의 I 및 Q 성분 입력 신호로 분리되어 각각 상기 제1 역확산기(62) 및 상기 제2 역확산기(63)로 입력됨에 유의해야 한다. 이미 언급한대로 상기 제1 역확산기(62) 및 상기 제2 역확산기(63)는 각각 32개의 역확산기를 포함할 수 있다. 따라서, 상기 제1 쉬프트 레지스터(32) 및 상기 제2 쉬프트 레지스터(33)에 저장된 32개의 PN 코드 및 입력 신호는 한번에 동시에 상기 제1 역확산기(62) 및 상기 제2 역확산기(63)로 입력된다.

그리고, 상기 제1 역확산기(62) 및 상기 제2 역확산기(63)에 의해 32개의 PN 코드를 이용하여 32개의 I 및 Q 성분 입력신호가 역확산된다.

예를 들어, 상기 제1 쉬프트 레지스터(32)에 저장된 PN 코드를 제1 PN 코드, 제2 PN 코드라는 식으로 표시하고, 상기 제2 쉬프트 레지스터(33)에 저장된 I 및 Q 입력 신호를 제1 입력 신호, 제2 입력 신호라는 식으로 표시하자. 그리고, 상기 제1 역확산기(62)는 32개의 역확산기를 포함하고, 이를 제1 짝수 경로 역확산기, 제2 짝수 경로 역확산기라는 식으로 표시하자. 그러면, 상기 제1 역확산기(62)는 제1 짝수 경로 역확산기로부터 제32 짝수 경로 역확산기로 표시할 수 있다. 상기 제1 쉬프트 레지스터(32)에는 제1 PN 코드로부터 제32 코드가 저장되는 한편, 상기 제2 쉬프트 레지스터(33)에는 제1 입력 신호로부터 제32 입력 신호가 저장될 수 있다. 상기 제1 짝수 경로의 역확산을 위한 상기 제1 역확산기(62)를 설명하면, 제1 PN 코드와 제1 입력 신호는 제1 짝수 경로 역확산기에서 역확산되고, 제2 PN 코드와 제2 입력 신호는 제2 짝수 경로 역확산기에서 역확산되며, 마지막으로 제32 PN 코드와 제32 입력 신호는 제32 짝수 경로 역확산기에서 역확산될 수 있다. 상기 제2 역확산기(63)도 상기 제1 역확산기(62)와 동일한 과정으로 홀수 경로의 입력 신호를 역확산시킬 수 있고, 이하 더욱 상세한 것은 설명의 불명확성 또는 중복성을 피하기 위해 생략하기로 한다. 상기 제1 짝수 경로 역확산기로부터 상기 제32 짝수 경로 역확산기를 포함하는 상기 제1 역확산기(62)에 의해 각각 32개의 I 및 Q 성분 역확산 신호가 출력되어 상기 코히런트 어큐뮬레이터(34)로 입력된다.

상기 32개의 I 및 Q 성분 역확산 신호는 각각 복수의 제1 덧셈기(55a, 55b, 55c, 55d)로 입력되어 누산되고, 누산된 2개의 I 및 Q 성분 누산 신호는 에너지 계산기(36)로 입력되어 에너지 값이 산출된다. 이때, 상기 I 및 Q 성분 역확산 신호 가 32개의 배수가 되는 경우, 제2 덧셈기(55e, 55f, 55g, 55h)와 버퍼(35)가 사용될 수 있다. 예를 들어, 상기 I 및 Q 성분 역확산 신호가 64개인 경우, 이를 제1 역확산 신호와 제2 역확산 신호로 표시하자. 상기 제1 역확산 신호와 제2 역확산 신호는 각각 32개의 I 및 Q 성분 역확산 신호가 포함될 수 있다. 그러면, 먼저 상기 제1 역확산기(62)로부터 출력된 상기 제1 역확산 신호가 제1 덧셈기(55a, 55b, 55c, 55d)에 의해 누산되고, 출력된 제1 누산 신호는 상기 버퍼(35)에 임시로 저장된다. 다음에 상기 제1 역확산기(62)로부터 출력된 상기 제2 역확산 신호가 상기 제1 덧셈기(55a, 55b, 55c, 55d)에 의해 누산되고, 출력된 제2 누산 신호는 상기 제2 덧셈기(55e, 55f, 55g, 55h)에 의해 상기 버퍼(35)에 저장된 상기 제1 누산 신호와 덧셈되어 출력된다. 도 5를 참조하면 이러한 동작 과정을 보다 용이하게 이해할 수 있을 것이다. 따라서, 상기 탐색기는 32개 이상의 I 및 Q 성분 역확산 신호에 대해서도 코히런트 연산이 가능하여 코히런트 연산 길이를 증가시킬 수 있다.

도 5는 본 발명 제 1 실시예에 따른 에너지 계산 타이밍을 설명하기 위한 도면이다.

도 5를 참조하면, 전체 64개의 PN 코드가 존재하고, 이를 둘로 분리할 수 있다. 먼저 32개의 PN 코드(①)를 코히런트 연산하여 버퍼(35)에 저장한다. 이어서 다음 32개의 PN 코드(②)를 코히런트 연산하여 이 값과 상기 버퍼(35)에 저장된 값과 덧셈을 하여 출력할 수 있다. 출력된 값은 상기 에너지 계산기(36)에 의해 에너지 값이 산출된다. 도 5에 도시된 바와 같이, 상기 에너지 계산 타이밍은 복수의 PN 오프셋에 대해 상기와 같은 동작을 반복하고 있음을 보여주고 있다.

한편, 상기 코히런트 어큐뮬레이터(34)로부터 출력된 I 및 Q 성분 누산 신호는 상기 에너지 계산기(36)로 입력되어 I 성분 누산 신호 및 Q 성분 누산 신호 각각이 제곱된 다음 합산되어 에너지 값이 산출된다. 산출된 에너지 값은 상기 넌코히런트 어큐뮬레이터(37)로 입력되어 일정 시간동안의 에너지 평균값으로 환산된다.

여기서, 최적의 PN 오프셋을 찾기 위해서는 수신되는 입력 신호들의 위치를 바꾸어 PN 코드를 이용하여 역확산함으로써, 다양한 PN 오프셋을 추적해야 한다.

이를 구현하기 위해서, 상기 탐색기는 상기 제1 쉬프트 레지스터(32)는 그대로 유지하고, 상기 제2 쉬프트 레지스터(33)를 쉬프트시킴으로써, 상기 입력 신호들이 가질 수 있는 모든 PN 오프셋에 대한 에너지 평균값을 산출할 수 있다. 즉, 다음 PN 오프셋에 대한 에너지 평균값을 산출하기 위해서는 상기 제2 쉬프트 레지스터(33)를 우측으로 하나씩 쉬프트시킨 다음, 상기 제1 쉬프트 레지스터(32)의 PN 코드를 이용하여 상기 제2 쉬프트 레지스터(33)의 쉬프트된 입력신호를 바탕으로 역확산, 누산을 통해 에너지 값을 산출할 수 있다. 그 다음 PN 오프셋에 대한 에너지 평균값은 상기 제2 쉬프트 레지스터(33)를 다시 우측으로 하나씩 쉬프트하여 산출할 수 있다. 결국, 상기 탐색기에 따르면 모두 32개의 PN 오프셋에 대한 에너지 평균값이 산출될 수 있다. 여기서, 32개의 PN 오프셋에 대한 에너지 평균값의 산출은 상기 제2 쉬프트 레지스터(33)를 하나씩 우측으로 쉬프트시키는 것을 제외하고는 에너지 평균값을 산출하는 동작이 이미 설명한 동작과 동일하므로 중복성을 피하기 위해 상세한 설명은 생략한다.

한편, 32개의 PN 오프셋에 대하여 산출된 에너지 평균값은 상기 정렬기(39)에 의해 정렬될 수 있다. 그리고, 상기 에너지 평균값의 정렬을 바탕으로 핑거 매니저(미도시)에 의해 특정 에너지 평균값 이상인 에너지 평균값에 상응하는 PN 오프셋에 핑거가 할당될 수 있다.

도 6은 본 발명 제 2 실시예에 따른 파일럿 신호 탐색기의 블록 구성도이다.

본 발명 제 2 실시예에 따른 파일럿 신호 탐색기는 32클럭(Clock) 동안 1/2 PN 단위의 64옵셋(offset)에 대한 32코히런트 연산을 수행할 수 있는 것으로, 도 3에 나타낸 본 발명 제 1 실시예에 따른 파일럿 신호 탐색기의 역확산 수단(38)의 입력으로 사용되는 PN과 입력 데이터를 저장하기 위한 쉬프터 레지스터(32,33)가 본 발명 제 2 실시예에서는 제 1, 제 2 PN 쉬프트 레지스터(42,43)와, 제 1, 제 2 쉬프트 레지스터(45,46)로 더블 버퍼링(double buffering)이 된다는 것과, 입력 데이터로써 입력 버퍼 메모리(44)를 사용한다는 점이다.

즉 도 3에 나타낸 본 발명 제 1 실시예에 따른 파일럿 신호 탐색기에 PN과 입력 데이터의 파이프 라인(pipeline) 동작을 추가함으로써 단위 클럭당 탐색(search)하는 옵셋 양을 2배로 증가시킬 수 있게 된다.

그리고 49는 버퍼(코히런트 어큐룰레이터 버퍼)로써, 역확산 수단(47)에서의 연산결과를 저장한다.

그리고 53은 논코히런트 어큐물레이터 버퍼로써 현재의 코히런트 누산 결과 값이 나올때까지 그 이전에 계산되었던 코히런트 어큐물레이터 결과 값을 저장한다.

도 7은 본 발명 제 2 실시예에 따른 시간 할당을 위한 슬롯을 설명하기 위한 도면으로 각 슬롯은 32 클럭으로 구성되어 있다.

이와 같은 본 발명 제 2 실시예에서는 도 7에 나타낸 슬롯 0 이전에 탐색을 시작하라는 명령을 받아 슬롯 0에서 미리 슬롯 1(실제로 역확산이 이루어지기 시작함)에서 사용할 PN 코드를 PN 코드 발생기(41)에서 생성하여 제 1 PN 쉬프트 레지스터(42)에 저장하고, 입력 버퍼 메모리부(44)로부터 슬롯 1에서 사용할 처음 32개의 데이터를 읽어 제 1 쉬프트 레지스터(45)에 저장한다.

슬롯 1의 시간이 되면 제 1 PN 쉬프트 레지스터(42)에 저장된 PN 코드를 제 2 PN 쉬프트 레지스터(43)에 로드(load)를 하고, 제 1 쉬프트 레지스터(45)에 저장된 데이터를 제 2 쉬프트 레지스터(46)에 로드하고, 역확산 수단(47)에서는 역확산을 시작한다.

그 다음부터는 입력 버퍼 메모리부(44)로부터 데이터를 읽어 제 2 쉬프트 레지스터(46)에서 쉬프트하면서 다른 옵셋에 대한 탐색을 수행한다. 이때, 제 2 PN 쉬프트 레지스터(43)에 저장된 PN 코드는 그대로 유지된다.

그리고 슬롯 1 시간에 역확산 수단(47)이 역확산하는 동안 PN 코드 발생기(41)에서는 슬롯2에 사용될 PN 코드를 생성하여 제 1 PN 쉬프트 레지스터(42)에 저장하고, 입력 버퍼 메모리부(44)로부터는 16비트 데이터를 읽어 제 1 쉬프트 레지스터(45)에 저장하게 된다.

슬롯 2에서도 슬롯 1에서 동작한 것과 같은 과정으로 동작을 하게 되다.

참고로 슬롯 1에서는 입력 버퍼 메모리부(44)에서의 32개의 데이터를 읽는 과정이 두 번 일어나야 한다. 즉 첫 번째 32개의 데이터는 현재의 슬롯1 시간에 역확산 수단(47)에서 역확산 되고, 두 번째 32개의 데이터는 슬롯 2 시간에 역확산될 데이터이다.

이를 위해서 입력 버퍼 메모리부(44)는 리드 포트가 2개가 있는 메모리를 사용하거나, 한 클럭에 2개의 데이터를 읽을 수 있도록 메모리를 배치하고 현재 슬롯을 위한 데이터를 위해 다른 버퍼(도시하지 않음)를 둔다.

다음에 연속된 슬롯들에서도 위와 비슷한 과정을 반복함으로써 탐색기의 역확산 수단(47)이 쉬지 않고 계속 동작할 수 있는 파이프 라인 구조를 만들 수 있어 단위 클럭당 탐색하는 PN 옵셋의 수를 본 발명 제 1 실시예에서보다 2배로 늘일 수 있게 된다.

이와 같은 본 발명 이동 통신 시스템의 신호 탐색 장치 및 방법은 다음과 같은 효과가 있다.

첫째, 복수의 PN 역확산기를 이용하여 입력 신호를 병렬로 처리함으로써, 고속으로 파일럿 신호를 탐색할 수 있다.

둘째, 덧셈기 및 버퍼를 이용하여 32개 이상의 코히런트 연산을 수행함으로써, PN 오프셋 및 코히런트 연산 길이를 증가시킬 수 있다.

셋째, 역확산 수단이 연속해서 동작할 수 있도록 하여 탐색기의 성능을 향상시킬 수 있다.

Claims (2)

1. 복수의 PN 코드를 순차적으로 저장하는 제 1 PN 순차 기억 수단에서 출력된 복수의 PN 코드를 병렬로 수신하여 저장하는 제 2 PN 순차 기억 수단;

   복수의 I 및 Q 성분 입력 신호를 출력하는 입력 버퍼 메모리부에서 출력되는 상기 복수의 I 및 Q 성분 입력 신호를 저장하는 제 1 순차 기억 수단;

   상기 제 1 순차 기억 수단에서 출력되는 복수의 I 및 Q 성분 입력 신호를 병렬로 수신하여 저장하고, 상기 입력 버퍼 메모리부에서 출력되는 상기 복수의 I 및 Q 성분 입력 신호를 수신하여 저장하는 제 2 순차 기억 수단;

   상기 제 2 PN 순차 기억 수단에서 출력되는 복수의 PN 코드를 이용하여 상기 제 2 순차 기억 수단에서 출력되는 복수의 I 및 Q 성분 입력 신호를 병렬로 역확산하는 복수의 역확산 수단;

   상기 역확산된 복수의 I 및 Q 성분 역확산 신호를 누산하기 위한 코히런트 어큐뮬레이터; 및

   상기 누적된 I 및 Q 성분 누산 신호 각각을 제곱 및 덧셈하여 에너지 값을 산출하기 위한 에너지 계산 수단을 포함하고,

   상기 제 1 PN 순차 기억 수단 및 상기 제 2 PN 순차 기억 수단, 상기 제 1 순차 기억 수단 및 상기 제 2 순차 기억 수단은 각각 파이프 라인 구조를 형성하는 것을 특징으로 하는 무선 통신 시스템의 파일럿 신호 탐색 장치.
2. 제 1 PN 쉬프트 레지스터에서 복수의 PN 코드를 순차적으로 저장하는 제 1 단계;

   입력 버퍼 메모리부에서 출력되는 복수의 I 및 Q 성분 입력 신호를 제 1 쉬프트 레지스터에서 순차적으로 저장하는 제 2 단계;

   파일럿 탐색 명령 신호에 따라 상기 제 1 PN 쉬프트 레지스터에서 상기 복수의 PN 코드를 제 2 PN 쉬프트 레지스터로 병렬로 로딩하고, 상기 제 1 쉬프트 레지스터에서 복수의 I 및 Q 성분 입력 신호를 제 2 쉬프트 레지스터로 병렬로 로딩하여 하나의 PN 오프셋에 대해 이중으로 버퍼링을 수행하는 제 3 단계;

   상기 이중으로 버퍼링된 상기 하나의 PN 오프셋을 상기 복수의 PN 코드를 이용하여 상기 복수의 I 및 Q 성분 입력 신호를 병렬로 역확산하는 제 4 단계;

   상기 역확산된 복수의 I 및 Q 성분 역확산 신호를 누산하는 제 5 단계;

   상기 누적된 I 및 Q 성분 누산 신호 각각을 제곱 및 덧셈하여 에너지 값을 산출하는 제 6 단계; 및

   상기 입력 버퍼 메모리부에서 상기 제 2 쉬프트 레지스터로 복수의 I 및 Q 성분 입력 신호를 하나씩 쉬프트한 다음, 상기 3 단계 내지 상기 6 단계를 반복적으로 수행하여 복수의 PN 오프셋에 상응하는 에너지 값을 산출하는 단계를 포함하여 이루어지는 것을 특징으로 하는 무선 통신 시스템의 파일럿 신호 탐색 방법.

Images