JP3099703B2

JP3099703B2 - 通信システム

Info

Publication number: JP3099703B2
Application number: JP07275877A
Authority: JP
Inventors: 浩和小黒; 克己鷹羽
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1995-02-22
Filing date: 1995-10-24
Publication date: 2000-10-16
Anticipated expiration: 2015-10-24
Also published as: DE69621490D1; EP0729249B1; CN1136739A; US5790572A; EP0729249A3; JPH08293881A; EP0729249A2; DE69621490T2; CN1080502C; KR100271117B1

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マスタ装置（例えばテ
スタのような外部装置）とスレーブ装置（例えばエンジ
ン制御装置のような電子制御装置）との間でデータの送
受信を行う通信システムに関する。

【０００２】

【従来の技術】マスタ装置とスレーブ装置との間でデー
タの送受信を行う通信システムとしては、図９に示すよ
うに、マスタ１００と複数のスレーブ１１０〜１３０と
が通信線１４０および接続手段１５０を介して接続さ
れ、マスタ１００が通信線１４０上に送信した要求メッ
セージを、各スレーブ１１０〜１３０が受信したら、こ
の要求メッセージに対する応答メッセージを、優先順位
の高いスレーブから順に、通信線１４０上に送信するよ
うに構成されたものが一般的に知られている。

【０００３】ここで、図９のシステムの構成を簡単に説
明すると、第１スレーブ１１０の内部には、主に通信を
司るＣＰＵ１１１と、主に制御を司るＣＰＵ１１２とが
設けられている。そして、ＣＰＵ１１１には、マスタ１
００からの前記要求メッセージや、他のスレーブ１２
０、１３０からの前記応答メッセージをモニタ可能な通
信Ｉ／Ｏ１１３が接続され、ＣＰＵ１１２には、制御を
行うための制御Ｉ／Ｏ１１４が接続されている。また、
ＣＰＵ１１１とＣＰＵ１１２とはデータバス１１５で接
続されている。

【０００４】また、上記ＣＰＵ１１１の内部には、シリ
アル通信が容易に行えるようなシリアルインターフェイ
ス１１６やＲＡＭ１１７、およびＲＯＭ１１８等が設け
られている。また、他のスレーブ１２０、１３０の内部
構造も、上記第１スレーブ１１０と同じ構造である。

【０００５】ところで、上記要求メッセージおよび応答
メッセージはそれぞれ、複数の１バイトデータ（但し、
最大１１バイト）より構成されている。また、それぞれ
の１バイトデータは、図１０に示すように、論理ローレ
ベルの１スタートビット（Ｓ）、データを示す８ビット
（０〜７）、論理ハイレベルの１ストップビット（Ｐ）
といった、合計１０ビット長のデータで構成されてい
る。

【０００６】このように、要求メッセージおよび応答メ
ッセージの１バイトデータが１０ビット長のデータで構
成されていることに伴って、上記シリアルインターフェ
イス１１６は、具体的には図１１に示すように構成され
ている。この構成によると、シリアルイン端子２０１か
ら入力されてきたシリアルインデータは、バッファ２０
２を介してシリアルスティタスレジスタ２０３に取り込
まれる。

【０００７】そして、このレジスタ２０３がスタートビ
ット（Ｓ）を検出したら、以降のデータビット（０〜
７）を、予め決められたボーレートでシリアルインシフ
トレジスタ２０４に１ビットずつシフトしていき、レジ
スタ２０３がストップビット（Ｐ）を検出したら、この
合計１０ビットの１バイトデータをシリアルインデータ
レジスタ２０５に移して割込み要求を発生し（図１２参
照）、ソフトウェアがデータバス２０６からシリアルイ
ンデータを読めるようにする。

【０００８】反対に、シリアルアウトの場合は、ソフト
ウェアによって、出力データがデータバス２０６を介し
てシリアルアウトデータレジスタ２０７に書き込まれ、
シリアル出力がコントローラ２０８によって起動され
る。すると、レジスタ２０７はデータをシリアルアウト
シフトレジスタ２０９に移し、まずスタートビット
（Ｓ）を、バス２１０を介してシリアルアウト端子２１
１から出力する。同様に、２ビット目（０）からストッ
プビット（Ｐ）までを出力したら、ソフトフェアに対し
て割込み要求を発生する。

【０００９】ところで、上記のような通信システムにお
いては、マスタ１００と各スレーブ１１０〜１３０との
間で上記各メッセージの送受信を行う前に、まず初期化
を行うわけだが、この初期化は、国際規格ＩＳＯ−９１
４１−２で規定された通信手順に基づいて行われるのが
一般的である。以下、この国際規格に基づいた初期化の
通信手順について図１３を用いて簡単に説明する。

【００１０】まず、マスタ１００が、通信線１４０の空
き時間（以下、アイドル時間という）が２ｍｓ以上であ
ることを確認したら、５ｂｐｓ（５ビット／ｓｅｃの
略）のボーレートで初期化アドレス（例えば３３Ｈ）を
通信線１４０上に送信する。すると、最も優先順位の高
い第１スレーブ１１０は、アイドル時間がＷ１以上とな
ったことを確認してから、上記初期化アドレスによって
決定されるボーレート（例えば１０．４ｋｂｐｓ）で、
まず同期信号（例えば５５Ｈ）を通信線１４０上に送信
する。

【００１１】そして、第１スレーブ１１０は、この同期
信号の送信を完了したら、アイドル時間がＷ２以上とな
ったことを確認してから、キーワード１（ＫＷ１、例え
ば９４Ｈ）を通信線１４０上に送信する。さらに、この
ＫＷ１の送信を完了したら、アイドル時間がＷ３以上と
なったことを確認してから、キーワード２（ＫＷ２、例
えば９４Ｈ）を通信線１４０上に送信する。

【００１２】そして、第１スレーブ１１０が上記ＫＷ２
の送信を完了したら、マスタ１００が、アイドル時間が
Ｗ４以上となったことを確認してから、このＫＷ２の反
転信号（例えば６ＢＨ）を通信線１４０上に送信する。
そして、マスタ１００が上記反転信号の送信を完了した
ら、第１スレーブ１１０が、アイドル時間がＷ４以上と
なったことを確認してから、上記初期化アドレス信号の
反転信号（例えばＣＣＨ）を通信線１４０上に送信す
る。そして、この反転信号の送信完了をもって初期化処
理を終了する。

【００１３】また、他のスレーブ１２０、１３０は、上
記マスタ１００と第１スレーブ１１０との初期化処理
を、自分の通信Ｉ／Ｏを通じてモニタしながら、自分の
初期化を行う。なお、上記Ｗ１〜Ｗ４は上記国際規格で
決められた範囲内の時間で任意に設定されるもので、Ｗ
１の範囲は６０〜３００ｍｓ、Ｗ２の範囲は５〜２０ｍ
ｓ、Ｗ３の範囲は０〜２０ｍｓ、およびＷ４の範囲は２
５〜５０ｍｓとして決められている。

【００１４】このようにして初期化が終了してから、マ
スタ１００と各スレーブ１１０〜１３０との間での、要
求メッセージと応答メッセージの送受信が、上記初期化
アドレスで決定されたボーレート（この場合は１０．４
ｋｂｐｓ）で開始される。なお、この送受信も上記国際
規格で規定された通信手順に基づいて行われる。以下、
この通信手順を図１４を用いて簡単に説明する。

【００１５】まず、マスタ１００が、所定の処理の実行
を各スレーブ１１０〜１３０に要求する要求メッセージ
１を通信線１４０上に送信すると、この要求メッセージ
１の送信完了からアイドル時間Ｐ２（０〜５０ｍｓの任
意の時間）後に、最も優先順位の高い第１スレーブ１１
０が、要求メッセージ１に対する応答メッセージを通信
線１４０上に送信する。

【００１６】そして、第１スレーブ１１０が応答メッセ
ージの送信を完了したら、次に優先順位の高い第２スレ
ーブ１２０が、アイドル時間Ｐ２の経過を確認してから
自分の応答メッセージを送信する。そして、第２スレー
ブ１２０が応答メッセージの送信を完了したら、最も優
先順位の低い第３スレーブ１３０が、アイドル時間Ｐ２
の経過を確認してから自分の応答メッセージを送信す
る。

【００１７】そして、第３スレーブ１３０が応答メッセ
ージの送信を完了したら、マスタ１００は、アイドル時
間Ｐ３（５５ｍｓ〜５ｓの任意の時間）の経過を確認し
てから、次の要求メッセージ２を送信する。そして、各
スレーブ１１０〜１３０は、上記と同様の要領で、自分
の応答メッセージを順番に送信する。上述したように、
上記国際規格では、アイドル時間が２ｍｓ以上続けば、
図１３の初期化アドレスを送信できるとしている。従っ
て、図１４のように、例えば第３スレーブ１３０が応答
メッセージを送信完了してから、マスタ１００が要求メ
ッセージ２を送信開始するまでの間のアイドル時間が、
５５ｍｓ以上となることから、この間にマスタ１００が
初期化アドレスを誤って送信してしまうことがある。す
わなち、１０．４ｋｂｐｓという速いボーレートで各メ
ッセージの送受信を行っている最中に、マスタ１００が
５ｂｐｓという非常に遅い速度の初期化アドレスを送信
してしまうことがある。

【００１８】このとき各スレーブ１１０〜１３０は、初
期化アドレスのまずスタートビット（ローレベル）をＣ
ＰＵ１１１のシリアルイン端子２０１（図１１）から入
力し、レジスタ２０４、２０５に移して割込み処理を起
動させるわけだが、この場合、各スレーブ１１０〜１３
０は、１０．４ｋｂｐｓのボーレートでデータを受信す
る状態であるため、上記５ｂｐｓのボーレートでスター
トビットを入力しただけでも、全てがローレベル信号か
らなる１バイトデータ（図１０）が約２００回入力され
たことになり、その結果、約２００回の割込み要求が連
続して発生する。

【００１９】また、この場合、上記約２００回入力され
る１バイトデータは、図１５（ａ）に示すように、全て
がローレベル信号からなるため、ＣＰＵは全ての割込み
時に正規のストップビット（ハイレベル信号）を検出で
きず、そのため、全ての割込み時にフレーミングエラー
（ストップビットが正規な値でないときに発生するエラ
ー）が発生する。

【００２０】以上のように、速いボーレートで各メッセ
ージの送受信が行われている最中に、マスタ１００が非
常に遅い速度の初期化アドレスを送信してしまった場合
には、各スレーブ１１０〜１３０では割込みが多発して
しまう。そのため、ＣＰＵ１１１内では、割込み処理ば
かりが行われてしまい、ベースルーチンや他の処理がな
かなか先に進まず、その機能がストップしてしまう。

【００２１】また、上記問題は、マスタ１００が、各ス
レーブ１１０〜１３０のうちの複数（例えば各スレーブ
１１０〜１３０の全て）に対して初期化を行い、この複
数のスレーブとの間で通常の送受信（１０．４ｋｂｐ
ｓ）を行っているときに、このうちの１つ（例えば第２
スレーブ１２０）のみに対して初期化を行うときにも発
生する。

【００２２】そのため、従来では、フレーミングエラー
が発生したことを検出する検出手段を設け、この検出手
段がフレーミングエラーの発生を検出したときは、上記
のように割込み処理ばかりが行われてベースルーチンや
他の処理の機能がストップしてしまうときと判定し、図
１５（ｂ）に示すように割込み処理を禁止するようにし
ていた。

【００２３】

【発明が解決しようとする課題】しかし、この場合、以
下のような問題が発生する。すなわち、上記のような通
信システムを例えば車両用として用いた場合、マスタ１
００や各スレーブ１１０〜１３０がメッセージを受信し
ている途中で、無線機などから受ける電波障害や点火系
のノイズ等をＣＰＵ１１１が受信し、このノイズが、図
１６に示すように、たまたま上記ストップビットをつぶ
してしまうことがある。この場合、これをスレーブが受
信すると、当然ながらフレーミングエラーが発生する。

【００２４】この場合は、確かにフレーミングエラーが
発生するが、その発生原因が、上記のように速いボーレ
ートで各メッセージの送受信を行っている最中に非常に
遅い速度の初期化アドレスが送信された場合のように、
割込み処理が多発する場合とは大きく異なる。しかし、
上記従来の方法では、この場合も、フレーミングエラー
が発生したということで割込み処理を禁止するので、各
スレーブは、図１６に示すように、マスタ１００や他の
スレーブからのメッセージを受信することができなくな
るといった問題があった。

【００２５】また、マスタ１００や各スレーブ１１０〜
１３０がメッセージを受信している途中で、車両を始動
させると、車両始動時の電源電圧低下によって各スレー
ブ１１０〜１３０への供給電圧が低下し、これに伴って
上記メッセージのデータがつぶされてしまうことがあ
る。このとき、上記メッセージのストップビットもつぶ
されてしまうこともあり、これをスレーブが受信する
と、当然ながらフレーミングエラーが発生する。

【００２６】この場合におけるフレーミングエラーの発
生原因も、割込み処理が多発する場合とは大きく異なる
が、上記従来の方法によると、この場合にも、フレーミ
ングエラーが発生したということで割込み処理を禁止
し、各スレーブが、マスタ１００や他のスレーブからの
メッセージが受信できないといった問題があった。そこ
で、本発明は上記問題に鑑み、フレーミングエラーが発
生したときに割込み処理を禁止する通信システムにおい
て、このフレーミングエラーが発生したときには、この
フレーミングエラーの発生原因を見極め、その原因が、
割込み処理を多発させるものであるときには、割込み処
理を禁止させて、ベースルーチンや他の処理の機能を優
先させることのできる通信システムを提供することを目
的とする。

【００２７】

【課題を解決するための手段】上記目的を達成するた
め、請求項１〜９記載の発明では、マスタ装置（５）と
スレーブ装置（１、２）との間でデータの送受信を行う
通信システムにおいて、上記スレーブ装置（１、２）
が、割込み処理を通じて受信した所定バイトデータのス
トップビットが正規な値でないときに発生するフレーミ
ングエラーを検出するフレーミングエラー検出手段（ス
テップ５１５）と、このフレーミングエラー検出手段
（ステップ５１５）が、上記フレーミングエラーを高頻
度で検出したか否かを判定する高頻度判定手段（ステッ
プ５２０、５４６、５４９、５５２）と、この高頻度判
定手段（ステップ５２０、５４６、５４９、５５２）に
よって、上記フレーミングエラー検出手段（ステップ５
１５）がフレーミングエラーを高頻度で検出したと判定
されたとき、上記初期化アドレスを受信したとして上記
割込み処理を禁止する割込み処理禁止手段（ステップ５
２５、５４７）とを備えたことを特徴としている。

【００２８】これによると、フレーミングエラー検出手
段がフレーミングエラーを検出したからといって、すぐ
に割込み処理を禁止するのではなく、さらに高頻度判定
手段によって、上記フレーミングエラー検出手段がフレ
ーミングエラーを高頻度で検出したと判定されたとき
に、割込み処理禁止手段によって割込み処理を禁止す
る。

【００２９】従って、例えば、フレーミングエラー検出
手段がフレーミングエラーを検出しても、このフレーミ
ングエラーの発生原因が、例えばノイズがたまたまスト
ップビットをつぶしてしまった場合のように、フレーミ
ングエラーを高頻度で発生させないものの場合には、上
記割込み処理禁止手段による割込み処理の禁止が行われ
ないので、このときには、この割込み処理を通じた本来
のデータ通信を有効に機能させることができる。

【００３０】また、上記フレーミングエラーの発生原因
が、フレーミングエラーを高頻度で発生させるものの場
合には、割込み処理禁止手段による割込み処理の禁止が
行われるので、このときには、ベースルーチンや他の処
理の機能が優先して行われる。

【００３１】マスタ装置が、要求メッセージと応答メッ
セージとの送受信速度よりも通信速度が遅く、かつ所定
バイトデータよりなる初期化アドレスを、通信線（３）
上に送信するよう場合には、マスタ装置とスレーブ装置
との間で、前記各メッセージの送受信を行っている最中
に、この送受信速度よりも遅い通信速度の初期化アドレ
スをマスタが送信し、スレーブ装置が、この初期化アド
レスを、割込み処理を通じて受信してしまう可能性があ
る。この場合、上述したように割込み処理が高頻度で発
生し、これに伴ってフレーミングエラーも高頻度で発生
するわけであるが、本発明では、高頻度判定手段および
割込み処理禁止手段が設けられているので、これらの手
段によって割込み処理が禁止される。従って、ベースル
ーチンや他の処理の機能を優先して行うことができる。

【００３２】また、請求項２記載の発明では、スレーブ
装置が、割込み処理禁止手段（ステップ５２５、５４
７）が上記割込み処理を禁止した後、上記初期化アドレ
スのビットデータを受信する初期化アドレス受信手段
（ステップ３０５）を備え、この初期化アドレス受信手
段（ステップ３０５）による受信処理が、上記初期化ア
ドレスの全ビットデータについて行われるように構成さ
れたことを特徴としている。

【００３３】これによると、スレーブ装置は、割込み処
理を禁止した後に、初期化アドレスの全ビットデータを
受信するので、この初期化アドレスを、ベースルーチン
や他の処理の機能を優先させた状態で受信することがで
きる。また、請求項３、４記載の発明では、請求項２記
載の発明でいう初期化アドレス受信手段（ステップ３０
５）が、初期化アドレスの１ビットデータを、所定タイ
ミングでサンプリングし、このサンプル値に基づいて、
上記１ビットデータをハイレベルとするかローレベルと
するかを決定するように構成されたことを特徴としてい
る。

【００３４】これによると、初期化アドレスの１ビット
データを１回のみ受信して、この１回のデータに基づい
て、この１ビットデータをハイレベルとするかローレベ
ルとするかを決定してしまうと、例えば外部ノイズ等で
誤判定してしまうことがあるが、本発明のようにするこ
とにより、上記のような誤判定を防止することができ
る。

【００３５】また、請求項５記載の発明では、初期化ア
ドレス受信手段（ステップ３０５）による、初期化アド
レスの全ビットデータの受信処理が完了したとき、割込
み処理を許可する割込み処理許可手段（ステップ３１
０）を備えたことを特徴としている。これによると、初
期アドレスの全ビットデータを受信完了するまでは、割
込み処理禁止手段によって割込み処理が禁止され、初期
化アドレスの全ビットデータを受信完了したら、割込み
処理許可手段によって割込み処理が許可さる。

【００３６】従って、スレーブ装置は、この初期化アド
レスの全ビットデータを、ベースルーチンや他の処理の
機能を優先させた状態で受信するとともに、初期化アド
レスの全ビットデータを受信完了した後は、再び割込み
処理を通じて、バイトデータを受信することができる。
また、請求項６記載の発明では、上記高頻度判定手段
が、フレーミングエラー検出手段（ステップ５１５）
が、フレーミングエラーを連続して所定回数以上検出し
たか否かを判定する手段（ステップ５２０）であること
を特徴としている。

【００３７】これによると、フレーミングエラーが連続
して所定回数以上発生したときに、このフレーミングエ
ラーの発生原因が、割込み処理を連続して多発させるも
のであるとみなして、割込み処理が禁止される。また、
請求項７記載の発明では、上記高頻度判定手段が、上記
割込み処理が起動した回数に対する、上記フレーミング
エラー検出手段（ステップ５１５）によるフレーミング
エラー検出回数が所定割合以上か否かを判定する手段
（ステップ５４６、５４９）であることを特徴としてい
る。

【００３８】また、請求項８記載の発明では、上記高頻
度判定手段が、上記フレーミングエラー検出手段（ステ
ップ５１５）が上記フレーミングエラーを初めて検出し
てからの時間に対する、上記フレーミングエラー検出手
段（ステップ５１５）によるフレーミングエラー検出回
数が所定割合以上か否かを判定する手段（ステップ５４
６、５５２）であることを特徴としている。

【００３９】これら請求項７、８記載の発明によると、
以下のような問題を解決することができる。例えば、マ
スタ装置とスレーブ装置とが速い速度で通信を行ってい
るときに、これよりも遅い通信速度の所定バイトデータ
（例えば上記初期化アドレス）を受信すると、通常はフ
レーミングエラーは連続して発生する。しかし、スレー
ブ装置が上記通信速度の遅いバイトデータを受信してい
る途中に、例えば外部ノイズ等を受けた場合には、この
外部ノイズ等によって、本来ならフレーミングエラーが
検出されなければならないところが、検出されなくなる
ことがある。つまり、フレーミングエラーが連続して検
出されない場合がある。

【００４０】そこで、請求項７、８記載の発明のように
することによって、フレーミングエラーが連続して所定
回数以上発生しなくても、このフレーミングエラーが高
頻度で発生しているか否かを判定することができ、高頻
度と判定されたときに割込み処理を禁止することができ
るので、上記問題を解決することができる。また、請求
項９記載の発明では、請求項１ないし８いずれか１つ記
載のスレーブ装置が車両に搭載されていることを特徴と
している。

【００４１】この場合、スレーブ装置に、上記のような
ノイズあるいは車両始動が原因でフレーミングエラーが
発生することがあるが、高頻度判定手段および割込み許
可手段によって割込み処理を許可するので、割込み処理
を通じた本来のデータ通信を有効に機能させることがで
きる。また、請求項１０記載の発明では、マスタ装置
（５）に通信線（３）を介して接続されることによって
通信システムを構成するとともに、上記マスタ装置
（５）から送信された所定の処理の実行を要求するため
の複数の所定バイトデータよりなる要求メッセージ、及
び前記要求メッセージの送信速度よりも通信速度が遅
く、かつ所定バイトデータよりなる初期化アドレスを受
信するもので、前記複数の所定バイトデータよりなる前
記要求メッセージのうちの所定バイトデータを受信する
度に割込み処理を起動させるスレーブ装置において、上
記割込み処理を通じて受信した上記所定バイトデータの
ストップビットが正規な値でないときに発生するフレー
ミングエラーを検出するフレーミングエラー検出手段
（ステップ５１５）と、このフレーミングエラー検出手
段（ステップ５１５）が、上記フレーミングエラーを高
頻度で検出したか否かを判定する高頻度判定手段（ステ
ップ５２０、５４６、５４９、５５２）と、この高頻度
判定手段（ステップ５２０、５４６、５４９、５５２）
によって、上記フレーミングエラー検出手段（ステップ
５１５）がフレーミングエラーを高頻度で検出したと判
定されたとき、上記初期アドレスを受信したとして上記
割込み処理を禁止する割込み処理禁止手段（ステップ５
２５、５４７）とを備えたことを特徴としている。

【００４２】このようにスレーブ装置を構成すれば、こ
のスレーブ装置を上記通信システムに用いたときに、こ
のスレーブ装置は、請求項１記載の発明のところで述べ
たように、フレーミングエラーの発生原因が、このフレ
ーミングエラーを高頻度で発生させないものの場合に
は、上記割込み処理禁止手段による割込み処理の禁止が
行われないので、このときには、この割込み処理を通じ
た本来のデータ通信を有効に機能させることができ、上
記発生原因が、割込み処理を連続して多発させるものの
場合には、割込み処理禁止手段による割込み処理の禁止
が行われるので、このときには、ベースルーチンや他の
処理の機能が優先して行われる。

【００４３】

【発明の実施形態】次に、本発明を車両診断システムに
適用した第１実施形態について、図１ないし図５に基づ
いて説明する。本実施形態のシステムは、図１に示すよ
うに、車両に搭載されるスレーブ装置としての複数の電
子制御装置（エンジン制御装置１、トランスミッション
制御装置２等）と、外部接続されるマスタ装置としての
故障診断テスタ５とが、１本の通信線３および接続手段
４（ダイアグコネクタ）を介して接続され、これら故障
診断テスタ５と各電子制御装置との間で１対ｎのデータ
通信が実行される。

【００４４】また、上記各電子制御装置には、上記１対
ｎのデータ通信を行う際の優先順位が予め決められてお
り、故障診断テスタ５が、各電子制御装置に所定の処理
の実行を要求する要求メッセージを通信線３上に送信し
たときに、優先順位の高い電子制御装置から順に、自分
の応答メッセージを通信線３上に送信するように構成さ
れている。なお、本実施形態では、トランスミッション
制御装置２→エンジン制御装置１の順で優先順位が設定
されている。

【００４５】また、これら接続される故障診断テスタ５
と上記各車載電子制御装置との間では、その通信方式と
して上記国際規格（ＩＳＯ−９１４１−２）に準拠した
プロトコルが用いられるものとする。以下、これら各要
素の詳細について説明する。ここでは、車載電子制御装
置の一例としてエンジン制御装置１を代表としてその構
成および機能を説明する。

【００４６】エンジン制御装置１は、ＣＰＵ１１、ＲＯ
Ｍ１２、ＲＡＭ１３、入力回路１４、出力回路１５、Ａ
Ｄ変換回路（以下ＡＤＣ回路という）１６、および通信
回路１７等をそれぞれ有して構成されている。ここで、
通信回路１７は、通信線３をドライブする入出力バッフ
ァ回路である。また、入力回路１４には、エンジン回転
数を検出するセンサ（具体的にはクランク角センサ）２
１や車速センサ２２等のセンサから出力される、主にパ
ルス信号からなるセンサ信号が入力され、ＡＤＣ回路１
６には、スロットルセンサ２３、エアフローメータ２
４、水温センサ２５、Ｏ2 センサ２６等、車両各部に設
けられたセンサから出力されるアナログ信号からなるセ
ンサ信号が入力される。

【００４７】これらの信号はいずれも、それら検出値に
対応したセンサデータとしてＲＡＭ１３のデータ領域に
格納され、ＣＰＵ１１による燃料噴射量や点火時期の演
算のための演算値として利用される。なお、ＲＡＭ１３
には、上記データ領域の他に、後述する各カウンタ、各
バッファ、および各フラグ等を格納する領域がそれぞれ
形成されている。

【００４８】また、ＣＰＵ１１は、ＲＯＭ１２に予め格
納されている制御プログラムに従って、ＲＡＭ１３に取
り込まれたセンサデータに基づく所定の演算を実行し
て、その都度の燃料噴射量や点火時期を求めるととも
に、故障診断テスタ５との間で後述する通信メッセージ
の授受、およびそのメッセージを通じて指定された診断
処理を実行する部分である。また、ＲＯＭ１２に格納さ
れた上記制御プログラムには、ＲＡＭ１３内の上記各カ
ウンタをソフトウェア的にカウント処理するカウンタプ
ログラムが含まれる。

【００４９】なお、このＣＰＵ１１を通じて求められた
燃料噴射量は出力回路１５に与えられ、この出力回路１
５を通じて、上記求められた燃料噴射量に対応する信号
がエンジン制御手段２７に出力される。エンジン制御手
段２７としては例えば燃料噴射弁がある。また、ＣＰＵ
１１の内部には、シリアル通信が容易に行えるようなシ
リアルインターフェイス（図示しない）が設けられてお
り、このシリアルインターフェイスの内部構造は、図１
１に示した構造をなしている。

【００５０】一方、故障診断テスタ５も、上記電子制御
装置と同じくＣＰＵ、ＲＯＭ、ＲＡＭ、通信回路等を備
えた構成である。そして、故障診断テスタ５の外側表面
に設けられた操作手段５ａ（具体的にはキーボード）を
通じて所定の診断モードが設定されたときは、この診断
モードに応じた要求メッセージが、ダイアグコネクタ４
を介して各電子制御装置に送信される。

【００５１】なお、故障診断テスタ５では、上記要求メ
ッセージに対する応答メッセージの内容を、図示しない
表示器に一覧表示したりグラフ表示したりすることによ
って、診断結果を診断者に知らせることができる。ま
た、ダイアグコネクタ４には、イグニッションスイッチ
１８を経て、バッテリー１９より電源が供給されてお
り、故障診断テスタ５がこうして車載電子制御装置と電
気的に接続されるとき、このダイアグコネクタ４を介し
て故障診断テスタ５にも電源が供給されるようになって
いる。

【００５２】以上のように構成された車両用通信システ
ムにおいて、故障診断テスタ５と各電子制御装置との間
で上記各メッセージの送受信を行う前に、故障診断テス
タ５と各電子制御装置との間で初期化処理が行われる。
この初期化処理は、図１３を用いて既に述べた通りであ
るので、ここではその説明を省略する。そして、この初
期化処理が終わってから、故障診断テスタ５と各電子制
御装置との間で上記各メッセージの送受信が行われる。
また、この送受信についても図１４を用いて既に説明し
た通りであるので、その説明を省略する。

【００５３】次に、各電子制御装置における、上記初期
化処理および応答メッセージの送信処理について、図２
〜５を用いて具体的に説明する。なお、以下説明する処
理で用いられる各カウンタ、各バッファ、および各フラ
グは、イグニッションスイッチ１８をオンして各電子制
御装置に電源が供給された初期状態においては、全て０
になっている。

【００５４】まず、故障診断テスタ５が５ｂｐｓ（１ｂ
ｉｔ当たり２００ｍｓ）の初期化アドレス（図１３）を
送信したときに、この初期化アドレスを精度良く受信す
るために、２ｍｓごとに図２の割込みルーチンを起動
し、このステップ３００にて、初期化アドレスの受信が
完了したか否かを、後述するアドレスデータバッファ
（１）〜（１０）にデータが格納されているか否かをみ
ることによって判定する。

【００５５】そして、ステップ３００にて、初期化アド
レスの受信がまだ完了していない、すなわちアドレスデ
ータバッファ（１）〜（１０）にデータが格納されてい
ないと判定されたときは、ステップ３０５にて、図３に
示すサブルーチンにジャンプして、初期化アドレスの１
ビットデータを受信する準備を行う。具体的には、まず
ステップ３５０にて、アドレス受信カウンタＣＴ２Ｍを
インクリメントし、次のステップ３５５にて、通信線３
の状態がハイレベルか否かを判定する。

【００５６】そして、通信線３がハイレベルであると判
定されたときは、次のステップ３６０にて、通信線３が
ハイレベルであると判定された回数をカウントするカウ
ンタＣＢＵＳＨをインクリメントした後、ステップ３６
５の処理に移り、反対に、通信線３がローレベルである
と判定されたときは、何もせずにステップ３６５の処理
に移る。

【００５７】ステップ３６５では、上記カウンタＣＴ２
Ｍが１００になったか否かをみることによって、初期化
アドレスの１ビットデータを最後まで受信したか否かを
判定する。ここで、ＮＯと判定されたときは、上記１ビ
ットデータを最後まで受信していないということなの
で、何もせずにこのサブルーチンを抜ける。反対に、Ｙ
ＥＳと判定されたときは、上記１ビットデータを最後ま
で受信したということなので、次のステップ３７０に
て、上記カウンタＣＴ２Ｍをクリアして、次の１ビット
データの受信準備を行う。

【００５８】そして、次のステップ３７５にて、上記カ
ウンタＣＢＵＳＨが所定回数（本実施形態では５０回）
以上か否かを判定し、ＹＥＳと判定されたときは、今受
信した１ビットデータはハイレベルであるとみなして、
次のステップ３８０にて、上記アドレスデータバッファ
（ｍ）にハイレベルとして１をセットする。その後、ス
テップ３９０にて、上記カウンタＣＢＵＳＨをクリアし
て、次の１ビットデータの受信準備を行い、このサブル
ーチンを抜ける。

【００５９】反対に、上記ステップ３７５にてＮＯと判
定されたときは、今受信した１ビットデータはローレベ
ルであるとみなし、ステップ３８５にて、上記アドレス
データバッファ（ｍ）にローレベルとして０をセットす
る。その後、ステップ３９０の処理を行い、このサブル
ーチンを抜ける。そして、上記ステップ３０５（図２）
の処理を繰り返し、上記アドレスデータバッファ（１）
〜（１０）の全てに初期化アドレスのデータが格納され
ると、ステップ３００にてＹＥＳと判定されて、ステッ
プ３１０の処理を実行する。

【００６０】このステップ３１０では、割込みマスクフ
ラグをセットすることによって、シリアルイン割込み処
理（以下、ＳＩＮ割込み処理という）を許可するととも
に、フラグＸＦＲＥＲＲをリセットする。なお、フラグ
ＸＦＲＥＲＲとは、フレーミングエラーが発生したとき
にセットされるフラグである。このフラグＸＦＲＥＲＲ
については図５を用いて後述する。

【００６１】また、各電子制御装置では、上記図２、３
の処理とは別に、ベースループごとに図４のベースルー
チンが起動される。このルーチンのステップ４００で
は、初期化アドレスの受信が完了しているか否かを、上
記アドレスデータバッファ（１）〜（１０）に初期化ア
ドレスが格納されているか否かをみることによって判定
する。そして、まだ完了していないと判定されたとき
は、何もせずにこの処理を抜ける。

【００６２】また、ステップ４００にて、初期化アドレ
スの受信が完了したと判定されたときは、今度はステッ
プ４０５にて、初期化処理が全て完了したか否かを判定
する。すなわち、図１３の「初期化アドレスの反転信
号」の送信が完了したか否かを判定する。そして、完了
していないと判定されたときは、ステップ４１０のサブ
ルーチンにジャンプする。

【００６３】ステップ４１０では、図１３の同期信号、
ＫＷ１、ＫＷ２、初期化アドレスの反転信号のうちの、
これから送信しようとする信号におけるアイドル時間
（Ｗ１〜Ｗ４）をＲＯＭ１２からテーブルサーチする。
例えば、これから送信しようとする信号が同期信号であ
れば、ステップ４１０では時間Ｗ１をＲＯＭ１２からテ
ーブルサーチする。

【００６４】そして、次のステップ４１５にて、上記ア
イドル時間をカウントするアイドルカウンタが、ステッ
プ４１０でテーブルサーチしたアイドル時間以上となっ
たか否かを判定し、ＹＥＳと判定されたときは、次のス
テップ４２０にて上記信号を送信してこの処理を抜け、
ＮＯと判定されたときは、何もせずにこの処理を抜け
る。なお、上記アイドルカウンタは、図示しないタイマ
による時間割込み（例えば４ｍｓ割込み）に応じて１カ
ウントずつカウントアップされる。

【００６５】なお、上記ステップ４１０には、故障診断
テスタ５からの「ＫＷ２の反転信号」を受信したか否か
の判定ステップも含まれている。一方、ステップ４０５
にて初期化処理が全て完了したと判定されたときは、次
のステップ４２５にて、故障診断テスタ５から要求メッ
セージを受信したか否かを判定する。

【００６６】ここで、要求メッセージを受信していない
と判定されたときは、何もせずにこの処理を抜け、要求
メッセージを受信したと判定されたときは、ステップ４
３０のサブルーチンにジャンプし、この要求メッセージ
に対する応答メッセージを作成する。そして、次のステ
ップ４３５にて、この応答メッセージを送信するのに必
要なアイドル時間Ｐ２（本実施形態では２４ｍｓ）をＲ
ＯＭ１２からテーブルサーチし、次のステップ４４０に
て、上記アイドルカウンタが上記テーブルサーチした時
間Ｐ２以上となったか否かを判定し、ＹＥＳと判定され
たときは、ステップ４４５にて応答メッセージを送信
し、この処理を抜ける。

【００６７】また、各電子制御装置は、初期化アドレス
の受信を完了したら、１０．４ｋｂｐｓのシリアル通信
を行う状態となる。このシリアル通信は、図５に示され
るＳＩＮ割込み処理を通じて行われるもので、以下、こ
のＳＩＮ割込み処理について説明する。なお、このＳＩ
Ｎ割込み処理はＣＰＵのシリアル入力割込みを通じて実
現される。

【００６８】具体的には、故障診断テスタ５からの上記
「ＫＷ２の反転信号」または要求メッセージの１バイト
データ、あるいは他の電子制御装置からの上記「同期信
号」、「ＫＷ１」、「ＫＷ２」、「初期化アドレスの反
転信号」または応答メッセージの１バイトデータを受信
する度に、ステップ５００のＳＩＮ割込み処理が起動さ
れる。

【００６９】そして、次のステップ５０５にて、このＳ
ＩＮ割込み処理がオーバーランエラーによって発生した
ものか否かを、オーバーランエラー発生時にセットされ
るオーバーランエラーフラグに基づいて判定する。な
お、オーバーランエラーとは、図１１のシリアルイン端
子２０１が１０ビット長のシリアルインデータを入力
し、この１０ビット長のデータをレジスタ２０４に移し
たときに、このデータの移動先であるレジスタ２０５
に、既にデータが格納されていることから発生するエラ
ーである。

【００７０】そして、ステップ５０５で、このＳＩＮ割
込み処理がオーバーランエラーによって発生したもので
あると判定されたときは、ステップ５１０のサブルーチ
ンにジャンプして、ＳＩＮエラー時の処理（例えばＳＩ
Ｎデータを格納するシリアルデータバッファ等のクリ
ア）を行う。その後、ステップ５６０にて、ＳＩＮ割込
み要求フラグをクリアして、次のバイトデータのＳＩＮ
割込みを受け付ける準備を行う。なお、上記ＳＩＮ割込
み要求フラグは、割込み要求を受け付けたことを記憶し
ておくためのフラグであり、割込み要求が発生したとき
にハード的にセットされる。

【００７１】また、上記ステップ５０５にて、このＳＩ
Ｎ割込み処理はオーバーランエラーによって発生したも
のではないと判定されたときは、ステップ５１５にて、
このＳＩＮ割込み処理が、フレーミングエラーによって
発生したものか否かを、フレーミングエラー発生時にセ
ットされるフレーミングエラーフラグに基づいて判定す
る。なお、フレーミングエラーとは、ストップビットが
正規な値でないときに発生するエラーである。

【００７２】このステップ５１５で、ＳＩＮ割込み処理
がフレーミングエラーによって発生したと判定されたと
きは、ステップ５２０にて、フラグＸＦＲＥＲＲがセッ
トされているか否かを判定することによって、フレーミ
ングエラーが２回以上連続して発生したか否かを判定す
る。そしてＮＯ、つまり今回が初めてのフレーミングエ
ラーであると判定されたときは、ステップ５３５にて、
フラグＸＦＲＥＲＲをセットして、ステップ５１０、５
６０の処理を実行して、この処理を抜ける。

【００７３】また、ステップ５２０にてＹＥＳと判定さ
れたときは、フレーミングエラーが２回以上連続して発
生したということなので、ステップ５２５にて、割込み
マスクフラグをリセットして、ＳＩＮ割込み処理を禁止
する。つまり、ＳＩＮ割込み要求がＣＰＵに入ってこな
いようにして、初期化アドレスの受信準備を行う。これ
によって、図２の処理が途中停止することなく続けて行
われるようにする。

【００７４】そして、ステップ５３０にて、上記アドレ
スデータバッファ（１）〜（１０）をオールクリアし
て、図２のステップ３００における判定がＮＯとなるよ
うにする。その後、ステップ５１０、５６０の処理を実
行して、この処理を抜ける。一方、ステップ５１５に
て、ＳＩＮ割込み処理がフレーミングエラーによって発
生したものではないと判定されたときは、ステップ５４
０にて、フラグＸＦＲＥＲＲをリセットするとともに、
ステップ５４５のサブルーチンにジャンプして、ＳＩＮ
データを上記シリアルデータバッファに格納する等の処
理を実行する。その後、ステップ５６０の処理を実行す
る。

【００７５】以上のように本実施形態では、ステップ５
１５にてフレーミングエラーが発生したと判定された場
合でも、さらにステップ５２０にて、フレーミングエラ
ーが２回以上連続して発生したか否かを判定し、２回以
上連続して発生したと判定されたときに限って、ステッ
プ５２５にてＳＩＮ割込み処理を禁止している。また、
２回連続して発生しなかった場合には、ステップ５４０
にてフラグＸＦＲＥＲＲをリセットして、ＳＩＮ割込み
処理の許可状態を継続させている。その理由は以下の通
りである。

【００７６】すなわち、上述したように、ステップ５１
５にてＹＥＳと判定されるときとしては、ＣＰＵ１１が
１０．４ｋｂｐｓのボーレートでデータ受信待ち状態の
ときに、５ｂｐｓの初期化アドレスを受信したときや、
例えば無線機などから受ける電波障害や点火系のノイズ
等がデータのストップビットをつぶしてしまい、これを
ＣＰＵ１１が受信したときがあげられる。

【００７７】ここで、前者の場合、上述したようにフレ
ーミングエラーは多数回連続して発生する。すなわち、
ステップ５２０にてＹＥＳと判定される。従って、この
ときには、ＳＩＮ割込み処理を禁止しないと、ベースル
ーチンや他の処理がなかなか先に進まない。従って、本
実施形態では、ステップ５３０にてＳＩＮ割込み処理を
禁止することによって、ベースルーチンや他の処理を優
先して行わせることができる。

【００７８】また、後者の場合、このようにノイズがス
トップビットをつぶしてしまう偶然は２回以上続けて起
こることはまずないと考えて良い。つまり、次にステッ
プ５１５の判定を行うときにはＮＯと判定される。従っ
て、本実施形態では、このときにステップ５４０にてフ
ラグＸＦＲＥＲＲをリセットし、ＳＩＮ割込み処理の許
可状態を継続することによって、ＳＩＮ割込みを通じた
本来のデータ通信を行えるようにすることができる。

【００７９】また、本実施形態では、上記前者の場合の
ように、ＣＰＵ１１が１０．４ｋｂｐｓのボーレートで
データ受信待ち状態のときに、５ｂｐｓの初期化アドレ
スを受信したときには、ステップ５２５にてＳＩＮ割込
み処理を禁止するが、初期化アドレスの受信が完了した
ときには、図２のステップ３００にてＹＥＳと判定さ
れ、ステップ３１０の処理を行うので、再びＳＩＮ割込
み処理を行うことができる。

【００８０】なお、ＣＰＵ１１が１０．４ｋｂｐｓのボ
ーレートでデータ受信待ち状態のときに、５ｂｐｓの初
期化アドレスを受信したときにおける、データバス上の
データ信号、割込み要求信号、フレーミングエラー信
号、および割込み禁止信号のタイムチャートを、図６に
示す。次に、本発明の第２、第３実施形態を、上記第１
実施形態と異なる部分についてのみ説明する。

【００８１】第２、第３実施形態は、下記、の事実
に鑑みて案出されたものである。通常は、１０．４ｋｂｐｓのシリアル通信を行ってい
るときに、５ｂｐｓの初期化アドレスを受信すると、上
述したようにフレーミングエラーは連続して発生する。
しかし、初期化アドレスの受信途中に、外部ノイズ等を
受けたときのような場合には、この外部ノイズ等によっ
て、本来ならフレーミングエラーが発生しなければなら
ないところが、発生しなくなる場合がある。つまり、フ
レーミングエラーが連続して発生しなくなる場合があ
る。

【００８２】上記のように、初期化アドレスの受信途
中に外部ノイズ等を受けるという偶然は、何回も連続し
て起こるということはまず考えられない。そこで、上記
、の事実に鑑みて、第２実施形態では、ＳＩＮ割込
み処理の発生回数に対するフレーミングエラーの発生回
数が所定割合以上のときに、ＳＩＮ割込み処理を禁止す
るようにした。また、第３実施形態では、フレーミング
エラーが初めて発生してからの所定時間の間に、フレー
ミングエラーが所定割合以上発生したときに、ＳＩＮ割
込み処理を禁止するようにした。

【００８３】つまり、第２、第３実施形態では、フレー
ミングエラーの発生が連続しない場合でも、その発生度
合いが高頻度であれば、ＳＩＮ割込み処理を禁止するよ
うにした。以下、上記のようにするための具体的手段
を、第２実施形態については図７、第３実施形態につい
ては図８を用いて説明する。なお、上記第１実施形態
（図５）と同じ処理を行う部分については、これと同じ
符号を付したので、その説明は省略する。

【００８４】第２実施形態では、図７において、故障診
断テスタ５からの上記「ＫＷ２の反転信号」または要求
メッセージの１バイトデータ、あるいは他の電子制御装
置からの上記「同期信号」、「ＫＷ１」、「ＫＷ２」、
「初期化アドレスの反転信号」または応答メッセージの
１バイトデータを受信する度に、ステップ５００のＳＩ
Ｎ割込み処理が起動される。

【００８５】そして、次のステップ５０１では、ＳＩＮ
割込み処理が起動された回数をカウントするカウンタＣ
ＳＩＮをインクリメントする。その後、ステップ５０５
の判定処理を行い、ＹＥＳと判定されたときはステップ
５１０の処理を行い、ＮＯと判定されたときはステップ
５１５の判定処理を行う。このステップ５１５にてＹＥ
Ｓと判定されたときは、ステップ５２１にて、フレーミ
ングエラーの発生回数をカウントするカウンタＣＦＲＭ
ＥＲをインクリメントした後、上記ステップ５１０の処
理を行う。また、ステップ５１５にてＮＯと判定された
ときは、ステップ５４５の処理を行う。

【００８６】そして、次のステップ５４６では、上記カ
ウンタＣＦＲＭＥＲが所定回数（本実施形態では３回）
以上となったか否かを判定する。ここで、ＹＥＳと判定
されたときは、フレーミングエラーの発生回数が高頻度
であるとみなして、次のステップ５４７、５４８にて、
図５のステップ５２５、５３０と同様の処理を行う。そ
して、ステップ５５０、５５１にて、上記カウンタＣＳ
ＩＮおよびＣＦＲＭＥＲをともにクリアした後、ステッ
プ５６０の処理を行って、この処理を抜ける。

【００８７】一方、上記ステップ５４６にてＮＯと判定
されたときは、次のステップ５４９にて、上記カウンタ
ＣＳＩＮが所定回数（本実施形態では５回）以上となっ
たか否かを判定する。ここで、ＮＯと判定されたとき
は、上記ステップ５６０の処理を行った後、このルーチ
ンを抜ける。また、ＹＥＳと判定されたときは、上記ス
テップ５５０、５５１、５６０の処理を行った後、この
ルーチンを抜ける。

【００８８】以上説明したように、第２実施形態は、Ｓ
ＩＮ割込み処理が起動した回数に対するフレーミングエ
ラー発生回数が、所定割合以上（本実施形態では、５回
のＳＩＮ割込み処理発生に対して３回のフレーミングエ
ラー発生）のときに、ＳＩＮ割込み処理を禁止するよう
にしたので、初期化アドレスの受信途中に外部ノイズ等
を受けたときのような場合でも、ＳＩＮ割込み処理を禁
止することができる。

【００８９】一方、第３実施形態では、図８において、
故障診断テスタ５からの上記「ＫＷ２の反転信号」また
は要求メッセージの１バイトデータ、あるいは他の電子
制御装置からの上記「同期信号」、「ＫＷ１」、「ＫＷ
２」、「初期化アドレスの反転信号」または応答メッセ
ージの１バイトデータを受信する度に、ステップ５００
のＳＩＮ割込み処理が起動される。

【００９０】そして、上記ステップ５０５の判定処理を
行い、ＹＥＳと判定されたときはステップ５１０の処理
を行い、ＮＯと判定されたときはステップ５１５の判定
処理を行う。また、このステップ５１５にてＮＯと判定
されたときはステップ５４５の処理を行い、ＹＥＳと判
定されたときはステップ５２１の処理を行う。このステ
ップ５２１の処理を終えたら、次にステップ５２２に
て、上記カウンタＣＦＲＭＥＲに１がセットされている
か否かをみることによって、今回始めてフレーミングエ
ラーが発生したか否かを判定する。

【００９１】このステップ５２２にてＹＥＳと判定され
たときは、次のステップ５２３にて、フレーミングエラ
ーが初めて発生してからの時間をカウントするカウンタ
ＣＴＳＩＮをクリアし、ステップ５１０の処理を行う。
また、ステップ５２２にてＮＯと判定されたときは、そ
のままステップ５１０の処理を行う。なお、上記カウン
タＣＴＳＩＮは、図示しないタイマ割込み（２ｍｓ割込
み）に応じて１カウントずつカウントアップされる。

【００９２】そして、ステップ５４６の判定処理を行
い、ＹＥＳと判定されたときはステップ５４７、５４８
の処理を行う。そして、ステップ５５３、５５４にて、
カウンタＣＳＩＮ、ＣＴＳＩＮをともにクリアし、ステ
ップ５６０の処理を行った後、このルーチンを抜ける。
また、ステップ５４６にてＮＯと判定されたときは、ス
テップ５５２にて、上記カウンタＣＴＳＩＮが所定時間
（本実施形態では２０ｍｓ）以上になったか否かを判定
する。そして、ＮＯと判定されたときは、ステップ５６
０の処理に行ってから、このルーチンを抜ける。また、
ＹＥＳと判定されたときは、上記ステップ５５３、５５
４、５６０の処理を行った後、このルーチンを抜ける。

【００９３】以上説明したように、本実施形態は、フレ
ーミングエラーが初めて発生してから所定時間（２０ｍ
ｓ）の間に、フレーミングエラーが所定割合（３回）以
上発生したときに、ＳＩＮ割込み処理を禁止するように
したので、初期化アドレスの受信途中に外部ノイズ等を
受けたときのような場合でも、ＳＩＮ割込み処理を禁止
することができる。

【００９４】（他の実施形態）図３のルーチンにおい
て、ステップ３５５、３６０の処理の代わりに、今受信
しているデータを受信バッファ（ｎ）に格納するように
し、ステップ３７５での判定を、上記受信バッファ
（１）〜（１００）に格納されたデータのうち、所定数
（例えば５０）以上がハイレベルであるか否かを判定す
るようにしても良い。この場合、ステップ３９０では、
受信バッファ（１）〜（１００）をオールクリアするこ
とになる。

【００９５】また、上記第１実施形態のステップ５２０
では、フレーミングエラーが２回以上連続して発生した
か否かを、フラグＸＦＲＥＲＲの状態に基づいて判定し
たが、例えばフレーミングエラーが連続して発生した回
数をカウントするカウンタを設け、このカウント値が所
定回数以上となったときに限って、ＳＩＮ割込み処理を
禁止するようにしても良い。

【００９６】この場合、上記所定回数を、車両始動時に
発生するフレーミングエラーの回数に設定することによ
って、車両始動時に発生したフレーミングエラーでは、
ＳＩＮ割込みを許可して、ＳＩＮ割込みを通じた本来の
データ通信を行えるようにすることができる。また、上
記各実施形態では、上記要求メッセージおよび応答メッ
セージを、複数の１バイトデータにて構成したが、複数
の２バイトデータにて構成しても良いし、複数の４バイ
トデータにて構成しても良いし、それ以上のもので構成
しても良い。

【００９７】また、上記各実施形態では、故障診断テス
タ５をマスタ装置とし、電子制御装置をスレーブ装置と
したシステムについて説明したが、複数の電子制御装置
の任意の１つをマスタ装置、他の電子制御装置をスレー
ブ装置としたものについても適用することができる。ま
た、上記各実施形態では、本発明における通信システム
を車両に用いた場合について説明したが、車両以外のも
のにも適用することができる。

【００９８】また、上記各実施形態では、マスタ装置と
複数のスレーブ装置との間で１対ｎのデータ通信を行う
通信システムについて説明したが、マスタ装置と１つの
スレーブ装置との間で１対１のデータ通信を行う通信シ
ステムにおいても適用することができる。

【図面の簡単な説明】

【図１】本発明第１実施形態の全体構成図である。

【図２】上記第１実施形態の各制御装置における、初期
化アドレスの受信処理を示すフローチャートである。

【図３】図２のステップ３０５の詳細を示すサブルーチ
ンである。

【図４】上記第１実施形態の各制御装置における、ベー
スルーチンを示すフローチャートである。

【図５】上記第１実施形態の各制御装置におけるシリア
ル入力割込処理を示すフローチャートである。

【図６】上記第１実施形態のＣＰＵが、１０．４ｋｂｐ
ｓでデータ受信待ち状態のときに５ｂｐｓの初期化アド
レスを受信したときの、各信号のタイムチャートであ
る。

【図７】本発明第２実施形態の各制御装置におけるシリ
アル入力割込処理を示すフローチャートである。

【図８】本発明第３実施形態の各制御装置におけるシリ
アル入力割込処理を示すフローチャートである。

【図９】従来の通信システムの全体構成図である。

【図１０】１バイトデータのビットフォーマットを示す
タイムチャートである。

【図１１】図９システムのシリアルインターフェイス１
１６の内部構造を示す模式図である。

【図１２】ＣＰＵがシリアルインデータ入力を入力した
ときの各信号のタイムチャートである。

【図１３】初期化処理時におけるマスタおよびスレーブ
からの信号のタイムチャートである。

【図１４】マスタと各スレーブとの間での要求メッセー
ジおよび応答メッセージの送信手順を示すタイムチャー
トである。

【図１５】（ａ）はＣＰＵが１０．４ｋｂｐｓで通信中
に５ｂｐｓの初期化アドレスを受信したときの各信号の
タイムチャートであり、（ｂ）は（ａ）に対して、フレ
ーミングエラーを検出したら割込みを禁止するようにし
たときの各信号のタイムチャートである。

【図１６】ノイズによってフレーミングエラーが発生し
たときの各信号のタイムチャートである。

【符号の説明】

１…エンジン制御装置（スレーブ装置）、２…トランスミッション制御装置（スレーブ装置）、３
…通信線、５…故障診断テスタ（マスタ装置）。

Claims

(57)【特許請求の範囲】

【請求項１】マスタ装置（５）とスレーブ装置（１、
２）とが通信線（３）を介して接続され、前記マスタ装置（５）は、所定の処理の実行を要求する
ための複数の所定バイトデータよりなる要求メッセー
ジ、及び前記要求メッセージの送信要求よりも通信速度
が遅く、かつ所定バイトデータよりなる初期化アドレス
を前記通信線（３）上に送信し、前記スレーブ装置（１、２）は、前記複数の所定バイト
データよりなる前記要求メッセージのうちの所定バイト
データを受信する度に割込み処理を起動させ、前記要求
メッセージの全ての所定バイトデータを受信したとき、
この要求メッセージに対して、複数の所定バイトデータ
よりなる応答メッセージを前記通信線（３）上に送信す
るように構成された通信システムにおいて、前記スレーブ装置（１、２）は、前記割込み処理を通じて受信した前記所定バイトデータ
のストップビットが正規な値でないときに発生するフレ
ーミングエラーを検出するフレーミングエラー検出手段
（ステップ５１５）と、このフレーミングエラー検出手段（ステップ５１５）
が、前記フレーミングエラーを高頻度で検出したか否か
を判定する高頻度判定手段（ステップ５２０、５４６、
５４９、５５２）と、この高頻度判定手段（ステップ５２０、５４６、５４
９、５５２）によって、前記フレーミングエラー検出手
段（ステップ５１５）がフレーミングエラーを高頻度で
検出したと判定されたとき、前記初期アドレスを受信し
たとして前記割込み処理を禁止する割込み処理禁止手段
（ステップ５２５、５４７）とを備えることを特徴とす
る通信システム。
【請求項２】前記スレーブ装置（１、２）は、前記割込み処理禁止手段（ステップ５２５、５４７）が
前記割込み処理を禁止した後、前記初期化アドレスのビ
ットデータを受信する初期化アドレス受信手段（ステッ
プ３０５）を備え、この初期化アドレス受信手段（ステップ３０５）による
受信処理が、前記初期化アドレスの全ビットデータにつ
いて行われるように構成されたことを特徴とする請求項
１記載の通信システム。
【請求項３】前記初期化アドレス受信手段（ステップ
３０５）は、前記初期化アドレスの１ビットデータを、所定タイミン
グでサンプリングし、このサンプル値に基づいて、前記
１ビットデータをハイレベルとするかローレベルとする
かを決定するように構成されたことを特徴とする請求項
２記載の通信システム。
【請求項４】前記初期化アドレス受信手段（ステップ
３０５）は、前記初期化アドレスの１ビットデータを、所定タイミン
グでサンプリングするサンプリング手段（ステップ３５
５、３６０）と、前記サンプリングの回数が所定回数となったか否かを判
定するサンプリング回数判定手段（ステップ３６５）と
を備え、このサンプリング回数判定手段（ステップ３６５）によ
って、前記サンプリングの回数が前記所定回数となった
と判定されたとき、このサンプル値に基づいて、前記１
ビットデータをハイレベルとするかローレベルとするか
を決定する１ビットデータ決定手段（ステップ３７５、
３８０、３８５）とを備えることを特徴とする請求項２
記載の通信システム。
【請求項５】前記初期化アドレス受信手段（ステップ
３０５）による、前記初期化アドレスの全ビットデータ
の受信処理が完了したとき、前記割込み処理を許可する
割込み処理許可手段（ステップ３１０）を備えたことを
特徴とする請求項２ないし４いずれか１つ記載の通信シ
ステム。
【請求項６】前記高頻度判定手段（ステップ５２０、
５４６、５４９、５５２）は、前記フレーミングエラー検出手段（ステップ５１５）
が、前記フレーミングエラーを連続して所定回数以上検
出したか否かを判定する手段（ステップ５２０）である
ことを特徴とする請求項１ないし５いずれか１つ記載の
通信システム。
【請求項７】前記高頻度判定手段（ステップ５２０、
５４６、５４９、５５２）は、前記割込み処理が起動した回数に対する、前記フレーミ
ングエラー検出手段（ステップ５１５）によるフレーミ
ングエラー検出回数が所定割合以上か否かを判定する手
段（ステップ５４６、５４９）であることを特徴とする
請求項１ないし５いずれか１つ記載の通信システム。
【請求項８】前記高頻度判定手段（ステップ５２０、
５４６、５４９、５５２）は、前記フレーミングエラー検出手段（ステップ５１５）が
前記フレーミングエラーを初めて検出してからの時間に
対する、前記フレーミングエラー検出手段（ステップ５
１５）によるフレーミングエラー検出回数が所定割合以
上か否かを判定する手段（ステップ５４６、５５２）で
あることを特徴とする請求項１ないし５いずれか１つ記
載の通信システム。
【請求項９】請求項１ないし８いずれか１つ記載のス
レーブ装置（１、２）が車両に搭載されることを特徴と
する車両用通信システム。
【請求項１０】マスタ装置（５）に通信線（３）を介
して接続されることによって通信システムを構成すると
ともに、前記マスタ装置（５）から送信された所定の処
理の実行を要求するための複数の所定バイトデータより
なる要求メッセージ、及び前記要求メッセージの送信速
度よりも通信速度が遅く、かつ所定バイトデータよりな
る初期化アドレスを受信するもので、前記複数の所定バ
イトデータよりなる前記要求メッセージのうちの所定バ
イトデータを受信する度に割込み処理を起動させるスレ
ーブ装置において、前記割込み処理を通じて受信した前記所定バイトデータ
のストップビットが正規な値でないときに発生するフレ
ーミングエラーを検出するフレーミングエラー検出手段
（ステップ５１５）と、このフレーミングエラー検出手段（ステップ５１５）
が、前記フレーミングエラーを高頻度で検出したか否か
を判定する高頻度判定手段（ステップ５２０、５４６、
５４９、５５２）と、この高頻度判定手段（ステップ５２０、５４６、５４
９、５５２）によって、前記フレーミングエラー検出手
段（ステップ５１５）がフレーミングエラーを高頻度で
検出したと判定されたとき、前記初期アドレスを受信し
たとして前記割込み処理を禁止する割込み処理禁止手段
（ステップ５２５、５４７）とを備えることを特徴とす
るスレーブ装置。