JP3098726B2 - プリント基板の検査装置 - Google Patents

プリント基板の検査装置

Info

Publication number
JP3098726B2
JP3098726B2 JP09147931A JP14793197A JP3098726B2 JP 3098726 B2 JP3098726 B2 JP 3098726B2 JP 09147931 A JP09147931 A JP 09147931A JP 14793197 A JP14793197 A JP 14793197A JP 3098726 B2 JP3098726 B2 JP 3098726B2
Authority
JP
Japan
Prior art keywords
circuit
signal generation
selector
measured
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09147931A
Other languages
English (en)
Other versions
JPH10332766A (ja
Inventor
克之 中
寛 高森
宏 川添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shikino High Tech Co Ltd
Original Assignee
Shikino High Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shikino High Tech Co Ltd filed Critical Shikino High Tech Co Ltd
Priority to JP09147931A priority Critical patent/JP3098726B2/ja
Publication of JPH10332766A publication Critical patent/JPH10332766A/ja
Application granted granted Critical
Publication of JP3098726B2 publication Critical patent/JP3098726B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント基板の配
線及び実装状態を検査する為のプリント基板の検査装置
に関する。
【0002】
【従来の技術】抵抗やコンデンサ等の電子部品を介在す
る回路(以下、被測定回路と記す)が多数印刷されたプ
リント基板を製造するに際し、各被測定回路について電
子部品が正しく実装されているか、或いは被測定回路の
回路パターンに短絡部や断線部が存在しないか等を検査
する作業は、全工程のうちで最も時間と人手を要する工
程とされている。そこで、所定の検査回路をプリント基
板のコネクタやソケットを介して該基板内の被測定回路
に接続し、検査回路内でプリント基板の被測定回路を切
り替えつつ該被測定回路の抵抗値や容量値を測定するこ
とによって、前記不具合の有無を被測定回路毎に判断す
る自動検査装置が案出され実用に供されている。当該検
査装置の分野では、チップ部品の高集積化等に伴い、測
定すべき回路も年々増加するという背景もあって、抵抗
値や容量を正確に測定できることは元より、それに加え
て高速に測定できるということも不可欠な要素となって
いる。
【0003】
【発明が解決しようとする課題】広範囲に亘る抵抗値を
測定するには、複数の電流源を必要とする場合があり、
ドライブ電流の精度を高めるべく一般的な電流源のスイ
ッチング素子としては、入力インピーダンスの高いFE
Tが用いられるが、FETは、被測定抵抗の変化に応じ
て所定のソース・ドレイン間がOFF状態からON状態
に切り替わった後、該ソース・ドレイン間を流通するド
ライブ電流が飽和するまでに比較的長い時間を要し、測
定値を安定させる為にアイドルタイムが必要となるなど
検査時間短縮の妨げとなっていた。又、検査回路のうち
実際に測定を行う回路へ、被測定回路を最終的に接続す
るためのスイッチング部には、被測定プリント基板の各
回路に接続された多数の回路パターンが集中するが、こ
れら各回路パターンはそれぞれ閉回路となっている場
合、回路パターンが密集することによってパターン間に
浮遊容量が発生し、より正確な測定を行う際の妨げとな
っていた。
【0004】本発明は、上記実情に鑑みて成されたもの
であって、当該検査装置の分野で不可欠な要素、即ち、
抵抗値や容量の測定において正確さやスピードを更に高
め得るプリント基板の検査装置の提供を目的とする。
【0005】
【課題を解決するための手段】上記課題を解決するため
に成された本発明によるプリント基板の検査装置は、前
記検査装置本体を、被測定ラインの一端より種々の測定
信号を供給すべく定電流源を含む複数の信号発生回路を
具備する信号発生部と、前記複数の信号発生回路から測
定に適した1の信号発生回路を選択する信号セレクタ
と、前記プローブで引き込んだ電位差を検出する測定部
と、該測定部で検出した電位差から前記被測定ライン中
に存在する抵抗値又は容量値を導出する演算部と、前記
入力プローブが具備する複数の接触子の中から1つ又は
複数の接触子を信号発生部における1の信号発生回路及
び測定部へ接続する入力切替回路と、前記検出プローブ
が具備する複数の接触子の中から一つの接触子を前記信
号発生部における1の信号発生回路及び測定部へ接続す
る出力切替回路と、前記信号セレクタ、入力切替回路及
び出力切替回路を制御する制御部を具備して構成した検
査装置である。
【0006】そして、その主な特徴とするところは、前
記信号セレクタに、前記信号発生部が具備する定電流源
のうちの未使用の定電流源をダミー抵抗素子を介して接
地するウオーミングアップ手段を設け、或いは、前記入
力切替回路に、前記入力プローブが具備する複数の接触
子の中から1つ又は複数の接触子を選択する為の接触子
セレクタと、前記入力プローブの各接触子に繋がるライ
ンが該接触子セレクタを経て合流して成る複数の幹線か
ら前記信号発生回路へ接続する1又は複数の幹線を選択
する為の幹線開閉スイッチと、前記複数の幹線から測定
部へ接続する1の幹線を選択する為の幹線セレクタを設
けたところにある。尚、前記出力切替回路に、前記検出
プローブが具備する複数の接触子の中から1つの接触子
を選択する為の接触子セレクタと、前記検出プローブの
各接触子に繋がるラインが該接触子セレクタを経て合流
して成る複数の幹線から前記信号発生回路へ接続する1
又は複数の幹線を選択する為の幹線開閉スイッチと、前
記複数の幹線から測定部へ接続する1の幹線を選択する
為の幹線セレクタを設ける場合もある。
【0007】
【発明の実施の形態】以下、本発明によるプリント基板
の検査装置の実施の形態を、同一ソケットを多数搭載
し、且つ各ソケットが具備する各ピンへ信号を供給する
為のコンタクト端子21を形成したエッジ部22及び回
路パターンを具備するプリント基板、いわゆるバーンイ
ンボード(以下、被測定基板23と記す)の検査を例と
して図面に基き説明する。
【0008】この検査に用いる検査装置は、検査を行う
為に必要な所定の信号(以下、測定信号と記す)を前記
エッジ部22のコンタクト端子21へ供給する為の入力
プローブたるエッジコネクタ24と、前記多数のソケッ
トのうちの1つ(以下、被測定ソケット20と記す)に
装填され該ソケット20の各コンタクトピンから出力信
号を取り出す為の検出プローブ2と、検査装置本体3よ
り構成され、検査装置本体3は、図1の如く前記測定信
号を種々の態様でエッジ部22へ供給すべく複数の信号
発生回路4を具備する信号発生部5と、前記検出プロー
ブ2で取り込んだ出力信号を対エッジコネクタ間の電位
差として検出しデジタル値で出力する測定部7と、該測
定部7で検出したデジタル値から測定信号が供給された
コンタクト端子21と被測定ソケット20の被測定ピン
間(被測定ライン1)に存在する抵抗値又は容量値を導
出する演算部8を具備し、更に、前記複数の信号発生回
路4から測定に適した1の信号発生回路を選択する信号
セレクタ6、前記検出プローブ2が具備する複数のコン
タクトピン(接触子)の中から1つのコンタクトピン
(被測定ピン)のみを測定部7へ接続する出力切替回路
10及び、前記複数の信号発生回路4の中から1つの信
号発生回路を1つ或いは複数のエッジコンタクト26に
接続する入力切替回路9等のスイッチング部27と、該
スイッチング部27を制御する制御部11を具備するも
のである。
【0009】前記エッジコネクタ24は、被測定基板2
3のエッジ部22の形状に合わせた構造であり、且つ該
エッジ部22のコンタクト端子21の配設状況に合わせ
てエッジコンタクト26が配設されているものであるこ
とが必要である。又、前記検出プローブ2は、例えば図
2無いし図3の如く、被測定ソケット20が具備する各
コンタクトピンへ弾性的に且つ個別に接触する複数のピ
ンコンタクト25を接触子として備え、更にこれらのピ
ンコンタクト25を支持する基体28の表面は、前記被
測定ソケット25への装填部品が収まる領域にずれなく
嵌合する形状であり、且つ良質な絶縁体であることが必
要である。当該検出プローブ2を各ソケットへ機械的に
装着する場合は、所定の移送手段に固定することとなる
が、手で操作する際は、作業に適した形状の握りを付設
することとなる。
【0010】前記信号発生部5は、供給する電流値がそ
れぞれ異なる複数の定電流源を信号発生回路4として具
備する他、被測定ライン1中にコンデンサが実装されて
いる場合にも対応できるように、振幅が一定で周波数が
異なる複数の正弦波電圧源を信号発生回路4として具備
する。この検査装置における定電流源は、それぞれ図4
の如くオペアンプ29、FET(比較的大きな電流を流
す場合にはトランジスタ)30及び測定電流の値を決め
る抵抗素子31で構成され、オペアンプの非反転入力端
子は、5Vの基準電源に接続され、FET(トランジス
タ)30については、ゲート(ベース)はオペアンプ2
9の出力端子へ接続され、ドレイン(コレクタ)は前記
オペアンプ29の反転入力端子へ接続されると共に前記
抵抗素子31を介して15V電源へ接続され、ソース
(エミッタ)は入力切替回路9を経て測定用の閉回路
(以下、測定ループと記す)を構成すべくエッジコネク
タ24へ接続される。
【0011】又、正弦波電圧源としては、例えば、所定
の振幅を持った正弦波を呈する電圧波形を出力すべく、
D/Aコンバータのデジタル入力端子へ単位時間毎に重
みの異なるデジタルデータを入力する形態のものが挙げ
られる。この例において正弦波の周期を変化させるに
は、前記単位時間を変化させるか、デジタルデータの単
位時間あたりの変化量を変えれば良い。
【0012】測定部7は、抵抗値の測定にあっては、被
測定ライン1中に接続された抵抗素子の両端、即ち、エ
ッジコネクタ24と、被測定ソケット20の各コンタク
トピンに接触した検出プローブ2のピンコンタクト25
を検出箇所として、それぞれの箇所における電位を、入
力インピーダンスの極めて高い計装アンプ等のインピー
ダンス変換回路を介してA/Dコンバータのアナログ入
力端子へ引き込み、A/Dコンバータのデジタル出力を
演算部8へ送出するという一般的な手法を採っている。
【0013】又、コンデンサの測定にあっては、図5の
如く、被測定コンデンサCXが接続された被測定ライン
の両端に、基準コンデンサCSを介して前記正弦波電圧
源を接続した測定ループを構成し、被測定コンデンサC
Xの両端、即ち、測定信号が供給されているエッジコネ
クタ24のエッジコンタクト26と、被測定ソケット2
0の各コンタクトピンに接触した検出プローブ2のコン
タクトを検出箇所として、それぞれの箇所における電位
を、入力インピーダンスの極めて高い計装アンプ等のイ
ンピーダンス変換回路を介してA/Dコンバータのアナ
ログ入力端子へ引き込み、A/Dコンバータのデジタル
出力を演算部8へ送出するものである。
【0014】スイッチング部27は、図1の如く、前記
被測定ライン1を切り替えるべく測定ループ中に介在す
るスイッチング素子と、前記測定部7への引込線33に
介在するスイッチング素子の集合体である。前記入力切
替回路9は、エッジセレクタ(接触子セレクタ)34た
るリレーと、幹線開閉スイッチ14たるリレーと、幹線
セレクタ15たるアナログスイッチで構成され、出力切
替回路10は、ピンセレクタ(接触子セレクタ)35た
るリレーと、幹線開閉スイッチ18たるリレーと、幹線
セレクタ19たるリレーで構成され、信号セレクタ6た
るアナログスイッチ又はリレーで構成される。
【0015】信号セレクタ6は、主に、前記複数の信号
発生回路4から測定に適した単一信号発生回路を選択
し、被測定ライン1に接続するものであるが、本発明に
よる検査装置の定電流源には、図6の如く、それぞれF
ET(トランジスタ)30のソース(エミッタ)へ先に
記した測定ループを構成する為の回路とは別に、待機中
の定電流源について常時FET(トランジスタ)30を
充電させておく為の閉回路(以下、ウオーミングアップ
ループと記す)を構成すべくダミー抵抗素子36を介し
て接地された回路が切替可能に接続されている(ウオー
ミングアップ手段)。ダミー抵抗素子36としては、各
定電流源について前記基準電源の半分程度の電圧降下が
生じる程度の抵抗値を持ったものが望ましい。
【0016】定電流源を選択する信号セレクタ6として
は、該セレクタ6における電圧降下による測定結果への
影響が極小さいので、スピードに勝るアナログスイッチ
の使用が可能であるが、正弦波電圧源を選択する信号セ
レクタ6としては、該セレクタ6における電圧降下によ
る測定結果への影響が大きいので、複数の正弦波電圧源
を具備する場合或いは、定電流源と正弦波電圧源のいず
れか一方を選択する必要がある場合には、リレー等ON
抵抗の小さいスイッチング素子を使用する必要がある。
【0017】エッジセレクタ34は、エッジコネクタ2
4が具備するエッジコンタクト26の中から、前記測定
ループ中に介在するエッジコンタクト(接触子)を選択
するものである。選択されるエッジコンタクトは、単一
でも良いし、複数でも良い。このエッジセレクタ34の
入出力間は、前記信号発生回路4、殊に正弦波電圧源に
よる信号が当然に流通するものであるから、リレー等の
ON抵抗の小さいスイッチング素子を使用する。
【0018】被測定ライン1中に接続された抵抗素子や
コンデンサ(以下、被測定素子37と記す)における電
圧降下をできるだけ正確に得る為には、被測定素子37
に最も近い箇所から前記測定部へ電位を引き込むことが
望ましいことは言うまでもない。そこで、前記両検出箇
所間にリレー等のスイッチング素子が介在することを避
けるべく、被測定基板23のコンタクト端子21に対応
する測定部7への引込線をそれぞれ設け、各々を幹線セ
レクタたるアナログスイッチの入力端子へ接続し、該ア
ナログスイッチで選択された1の出力のみを選択的にA
/Dコンバータに供給するのが最も好ましい構成であ
る。
【0019】しかしながら、そのような構成にすると、
多くの引込線から所定の引込線を選択する為のスイッチ
ング素子が多く必要となり、制御が煩雑となる他、コス
ト的にも問題が生じる場合も多い。そこで、この検査装
置においては、各コンタクト端子21に繋がるライン1
2を、エッジセレクタ34たるリレーの接点を介して幾
つかの幹線13に適宜分けて合流させ、最後に前記幹線
セレクタ15たるアナログスイッチで当該幹線13から
引き込まれた引込線の中から1本を選択しA/Dコンバ
ータ(測定部7)へ供給することによって(図7参
照)、被測定素子37以外で生じる電圧降下を前記リレ
ーの接触抵抗のみに止めると共に、前記制御上或いはコ
スト上の問題点を解消している。
【0020】前記幹線13は、更に幹線開閉スイッチ1
4を介して信号セレクタ6の出力へ接続されており、各
幹線13が接続された幹線セレクタ15たるアナログス
イッチの各入力端子においては、該幹線開閉スイッチ1
4によって、前記測定部7に繋がれる唯一の幹線に対応
する端子のみに電位をかけ得る様に制御されている(但
し、抵抗値の測定を行う場合には、複数或いは全てのエ
ッジコンタクト26へ測定信号を供給する場合もあ
る)。その結果、該アナログスイッチ内部における対接
地容量が最小限となって(例えば、n本の幹線が閉じて
いる場合には対接地容量はそのn倍となる)測定精度が
向上し、殊に、コンデンサの測定時においては極めて顕
著な効果を奏する。
【0021】ピンセレクタ35は、検出プローブ2が具
備する接触子たるピンコンタクト25の中から、前記被
測定ループ中に介在する単一のピンコンタクト25を選
択するものである。このピンセレクタ35の接点は、被
測定ループ中に介在するものであり、前記定電流源と正
弦波電圧源による信号が当然に流通するものであるか
ら、リレー等のON抵抗の小さいスイッチング素子を使
用し、しかも、前記エッジセレクタ34と比較して高速
に切り替わる場合が多いことから、その中でも高速で動
作することのできるフォトモスリレー等を用いる場合が
多い。
【0022】検出プローブ2の各ピンコンタクト25に
繋がる各ライン16は、前記ピンセレクタ35を介して
幾つかの幹線17に適宜合流し、各幹線17は、それぞ
れ幹線セレクタ19たるアナログスイッチと、幹線開閉
スイッチ18たるリレーのに接続されている。幹線セレ
クタ19は、当該幹線17の中から一本を選択してA/
Dコンバータ(測定部7)へ供給する(図8参照)機能
を果たし、幹線開閉スイッチ18の接点は、各幹線17
中に介在し、各幹線17が接続された幹線セレクタ19
たるアナログスイッチの各入力端子において、測定部7
に接続すべき唯一の幹線17に対応する入力端子のみに
電位が掛かる様に制御することによって、対接地容量を
低減させる機能を果たす。
【0023】この効果を得るに際しては、この検査装置
の様にピンコンタクト25及びエッジコンタクト26の
双方の幹線13,17に前記開閉スイッチ14,18を
付設するのが好ましいものの、エッジ部22のコンタク
ト端子21に測定信号が供給されるのに対して、検出プ
ローブ2のピンコンタクト25は、ほぼゼロ電位となる
ので、ピンコンタクト25の数が極めて多いなど種々の
事情により困難な場合には、少なくとも測定信号を供給
する幹線に設けておけば良い。
【0024】又、この検査装置においては、エッジコネ
クタ24のエッジコンタクト26及び検出プローブ2の
ピンコンタクト25に接続されるいずれの幹線セレクタ
にあっても、ON抵抗の比較的高いアナログスイッチが
使用されているが、前記の如く該A/Dコンバータの前
段に存在する計装アンプの入力インピーダンスが極めて
高いので、該幹線セレクタ15,19たるアナログスイ
ッチの入出力端子間には電流が殆ど流れず、その結果、
該アナログスイッチのON抵抗の計測結果への影響は適
当に回避される。
【0025】演算部8と制御部11は、いわゆるマイコ
ンやCPUを用いた回路である。これらの働きを、図9
乃至図11のフローチャートに基きこの検査装置全体の
動きと共に説明する。
【0026】制御部11は、先ず、作業内容の設定で得
た情報によって、被測定事項が抵抗値であるか容量であ
るか、或いは被測定事項の計測のみに止めるか、又或い
は予め登録されていた基準データとの比較を行うか等を
判断し、使用する信号発生回路(定電流源又は正弦波電
圧源)を選択する。そして、前記作業内容に応じて処理
は複数の種類に分岐し、続く検査開始操作、例えばスタ
ートボタンを押す等することにより具体的に検査が開始
される。
【0027】以下、最も基本的な処理である所の、全て
のエッジコンタクト26へ定電流源を供給し、該エッジ
コンタクト26と、被測定ソケット20の各ピンに繋が
れたピンコンタクト25との間に接続されている抵抗素
子の値を測定する場合を説明する(図9及び図10参
照)。
【0028】この測定を行う場合には、定電流源が信号
発生回路として選択される。最初は、その中でも最も大
きな電流を流す定電流源が選択され(他の定電流源はダ
ミー抵抗素子36に接続されウオーミングアップループ
を構成する)、電位差を採取した後に適正な定電流源を
用いて測定が行われたか否かを判断する。用いられた定
電流源の適否の判断は、採取した電位差のレベルで判断
し、各電流源の基準電源である5Vに近い値のデジタル
値を検出した場合には、用いられた定電流源が不適当で
あるとして次いで大きい電流値を流す定電流源に接続す
るといった信号発生回路の変更を行う。この様な動作
を、被測定ソケット20の1ピンから最終ピンまで繰り
返し、検出した電位差のデジタル値が基準電源の中間
値、即ち、2.5V前後に最も近い値となった定電流源
を適正な信号発生回路と定め、そのデジタル値をメモリ
ーや他の記憶媒体から成る記憶手段に保存する。
【0029】次いで、演算部8は、測定部7から検出し
た電位差のデジタル値に演算を施して被測定ループに介
在する被測定素子37の抵抗値を導くと共に、その抵抗
値を前記記憶手段に保存する。これらの処理は、被測定
ソケット20の全てのピンについて同様に行われ、最終
ピンの測定及びデータの保存が行われた後に当該ソケッ
ト20の検査を終了する。
【0030】以上の動作を以て、被測定ソケット20の
各ピンについてそれぞれ一組の測定データが保存され
る。その間、制御部11からの制御信号による幹線セレ
クタ19及びピンセレクタ35の動作によって、測定部
7に繋がる被測定ソケット20のピンは一本ずつ順次切
り替えられ、測定部7に繋がれない他のピンは開放状態
となる。この様な幹線セレクタ19とピンセレクタ35
及び前記幹線セレクタ19と連動する幹線開閉スイッチ
18の組み合わせによって、極めて多い本数のピンを切
り替えるに必要な制御線が少なくなり、制御が極めて楽
になっている。
【0031】一方、予め登録されていた基準データとの
比較を行う場合(図9及び図11参照)には、被測定ソ
ケット20のピン毎に、基準データと共に保存されてい
る適性レンジ(測定に適した信号発生回路)に関するデ
ータを参照し、或いは基準データに基いて適性レンジを
導出し、必要であれば信号発生回路の変更、即ち、定電
流源の切り替えを行う。こうして、適性な電流を供給す
る信号発生回路に切り替えられた後に、被測定ループ中
の被測定素子37による電圧降下を検出し、デジタル値
を記憶装置に保存する。保存したデジタル値には、前記
の如く演算部8による演算が施され、それによって導か
れた被測定素子37の値が記憶装置に保存されると共
に、当該ピンの基準データとの照合が行われ、該基準デ
ータと測定されたデータと合致しているか否かを判断
し、その判断結果が保存される。これらの処理も、被測
定ソケット20の全てのピンについて同様に行われ、最
終ピンの測定及びデータの保存が行われた後に当該被測
定ソケット20の全ピンが、基準データと合致している
か否かの判断結果を出力し、該ソケット20の検査を終
了する。
【0032】一方、コンデンサの容量を測定する場合に
は、前記コンデンサ用の測定回路を使用し、被測定ルー
プ構成時における被測定素子37の両端に生じるピーク
電圧を抵抗値の測定と同様にA/Dコンバータで検出し
て、該ピーク電圧及び基準コンデンサの容量を定数とし
て被測定素子37がもつ容量値を導出すべく演算を施
し、前記手順をもって検査を行う。広範囲の容量を測定
するには、信号発生回路を切り替えるのと同様に、前記
基準コンデンサを切り替え可能に複数配設し、正弦波電
圧源の周波数を必要に応じて変化させるか、或いは複数
の正弦波電圧源を切り替えて使えば良い。必要であれ
ば、未使用の基準コンデンサの為のウオーミングアップ
ループを構成する回路(ウオーミングアップ手段)とし
て、基準コンデンサを放電させるための回路を、各基準
コンデンサについてそれぞれ切替可能に設けておいても
良い。
【0033】これら一連のスイッチング部27の動作
は、前記制御部11からの制御信号38によって、リレ
ーやアナログスイッチが制御されることによるものであ
る。
【0034】検査の態様としては、先に記したもの以外
に、信号発生回路4を接続するエッジコンタクト26を
適宜切り替えて、エッジ単位で測定や判定を行う等、種
々の設定が可能である。又、演算部において行われる演
算は、細部はスイッチング部27の構成や引込箇所の設
定に応じて異なるものの、基本的には、抵抗値の測定に
あってはオームの法則を利用したものであり、容量の測
定にあっては、コンデンサの充放電時間を利用したもの
である。
【0035】
【発明の効果】以上の如く、本発明によるプリント基板
の検査装置をしようすれば、請求項1記載の検査装置に
あっては、測定ループの電流飽和時間がごく短くなる結
果、被測定ライン切替後の充電過渡期における測定が回
避でき、抵抗値の正確な測定が可能となる他、プリント
基板の検査時間の短縮に寄与する。又、請求項2及び3
にあっては、前記測定部へ被測定ラインを最終的に接続
するためのスイッチング部近傍に集中する回路パターン
間の浮遊容量及び当該スイッチング素子内での対接地容
量が減少し、検査、殊に容量測定時における精度を高め
ることができ、充電時間も短縮して検査時間の短縮も可
能となる。
【図面の簡単な説明】
【図1】本発明によるプリント基板の検査装置の一例を
示すブロック図である。
【図2】検出プローブの一例を示す断面図である。
【図3】検出プローブの一例を示す断面図である。
【図4】低電流源の一例を示す回路図である。
【図5】コンデンサを測定する際の被測定ループの一例
を示す概略図である。
【図6】信号セレクタの一例を示す概略図である。
【図7】接触子セレクタ及びその周辺の構成例を示す概
略図である。
【図8】接触子セレクタ及びその周辺の構成例を示す概
略図である。
【図9】本発明によるプリント基板の検査装置における
処理の一例を示すフローチャートである。
【図10】本発明によるプリント基板の検査装置におけ
る処理の一例を示すフローチャートである。
【図11】本発明によるプリント基板の検査装置におけ
る処理の一例を示すフローチャートである。
【符号の説明】
1 被測定ライン 2 検出プローブ 3 検査装置本体 4 信号発生回路 5 信号発生部 6 信号セレクタ 7 測定部 8 演算部 9 入力切替回路 10 出力切替回路 11 制御部 12 ライン 13 幹線 14 幹線開閉スイッチ 15 幹線セレクタ 16 ライン 17 幹線 18 幹線開閉スイッチ 19 幹線セレクタ 36 ダミー抵抗素子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−229178(JP,A) 特開 平4−168378(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01R 31/02 G01R 31/28

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 プリント基板に配設された回路パターン
    を含む複数の被測定ライン(1)各々の両端に接続され
    る入力プローブ及び検出プローブ(2)と、両プローブ
    で得られた被測定ライン(1)の両端の電位差より該被
    測定ライン(1)中の抵抗値又は容量値を測定する検査
    装置本体(3)とで構成され、 前記検査装置本体(3)は、前記被測定ライン(1)の
    一端より種々の測定信号を供給すべく定電流源を含む複
    数の信号発生回路(4)を具備する信号発生部(5)
    と、前記複数の信号発生回路(4)から測定に適した1
    の信号発生回路を選択する信号セレクタ(6)と、前記
    プローブで引き込んだ電位差を検出する測定部(7)
    と、該測定部(7)で検出した電位差から前記被測定ラ
    イン(1)中に存在する抵抗値又は容量値を導出する演
    算部(8)と、前記入力プローブが具備する複数の接触
    子の中から1つ又は複数の接触子を信号発生部(5)に
    おける1の信号発生回路及び測定部(7)へ接続する入
    力切替回路(9)と、前記検出プローブ(2)が具備す
    る複数の接触子の中から一つの接触子を前記信号発生部
    (5)における1の信号発生回路及び測定部(7)へ接
    続する出力切替回路(10)と、前記信号セレクタ
    (6)、入力切替回路(9)及び出力切替回路(10)
    を制御する制御部(11)を具備し、 前記信号セレクタ(6)に、前記信号発生部(5)が具
    備する定電流源のうちの未使用の定電流源をダミー抵抗
    素子(36)を介して接地するウオーミングアップ手段
    を設けたプリント基板の検査装置。
  2. 【請求項2】 プリント基板に配設された回路パターン
    を含む複数の被測定ライン(1)各々の両端に接続され
    る入力プローブ及び検出プローブ(2)と、両プローブ
    で得られた被測定ライン(1)の両端の電位差より該被
    測定ライン(1)中の抵抗値又は容量値を測定する検査
    装置本体(3)とで構成され、 前記検査装置本体(3)は、前記被測定ライン(1)の
    一端より種々の測定信号を供給すべく定電流源を含む複
    数の信号発生回路(4)を具備する信号発生部(5)
    と、前記複数の信号発生回路(4)から測定に適した1
    の信号発生回路を選択する信号セレクタ(6)と、前記
    プローブで引き込んだ電位差を検出する測定部(7)
    と、該測定部(7)で検出した電位差から前記被測定ラ
    イン(1)中に存在する抵抗値又は容量値を導出する演
    算部(8)と、前記入力プローブが具備する複数の接触
    子の中から1つ又は複数の接触子を信号発生部(5)に
    おける1の信号発生回路及び測定部(7)へ接続する入
    力切替回路(9)と、前記検出プローブ(2)が具備す
    る複数の接触子の中から一つの接触子を前記信号発生部
    (5)における1の信号発生回路及び測定部(7)へ接
    続する出力切替回路(10)と、前記信号セレクタ
    (6)、入力切替回路(9)及び出力切替回路(10)
    を制御する制御部(11)を具備し、 前記入力切替回路(9)に、前記入力プローブが具備す
    る複数の接触子の中から1つ又は複数の接触子を選択す
    る為の接触子セレクタと、前記入力プローブの各接触子
    に繋がるライン(12)が該接触子セレクタを経て合流
    して成る複数の幹線(13)から前記信号発生回路
    (4)へ接続する1又は複数の幹線を選択する為の幹線
    開閉スイッチ(14)と、前記複数の幹線(13)から
    測定部(7)へ接続する1の幹線を選択する為の幹線セ
    レクタ(15)を設けたプリント基板の検査装置。
  3. 【請求項3】 前記出力切替回路(10)に、前記検出
    プローブ(2)が具備する複数の接触子の中から1つの
    接触子を選択する為の接触子セレクタと、前記検出プロ
    ーブ(2)の各接触子に繋がるライン(16)が該接触
    子セレクタを経て合流して成る複数の幹線(17)から
    前記信号発生回路(4)へ接続する1又は複数の幹線を
    選択する為の幹線開閉スイッチ(18)と、前記複数の
    幹線(17)から測定部(11)へ接続する1の幹線を
    選択する為の幹線セレクタ(19)を設けた請求項2記
    載のプリント基板の検査装置。
JP09147931A 1997-06-05 1997-06-05 プリント基板の検査装置 Expired - Fee Related JP3098726B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09147931A JP3098726B2 (ja) 1997-06-05 1997-06-05 プリント基板の検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09147931A JP3098726B2 (ja) 1997-06-05 1997-06-05 プリント基板の検査装置

Publications (2)

Publication Number Publication Date
JPH10332766A JPH10332766A (ja) 1998-12-18
JP3098726B2 true JP3098726B2 (ja) 2000-10-16

Family

ID=15441317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09147931A Expired - Fee Related JP3098726B2 (ja) 1997-06-05 1997-06-05 プリント基板の検査装置

Country Status (1)

Country Link
JP (1) JP3098726B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4951444B2 (ja) * 2007-08-27 2012-06-13 能美防災株式会社 火災感知器の発光回路の検査装置および火災感知器の発光回路の検査方法
JP4880547B2 (ja) * 2007-08-27 2012-02-22 能美防災株式会社 火災感知器の受光増幅回路の検査装置
DE102009033156B4 (de) * 2009-07-13 2013-09-19 Dspace Digital Signal Processing And Control Engineering Gmbh Vorrichtung und Verfahren zum Messen und/oder Erzeugen von elektrischen Größen
JP5580709B2 (ja) * 2010-10-05 2014-08-27 株式会社アドバンテスト 試験装置及び試験方法

Also Published As

Publication number Publication date
JPH10332766A (ja) 1998-12-18

Similar Documents

Publication Publication Date Title
US5517110A (en) Contactless test method and system for testing printed circuit boards
US5124660A (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
US4714875A (en) Printed circuit board fault location system
JP3080595B2 (ja) 基板検査装置および基板検査方法
US6087843A (en) Integrated circuit tester with test head including regulating capacitor
JPH06160457A (ja) 回路板試験装置
JPH09264919A (ja) 基板検査方法及び装置
WO1991019202A1 (en) Method and system for concurrent electronic component testing and lead verification
JP2001522461A (ja) 漏洩電流の補償を伴う集積回路テスタ
JP3098726B2 (ja) プリント基板の検査装置
KR20010021222A (ko) 프로브 접촉상태 검출방법 및 프로브 접촉상태 검출장치
JP4277398B2 (ja) 配線板の検査装置
JPH07301646A (ja) プリント基板検査装置
JP4259692B2 (ja) 回路基板検査装置
JPH04501763A (ja) 回路試験
JP3353288B2 (ja) Lsi試験装置
JPH10142271A (ja) 回路基板のパターン静電容量測定方法
JPH11133090A (ja) 基板検査装置および基板検査方法
KR100476740B1 (ko) 인쇄회로기판상의 rlc 병렬 회로 검사 방법
JP3281164B2 (ja) Icのインサーキットテスタによる足浮き検出方法
KR100355716B1 (ko) 인서키트테스터에서의 저저항 측정방법
JPH0697254B2 (ja) 回路基板検査方法
JP3374087B2 (ja) 半導体集積回路の試験方法
JP4173229B2 (ja) Ic試験装置
JP2000310660A (ja) 基板検査装置および基板検査方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070811

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees