JP3096573B2 - シリコン層の成長方法 - Google Patents
シリコン層の成長方法Info
- Publication number
- JP3096573B2 JP3096573B2 JP06164920A JP16492094A JP3096573B2 JP 3096573 B2 JP3096573 B2 JP 3096573B2 JP 06164920 A JP06164920 A JP 06164920A JP 16492094 A JP16492094 A JP 16492094A JP 3096573 B2 JP3096573 B2 JP 3096573B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- silicon
- buffer layer
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 40
- 229910052710 silicon Inorganic materials 0.000 title claims description 39
- 239000010703 silicon Substances 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 46
- 239000011521 glass Substances 0.000 claims description 26
- 239000004973 liquid crystal related substance Substances 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 6
- 238000010884 ion-beam technique Methods 0.000 claims description 5
- 239000002861 polymer material Substances 0.000 claims description 5
- 239000005388 borosilicate glass Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 239000004695 Polyether sulfone Substances 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 claims 1
- 229920006393 polyether sulfone Polymers 0.000 claims 1
- 239000004033 plastic Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- -1 argon ions Chemical class 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02516—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/967—Semiconductor on specified insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Silicon Compounds (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
Description
ンの層を、低温で成長させる方法に関する。特に、この
ようなエピタキシャルシリコン層は、薄型フィルムトラ
ンジスタの製造及び軽量平面パネル表示装置に有用であ
る。
が、ポータブルコンピュータ、あるいは、ワイヤレス通
信装置に特に必要となってきている。このような平面パ
ネルの、ディスプレイ装置をえる有望な方法は、アクテ
ィブマトリクス液晶装置(active matrix liquid cryst
al device:AMLCD)である。このAMLCDは、
透明な基板上に、薄型のフィルムトランジスタとキャパ
シタと電極のアレイを有して、これをLCD表示装置に
組込んでいる。各薄型のフィルムトランジスタは、電極
を制御し、この電極が、液晶のピクセル領域を極性化す
る。一般的に、トランジスタは、アモルファスシリコン
の薄いフィルムからなっている。しかし、このような装
置における問題点は、アモルファスシリコンは、表示装
置のドライバおよび、レジスタに用いられる、十分に高
速な電子移動速度が得られないことである。それゆえ
に、ガラス上のアモルファスシリコンと、結晶シリコン
チップとを組み合わせた混合構造体が必要となってい
る。
りも、より速い電子移動度が得られる。そして、ポリシ
リコンをAMLCD素子において、アモルファスシリコ
ンと置換すると、全体のディスプレイ(ドライバ)と共
に、基板上に集積することができる。しかし、透明な材
料は、高温に耐えられず、特に、ポリシリコンの成長に
必要な600℃以上の温度には耐えられない。したがっ
て、ポリシリコンベースの表示装置をつくるには、高温
ガラス、例えば、融解水晶のような基板が必要となり、
これは、高価で重く、かつ脆い。より一般的なポリシリ
コン薄型フィルムは、ランダムに配向した粒子を有し、
その結果、欠陥密度がランダムに分散して、非均一なエ
ッチングと、酸化特性を有することになる。
は、電子移動度を速めるために、シリコンを低温で成長
させ、粒子構造を減少させるような構造体(エピタキシ
ャルシリコン)の製造方法を提供することである。
キシャルシリコンの薄い層は、300℃以下の温度で成
長させることができる。本発明は、基板を提供し、この
基板上に、方向性を有する誘電体材料製のバッファ層を
形成し、このバッファ層の上に、エピタキシャルシリコ
ンを成長させるものである。好ましくは、この基板は、
ガラス表面を有し、方向性を有するバッファ層は、立方
ZrO2である。このバッファ層が、基板上に堆積され
る間、方向性を持ったイオンビームでもって、照射する
ことにより、方向付けられる。例えば、(100)の立
方ZrO2のバッファ層は、300℃程度の温度で成長
させることができる。この方向性を有する立方ZrO2
は、シリコンと格子定数が、良くマッチし、そして、ガ
ラスと熱膨張率が良くマッチするために、ガラス上に、
エピタキシャルシリコンに対する、優れたバッファを形
成する。(100)方向のシリコンエピタキシャルフィ
ルムは、その後、250℃でバッファ層により提供され
る。、エピタキシャルテンプレート上で成長する。エピ
タキシャルフィルムを提供するこの低温プロセスは、さ
まざまな利点がある。例えば、(1)シリコンの面間欠
陥密度を減少させ、粒子サイズを増大して、低「オフ」
電流のために、薄型フィルムトランジスタの性能が向上
する。(2)高速の電子移動度により、集積ディスプレ
イの製造が可能となる。(3)低温プロセスにより、ボ
ロシリケイトガラスのような価格の安いガラス基板の使
用が可能となる。(4)低温プロセスにより、ガラス被
覆ポリマー材料(ガラス被覆プラスティック材料)のよ
うな、新たな軽量基板の使用が可能となり、これによ
り、表示装置の重量が軽減されて、ポータブルコンピュ
ータ、ビデオ電話、パーソナル通信装置を実現できる。
(5)ZrO2のような、新たなバッファ層を用いるこ
とにより、Naイオンが基板から拡散するのを阻止でき
る。
を表す図である。図1のブロックAにおいて、第一のス
テップは、ガラス又はプラスチック製の透明な本体のよ
うな、適切な基板を提供する。好ましいガラスは、ボロ
シリケイトガラスで、例えば、コーニング社の7059
である。好ましいプラスチック材料は、ポリイミド、及
びポリエーテルスルフォンである。好ましいプラスチッ
ク材料は、低温でRFスパッタリングにより、ミクロン
厚さのガラスシード層により提供される。
の基板に、シリコンのエピタキシャル成長用に、適切な
バッファ層を形成する。このバッファ層は、誘電体製
で、その格子定数は、シリコンのそれとよくマッチし
(好ましくは5%以内のミスマッチング程度である)、
そして、基板にマッチする熱膨張係数を有する。好まし
いバッファ層は、8%イットリウムにより安定化した立
方ZrO2と、CeO2,PrO2,Y2O3である。この
バッファ層は、バッファ層が形成されるのと同時に、低
エネルギーのイオン照射に基板をさらすことにより、方
向性を有する層として形成される。このビームは、成長
表面に、平行な所定の方向の速度成分を有するように向
けられる。このようなイオンビームに方向付けすること
により、方向が一致しない粒子を取り除き、それによ
り、方向性を有するバッファ層の成長を促進できる。あ
る組の材料においては、このイオンエネルギーは、バッ
ファ層の結晶構造の剥離を生成するエネルギーレベルよ
りも低く選択される。ZrO2のバッファ層は、電子ビ
ーム蒸着により成長し、そのとき同時に、ガラス表面の
基板に、50〜200ボルトの範囲のエネルギーを有す
るアルゴンイオンのビームを照射する。このプロセス
は、(100)の方向が、所定の方向に向くように、バ
ッファ層が形成でき、面のモザイクの分散(mosaic spr
ead)は、2゜以上である。
バッファ層の上に、エピタキシャルシリコン層をスパッ
タリング、あるいは、低温化学気相成長(CVD)のよ
うな標準プロセスを用いて成長させる。このプロセス
は、図2により、より詳細に説明する。この同図におい
ては、バッファ層の形成と、シリコン層の成長の両方に
用いられる装置を表す。基板20は、低温成長室21内
に配置され、この低温成長室21は、電子ビーム蒸着を
用いるバッファソース(ZrO2)容器23と、スパッ
タ堆積を用いるシリコンソース容器24とを有する。こ
の低温成長室21は、イオンガン25のような手段を有
し、例えば、アルゴンイオンのようなイオンビーム26
を、基板20の方向に向ける。
成長室21は、10-6トール以下の低圧に維持される。
この基板20は、加熱装置(図示せず)により、約30
0℃まで加熱され、電子ビームがバッファソース容器2
3に注入されて、薄いバッファ層(約50〜500nm
厚)を基板に形成し、同時に、イオンガン25を成長す
る表面に対し約30゜の角度で、アルゴンイオン流を向
ける。このバッファ層は、その(100)面がワークピ
ースの主表面に平行となるように成長する。次に、シリ
コンソース容器24により、シリコン原子をアルゴンイ
オンでスパッタリングすることにより(あるいは、低圧
CVDプロセスにより)、素子にぶつける。シリコン成
長堆積のあと、真空を解除して、塗布されたワークピー
スが、低温成長室21の中から取り出されて、さらに所
望のプロセスが行われる。
ード層20Bを有する基板20を示す、上記のプロセス
の結果得られた素子の断面図である。基板20は、可視
光に対し、透明である。ガラスシード層20Bは、プラ
スチック体20Aの上に、ガラスターゲットからRFス
パッタ堆積により形成される。バッファ層30が、ガラ
スシード層20Bの表面に成長され、エピタキシャルシ
リコン層31が、このバッファ層30の上にエピタキシ
ャル成長する。特に、シリコンは、その(100)面
が、ワークピースの主表面に平行となる状態で成長す
る。
れた、自己整合薄型フィルムのトランジスタ40を含む
素子をあらわす。このトランジスタ40は、図1の方法
によって成長した、エピタキシャルシリコン層31の一
部を用いて、トランジスタのソース31A、チャネル3
1B、ドレイン31Cを形成する。エピタキシャルシリ
コン層31が成長した後、ゲート酸化物41は、熱成長
し、その後、金属またはポリシリコンの、ゲート42が
形成される。ゲート42が、パターン化された後、ソー
ス31Aとドレイン31Cは、イオン注入を用いてエピ
タキシャルシリコン層31上に形成される。SiO2の
ような、厚型絶縁層43がその後、堆積されて、金属ソ
ース電極44と金属ドレイン電極45が、厚型絶縁層4
3の中の貫通孔を介して形成される。
ディスプレイ装置を形成するために、どのように用いら
れるかをあらわす図である。このアクティブマトリクス
液晶素子(AMLCD)は、透明共通電極50とトラン
ジスタ40との間に配置された液晶媒体(図示せず)
と、基板20の上に全て配置された局部電極51(好ま
しくは、ピクセルサイズの)を有する。各局部電極51
は、関連するストレージキャパシタ53に接続されたト
ランジスタ40により、スイッチングされる。このトラ
ンジスタ40により、各局部電極51の電圧状態を制御
し、ピクセルサイズの液晶領域の光学状態を制御する。
ス液晶素子(AMLCD)は、透明基板59の上に配置
された、バックライト(図示せず)と、ディフューザ5
4とポラライザ55とカラーフィルタ層グリッド56と
(カラー化の場合)を有する。トランジスタゲートの行
は、導電性ゲートライン57を介して接続され、トラン
ジスタソースの列は、導電性データライン58を介して
接続されて、個別のピクセルの切り替え可能な制御を行
う。
あるが、ただし、トランジスタ40が本発明による低温
成長による(100)方向のエピタキシャルシリコン層
で形成されたエピタキシャルシリコン薄型フィルムトラ
ンジスタである点が異なる。好ましくは、このトランジ
スタは、基板20の上に形成された、自己整合共平面の
トランジスタ40であるのが好ましい。
の図4の素子を用いる利点は、トランジスタ性能が向上
でき、さらに、例えば、ボロシリケイトガラス、あるい
は、ガラスコーティングプラスチックのような幅広い基
板材料が利用できる点である。本発明によれば、ガラス
基板の上ではなく、プラスチック基板の上に、エピタキ
シャルシリコン層を形成できるので、重量が軽減する。
これに加えて、プラスチック製基板を有するAMLCD
素子は、衝撃に強く、フレキシブルで、より値段が安
い。
を表すフローチャート図。
る装置。
タの断面図。
ルスイッチとして用いられる薄型フィルムトランジスタ
のアレイの使用方法を示す図。
Claims (20)
- 【請求項1】 (A)基板を提供するステップと(B)
イオンビームで前記基板を照射しながら、前記基板上に
誘電体材料のバッファ層を堆積するステップと(C)3
00℃以下の基板温度で、前記バッファ層の上にシリコ
ン層を堆積するステップとからなることを特徴とするシ
リコン層の成長方法。 - 【請求項2】 前記基板は、ガラス層を有することを特
徴とする請求項1の方法。 - 【請求項3】 前記基板は、ボロシリケイトガラス製で
あることを特徴とする請求項1の方法。 - 【請求項4】 前記基板は、ポリマー材料製であること
を特徴とする請求項1の方法。 - 【請求項5】 前記バッファ層は、電子ビーム蒸着によ
り堆積することを特徴とする請求項1の方法。 - 【請求項6】 前記シリコンは、スパッタ堆積により堆
積することを特徴とする請求項1の方法。 - 【請求項7】 前記シリコンは、化学気相堆積により堆
積することを特徴とする請求項1の方法。 - 【請求項8】 前記基板は、ガラス層を有し前記バッフ
ァ層は、ZrO2,CeO2,PrO2,Y2O3の何れか
を含有することを特徴とする請求項1の方法。 - 【請求項9】 主表面を有する本体(20A)と、前記
主表面上のガラス層(20B)とを有する基板(20)
と、 前記ガラス層(20B)上に、誘電体材料製の(10
0)方向のバッファ層(30)と前記バッファ層(3
0)上に、(100)方向のシリコン層(31)とから
なることを特徴とするシリコン素子。 - 【請求項10】 前記基板は、可視光に対し透明である
ことを特徴とする請求項9の素子。 - 【請求項11】 前記本体は、ポリマー材料製であるこ
とを特徴とする請求項9の素子。 - 【請求項12】 前記ポリマー材料は、ポリイミドまた
は、ポリエーテルスルフォンのいずれかであることを特
徴とする請求項11の素子。 - 【請求項13】 前記バッファ層は、ZrO2,Ce
O2,PrO2,Y2O3の何れかからなることを特徴とす
る請求項9の素子。 - 【請求項14】 主表面を有する基板上に、ソースとゲ
ート制御チャネルと、ドレインとを有する薄型フィルム
トランジスタにおいて、 前記ソースとチャネルとドレインは、前記主表面上の
(100)方向性シリコンの層からなり前記基板は、ポ
リマー材料製の本体を有することを特徴とする薄型フィ
ルムトランジスタ。 - 【請求項15】 前記基板は、さらに、前記ポリマー材
料製の本体上にガラス層を有することを特徴とする請求
項14のトランジスタ。 - 【請求項16】 前記ガラス層と、前記シリコン層との
間に、(100)方向の誘電体材料製のバッファ層を有
することを特徴とする請求項15のトランジスタ。 - 【請求項17】 共通電極と、液晶媒体と、この液晶媒
体の局部領域を制御する、複数のトランジスタ制御局部
電極と、からなる液晶ディスプレイ装置において前記局
部電極を制御するトランジスタは、請求項14、15、
16に記載したトランジスタであることを特徴とする液
晶ディスプレイ装置。 - 【請求項18】 共通電極と、共通基板上に配置された
複数のトランジスタと、局部電極とを有する液晶ディス
プレイ装置において前記トランジスタは、シリコンの
(100)方向性の層からなる、ソースとチャネルとド
レインとを有する薄型フィルムトランジスタであり前記
共通基板は、ポリマー材料製の本体を有することを特徴
とする液晶ディスプレイ装置。 - 【請求項19】 前記共通基板は、主表面を有するポリ
マー材料製の本体と、前記主表面上に配置されたガラス
層とを有することを特徴とする請求項15の装置。 - 【請求項20】 前記ガラス層とシリコン層との間に、
(100)方向性の誘電体材料のバッファ層を有するこ
とを特徴とする請求項16の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/082,194 US5523587A (en) | 1993-06-24 | 1993-06-24 | Method for low temperature growth of epitaxial silicon and devices produced thereby |
US082194 | 1993-06-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07149508A JPH07149508A (ja) | 1995-06-13 |
JP3096573B2 true JP3096573B2 (ja) | 2000-10-10 |
Family
ID=22169638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06164920A Expired - Lifetime JP3096573B2 (ja) | 1993-06-24 | 1994-06-24 | シリコン層の成長方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5523587A (ja) |
EP (1) | EP0631297A3 (ja) |
JP (1) | JP3096573B2 (ja) |
CA (1) | CA2122118A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5773309A (en) * | 1994-10-14 | 1998-06-30 | The Regents Of The University Of California | Method for producing silicon thin-film transistors with enhanced forward current drive |
GB9521855D0 (en) * | 1995-10-25 | 1996-01-03 | Philips Electronics Nv | Manufacture of electronic devices comprising thin-film circuitry |
US5817550A (en) * | 1996-03-05 | 1998-10-06 | Regents Of The University Of California | Method for formation of thin film transistors on plastic substrates |
FR2764309B1 (fr) * | 1997-06-06 | 1999-08-27 | Corning Inc | Procede de creation d'une couche de silicium sur une surface |
US5856858A (en) * | 1997-12-01 | 1999-01-05 | The Regents Of The University Of California | Plastic substrates for active matrix liquid crystal display incapable of withstanding processing temperature of over 200° C and method of fabrication |
US6061114A (en) * | 1998-02-23 | 2000-05-09 | International Business Machines Corporation | Alignment of liquid crystal layers |
US5909627A (en) * | 1998-05-18 | 1999-06-01 | Philips Electronics North America Corporation | Process for production of thin layers of semiconductor material |
US6197663B1 (en) * | 1999-12-07 | 2001-03-06 | Lucent Technologies Inc. | Process for fabricating integrated circuit devices having thin film transistors |
US7238557B2 (en) * | 2001-11-14 | 2007-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US7282738B2 (en) * | 2003-07-18 | 2007-10-16 | Corning Incorporated | Fabrication of crystalline materials over substrates |
US7384481B2 (en) * | 2003-12-29 | 2008-06-10 | Translucent Photonics, Inc. | Method of forming a rare-earth dielectric layer |
WO2005065402A2 (en) * | 2003-12-29 | 2005-07-21 | Translucent Photonics, Inc. | Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon |
KR100612868B1 (ko) * | 2004-11-08 | 2006-08-14 | 삼성전자주식회사 | 실리콘 필름 제조방법 |
US7709859B2 (en) * | 2004-11-23 | 2010-05-04 | Cree, Inc. | Cap layers including aluminum nitride for nitride-based transistors |
JP2006351566A (ja) * | 2005-06-13 | 2006-12-28 | Sharp Corp | 窒化物系半導体レーザ素子 |
US7601430B2 (en) * | 2006-01-31 | 2009-10-13 | Los Alamos National Security, Llc | Biaxially oriented film on flexible polymeric substrate |
US10199518B2 (en) | 2008-05-28 | 2019-02-05 | Solar-Tectic Llc | Methods of growing heteroepitaxial single crystal or large grained semiconductor films and devices thereon |
US8491718B2 (en) | 2008-05-28 | 2013-07-23 | Karin Chaudhari | Methods of growing heteroepitaxial single crystal or large grained semiconductor films and devices thereon |
EP2671965A3 (en) * | 2012-06-08 | 2014-03-12 | Wintek Corporation | Method of forming thin film polysilicon layer and method of forming thin film transistor |
TWI506171B (zh) * | 2012-06-08 | 2015-11-01 | Wintek Corp | 形成多晶矽薄膜之方法 |
US9231094B2 (en) | 2013-05-21 | 2016-01-05 | Globalfoundries Inc. | Elemental semiconductor material contact for high electron mobility transistor |
US9276077B2 (en) | 2013-05-21 | 2016-03-01 | Globalfoundries Inc. | Contact metallurgy for self-aligned high electron mobility transistor |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3124456C2 (de) * | 1980-06-23 | 1985-04-25 | Futaba Denshi Kogyo K.K., Mobara, Chiba | Halbleiterbauelement sowie Verfahren zu dessen Herstellung |
JPS57211267A (en) * | 1981-06-22 | 1982-12-25 | Toshiba Corp | Semiconductor device and manufacture thereof |
JPS62189747A (ja) * | 1986-02-14 | 1987-08-19 | Sharp Corp | 半導体用絶縁基板 |
JPH0388321A (ja) * | 1989-08-31 | 1991-04-12 | Tonen Corp | 多結晶シリコン薄膜 |
EP0456199B1 (en) * | 1990-05-11 | 1997-08-27 | Asahi Glass Company Ltd. | Process for preparing a polycrystalline semiconductor thin film transistor |
US5205871A (en) * | 1990-06-01 | 1993-04-27 | The United States Of America As Represented By The Secretary Of The Navy | Monocrystalline germanium film on sapphire |
JP3213338B2 (ja) * | 1991-05-15 | 2001-10-02 | 株式会社リコー | 薄膜半導体装置の製法 |
-
1993
- 1993-06-24 US US08/082,194 patent/US5523587A/en not_active Expired - Lifetime
-
1994
- 1994-04-25 CA CA002122118A patent/CA2122118A1/en not_active Abandoned
- 1994-06-15 EP EP94304322A patent/EP0631297A3/en not_active Withdrawn
- 1994-06-24 JP JP06164920A patent/JP3096573B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0631297A3 (en) | 1997-07-09 |
EP0631297A2 (en) | 1994-12-28 |
US5523587A (en) | 1996-06-04 |
CA2122118A1 (en) | 1994-12-25 |
JPH07149508A (ja) | 1995-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3096573B2 (ja) | シリコン層の成長方法 | |
US6755909B2 (en) | Method of crystallizing amorphous silicon using a mask | |
JP2999271B2 (ja) | 表示装置 | |
KR100238640B1 (ko) | 반도체장치 및 그 제조방법 | |
CN100356506C (zh) | 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法 | |
US7217642B2 (en) | Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask | |
KR100470274B1 (ko) | 덮개층을 이용한 비정질 물질의 상 변화 방법 | |
JPS59208783A (ja) | 薄膜トランジスタ | |
JP3421882B2 (ja) | 多結晶半導体薄膜の作成方法 | |
US7189665B2 (en) | Manufacturing method for crystalline semiconductor material and manufacturing method for semiconductor device | |
US6812072B2 (en) | Method for crystallizing amorphous film and method for fabricating LCD by using the same | |
JP3708150B2 (ja) | 薄膜トランジスタ基板 | |
JP2000081642A (ja) | 液晶表示装置およびその製造方法 | |
US6472297B1 (en) | Method of producing TFT array substrate for liquid crystal display device | |
JPH06103817A (ja) | 導電性薄膜 | |
JPS58192375A (ja) | 薄膜トランジスタの製造方法 | |
KR100366960B1 (ko) | 실리콘 결정화 방법 | |
JP2003151904A (ja) | 半導体薄膜の結晶化方法、半導体薄膜、及び、薄膜半導体装置 | |
JPH05259458A (ja) | 半導体装置の製法 | |
JPH0418524A (ja) | アクティブマトリクス液晶表示パネルの製作法 | |
JPH07273027A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
JPH05110088A (ja) | 薄膜トランジスタ回路の製造方法 | |
JPH08181318A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2003115497A (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
KR0128522B1 (ko) | 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |