JPH07149508A - シリコン層の成長方法 - Google Patents
シリコン層の成長方法Info
- Publication number
- JPH07149508A JPH07149508A JP6164920A JP16492094A JPH07149508A JP H07149508 A JPH07149508 A JP H07149508A JP 6164920 A JP6164920 A JP 6164920A JP 16492094 A JP16492094 A JP 16492094A JP H07149508 A JPH07149508 A JP H07149508A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- buffer layer
- silicon
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 40
- 229910052710 silicon Inorganic materials 0.000 title claims description 38
- 239000010703 silicon Substances 0.000 title claims description 38
- 238000005137 deposition process Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000000872 buffer Substances 0.000 claims abstract description 38
- 239000011521 glass Substances 0.000 claims abstract description 26
- 239000003989 dielectric material Substances 0.000 claims abstract description 8
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000005388 borosilicate glass Substances 0.000 claims abstract description 5
- 239000004695 Polyether sulfone Substances 0.000 claims abstract description 3
- 239000004642 Polyimide Substances 0.000 claims abstract description 3
- 229920006393 polyether sulfone Polymers 0.000 claims abstract description 3
- 229920001721 polyimide Polymers 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 21
- 239000010409 thin film Substances 0.000 claims description 13
- 239000004973 liquid crystal related substance Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 239000002861 polymer material Substances 0.000 claims description 3
- 239000004033 plastic Substances 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000000059 patterning Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000001947 vapour-phase growth Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- -1 argon ions Chemical class 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000006173 Good's buffer Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02516—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/967—Semiconductor on specified insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Silicon Compounds (AREA)
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 電子移動度を速める構造体（エピタキシャル
シリコン）の製造方法を提供することである。 【構成】 本発明によれば、エピタキシャルシリコンの
薄い層を３００℃以下の温度で成長させる。本発明は、
基板を提供し、この基板上に、方向性を有する誘電体材
料性のバッファ層を形成し、このバッファ層の上に、エ
ピタキシャルシリコンを成長させるものである。好まし
くは、この基板は、ガラス表面を有し、方向性を有する
バッファ層は、立方ＺｒＯ2である。このバッファ層
が、基板上に堆積される間、方向性を持ったイオンビー
ムでもって、照射することにより、方向付けられる。こ
の低温プロセスにより、さまざまな利点が得られる。
シリコン）の製造方法を提供することである。 【構成】 本発明によれば、エピタキシャルシリコンの
薄い層を３００℃以下の温度で成長させる。本発明は、
基板を提供し、この基板上に、方向性を有する誘電体材
料性のバッファ層を形成し、このバッファ層の上に、エ
ピタキシャルシリコンを成長させるものである。好まし
くは、この基板は、ガラス表面を有し、方向性を有する
バッファ層は、立方ＺｒＯ2である。このバッファ層
が、基板上に堆積される間、方向性を持ったイオンビー
ムでもって、照射することにより、方向付けられる。こ
の低温プロセスにより、さまざまな利点が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、エピタキシャルシリコ
ンの層を、低温で成長させる方法に関する。特に、この
ようなエピタキシャルシリコン層は、薄型フィルムトラ
ンジスタの製造及び軽量平面パネル表示装置に有用であ
る。
ンの層を、低温で成長させる方法に関する。特に、この
ようなエピタキシャルシリコン層は、薄型フィルムトラ
ンジスタの製造及び軽量平面パネル表示装置に有用であ
る。
【０００２】
【従来技術の説明】軽量で平面状のディスプレイ装置
が、ポータブルコンピュータ、あるいは、ワイヤレス通
信装置に特に必要となってきている。このような平面パ
ネルの、ディスプレイ装置をえる有望な方法は、アクテ
ィブマトリクス液晶装置（active matrix liquid cryst
al device：ＡＭＬＣＤ）である。このＡＭＬＣＤは、
透明な基板上に、薄型のフィルムトランジスタとキャパ
シタと電極のアレイを有して、これをＬＣＤ表示装置に
組込んでいる。各薄型のフィルムトランジスタは、電極
を制御し、この電極が、液晶のピクセル領域を極性化す
る。一般的に、トランジスタは、アモルファスシリコン
の薄いフィルムからなっている。しかし、このような装
置における問題点は、アモルファスシリコンは、表示装
置のドライバおよび、レジスタに用いられる、十分に高
速な電子移動速度が得られないことである。それゆえ
に、ガラス上のアモルファスシリコンと、結晶シリコン
チップとを組み合わせた混合構造体が必要となってい
る。
が、ポータブルコンピュータ、あるいは、ワイヤレス通
信装置に特に必要となってきている。このような平面パ
ネルの、ディスプレイ装置をえる有望な方法は、アクテ
ィブマトリクス液晶装置（active matrix liquid cryst
al device：ＡＭＬＣＤ）である。このＡＭＬＣＤは、
透明な基板上に、薄型のフィルムトランジスタとキャパ
シタと電極のアレイを有して、これをＬＣＤ表示装置に
組込んでいる。各薄型のフィルムトランジスタは、電極
を制御し、この電極が、液晶のピクセル領域を極性化す
る。一般的に、トランジスタは、アモルファスシリコン
の薄いフィルムからなっている。しかし、このような装
置における問題点は、アモルファスシリコンは、表示装
置のドライバおよび、レジスタに用いられる、十分に高
速な電子移動速度が得られないことである。それゆえ
に、ガラス上のアモルファスシリコンと、結晶シリコン
チップとを組み合わせた混合構造体が必要となってい
る。
【０００３】ポリシリコンは、アモルファスシリコンよ
りも、より速い電子移動度が得られる。そして、ポリシ
リコンをＡＭＬＣＤ素子において、アモルファスシリコ
ンと置換すると、全体のディスプレイ（ドライバ）と共
に、基板上に集積することができる。しかし、透明な材
料は、高温に耐えられず、特に、ポリシリコンの成長に
必要な６００℃以上の温度には耐えられない。したがっ
て、ポリシリコンベースの表示装置をつくるには、高温
ガラス、例えば、融解水晶のような基板が必要となり、
これは、高価で重く、かつ脆い。より一般的なポリシリ
コン薄型フィルムは、ランダムに配向した粒子を有し、
その結果、欠陥密度がランダムに分散して、非均一なエ
ッチングと、酸化特性を有することになる。
りも、より速い電子移動度が得られる。そして、ポリシ
リコンをＡＭＬＣＤ素子において、アモルファスシリコ
ンと置換すると、全体のディスプレイ（ドライバ）と共
に、基板上に集積することができる。しかし、透明な材
料は、高温に耐えられず、特に、ポリシリコンの成長に
必要な６００℃以上の温度には耐えられない。したがっ
て、ポリシリコンベースの表示装置をつくるには、高温
ガラス、例えば、融解水晶のような基板が必要となり、
これは、高価で重く、かつ脆い。より一般的なポリシリ
コン薄型フィルムは、ランダムに配向した粒子を有し、
その結果、欠陥密度がランダムに分散して、非均一なエ
ッチングと、酸化特性を有することになる。
【０００４】
【発明が解決しようとする課題】従って、本発明の目的
は、電子移動度を速めるために、シリコンを低温で成長
させ、粒子構造を減少させるような構造体（エピタキシ
ャルシリコン）の製造方法を提供することである。
は、電子移動度を速めるために、シリコンを低温で成長
させ、粒子構造を減少させるような構造体（エピタキシ
ャルシリコン）の製造方法を提供することである。
【０００５】
【課題を解決するための手段】本発明によれば、エピタ
キシャルシリコンの薄い層は、３００℃以下の温度で成
長させることができる。本発明は、基板を提供し、この
基板上に、方向性を有する誘電体材料製のバッファ層を
形成し、このバッファ層の上に、エピタキシャルシリコ
ンを成長させるものである。好ましくは、この基板は、
ガラス表面を有し、方向性を有するバッファ層は、立方
ＺｒＯ2である。このバッファ層が、基板上に堆積され
る間、方向性を持ったイオンビームでもって、照射する
ことにより、方向付けられる。例えば、（１００）の立
方ＺｒＯ2のバッファ層は、３００℃程度の温度で成長
させることができる。この方向性を有する立方ＺｒＯ2
は、シリコンと格子定数が、良くマッチし、そして、ガ
ラスと熱膨張率が良くマッチするために、ガラス上に、
エピタキシャルシリコンに対する、優れたバッファを形
成する。（１００）方向のシリコンエピタキシャルフィ
ルムは、その後、２５０℃でバッファ層により提供され
る。、エピタキシャルテンプレート上で成長する。エピ
タキシャルフィルムを提供するこの低温プロセスは、さ
まざまな利点がある。例えば、（１）シリコンの面間欠
陥密度を減少させ、粒子サイズを増大して、低「オフ」
電流のために、薄型フィルムトランジスタの性能が向上
する。（２）高速の電子移動度により、集積ディスプレ
イの製造が可能となる。（３）低温プロセスにより、ボ
ロシリケイトガラスのような価格の安いガラス基板の使
用が可能となる。（４）低温プロセスにより、ガラス被
覆ポリマー材料（ガラス被覆プラスティック材料）のよ
うな、新たな軽量基板の使用が可能となり、これによ
り、表示装置の重量が軽減されて、ポータブルコンピュ
ータ、ビデオ電話、パーソナル通信装置を実現できる。
（５）ＺｒＯ2のような、新たなバッファ層を用いるこ
とにより、Ｎａイオンが基板から拡散するのを阻止でき
る。
キシャルシリコンの薄い層は、３００℃以下の温度で成
長させることができる。本発明は、基板を提供し、この
基板上に、方向性を有する誘電体材料製のバッファ層を
形成し、このバッファ層の上に、エピタキシャルシリコ
ンを成長させるものである。好ましくは、この基板は、
ガラス表面を有し、方向性を有するバッファ層は、立方
ＺｒＯ2である。このバッファ層が、基板上に堆積され
る間、方向性を持ったイオンビームでもって、照射する
ことにより、方向付けられる。例えば、（１００）の立
方ＺｒＯ2のバッファ層は、３００℃程度の温度で成長
させることができる。この方向性を有する立方ＺｒＯ2
は、シリコンと格子定数が、良くマッチし、そして、ガ
ラスと熱膨張率が良くマッチするために、ガラス上に、
エピタキシャルシリコンに対する、優れたバッファを形
成する。（１００）方向のシリコンエピタキシャルフィ
ルムは、その後、２５０℃でバッファ層により提供され
る。、エピタキシャルテンプレート上で成長する。エピ
タキシャルフィルムを提供するこの低温プロセスは、さ
まざまな利点がある。例えば、（１）シリコンの面間欠
陥密度を減少させ、粒子サイズを増大して、低「オフ」
電流のために、薄型フィルムトランジスタの性能が向上
する。（２）高速の電子移動度により、集積ディスプレ
イの製造が可能となる。（３）低温プロセスにより、ボ
ロシリケイトガラスのような価格の安いガラス基板の使
用が可能となる。（４）低温プロセスにより、ガラス被
覆ポリマー材料（ガラス被覆プラスティック材料）のよ
うな、新たな軽量基板の使用が可能となり、これによ
り、表示装置の重量が軽減されて、ポータブルコンピュ
ータ、ビデオ電話、パーソナル通信装置を実現できる。
（５）ＺｒＯ2のような、新たなバッファ層を用いるこ
とにより、Ｎａイオンが基板から拡散するのを阻止でき
る。
【０００６】
【実施例】図１は、ポリシリコンの低温成長のステップ
を表す図である。図１のブロックＡにおいて、第一のス
テップは、ガラス又はプラスチック製の透明な本体のよ
うな、適切な基板を提供する。好ましいガラスは、ボロ
シリケイトガラスで、例えば、コーニング社の７０５９
である。好ましいプラスチック材料は、ポリイミド、及
びポリエーテルスルフォンである。好ましいプラスチッ
ク材料は、低温でＲＦスパッタリングにより、ミクロン
厚さのガラスシード層により提供される。
を表す図である。図１のブロックＡにおいて、第一のス
テップは、ガラス又はプラスチック製の透明な本体のよ
うな、適切な基板を提供する。好ましいガラスは、ボロ
シリケイトガラスで、例えば、コーニング社の７０５９
である。好ましいプラスチック材料は、ポリイミド、及
びポリエーテルスルフォンである。好ましいプラスチッ
ク材料は、低温でＲＦスパッタリングにより、ミクロン
厚さのガラスシード層により提供される。
【０００７】ブロックＢの次のステップにおいては、こ
の基板に、シリコンのエピタキシャル成長用に、適切な
バッファ層を形成する。このバッファ層は、誘電体製
で、その格子定数は、シリコンのそれとよくマッチし
（好ましくは５％以内のミスマッチング程度である）、
そして、基板にマッチする熱膨張係数を有する。好まし
いバッファ層は、８％イットリウムにより安定化した立
方ＺｒＯ2と、ＣｅＯ2，ＰｒＯ2，Ｙ2Ｏ3である。この
バッファ層は、バッファ層が形成されるのと同時に、低
エネルギーのイオン照射に基板をさらすことにより、方
向性を有する層として形成される。このビームは、成長
表面に、平行な所定の方向の速度成分を有するように向
けられる。このようなイオンビームに方向付けすること
により、方向が一致しない粒子を取り除き、それによ
り、方向性を有するバッファ層の成長を促進できる。あ
る組の材料においては、このイオンエネルギーは、バッ
ファ層の結晶構造の剥離を生成するエネルギーレベルよ
りも低く選択される。ＺｒＯ2のバッファ層は、電子ビ
ーム蒸着により成長し、そのとき同時に、ガラス表面の
基板に、５０〜２００ボルトの範囲のエネルギーを有す
るアルゴンイオンのビームを照射する。このプロセス
は、（１００）の方向が、所定の方向に向くように、バ
ッファ層が形成でき、面のモザイクの分散（mosaic spr
ead）は、２゜以上である。
の基板に、シリコンのエピタキシャル成長用に、適切な
バッファ層を形成する。このバッファ層は、誘電体製
で、その格子定数は、シリコンのそれとよくマッチし
（好ましくは５％以内のミスマッチング程度である）、
そして、基板にマッチする熱膨張係数を有する。好まし
いバッファ層は、８％イットリウムにより安定化した立
方ＺｒＯ2と、ＣｅＯ2，ＰｒＯ2，Ｙ2Ｏ3である。この
バッファ層は、バッファ層が形成されるのと同時に、低
エネルギーのイオン照射に基板をさらすことにより、方
向性を有する層として形成される。このビームは、成長
表面に、平行な所定の方向の速度成分を有するように向
けられる。このようなイオンビームに方向付けすること
により、方向が一致しない粒子を取り除き、それによ
り、方向性を有するバッファ層の成長を促進できる。あ
る組の材料においては、このイオンエネルギーは、バッ
ファ層の結晶構造の剥離を生成するエネルギーレベルよ
りも低く選択される。ＺｒＯ2のバッファ層は、電子ビ
ーム蒸着により成長し、そのとき同時に、ガラス表面の
基板に、５０〜２００ボルトの範囲のエネルギーを有す
るアルゴンイオンのビームを照射する。このプロセス
は、（１００）の方向が、所定の方向に向くように、バ
ッファ層が形成でき、面のモザイクの分散（mosaic spr
ead）は、２゜以上である。
【０００８】図１のブロックＣの第３ステップは、この
バッファ層の上に、エピタキシャルシリコン層をスパッ
タリング、あるいは、低温化学気相成長（ＣＶＤ）のよ
うな標準プロセスを用いて成長させる。このプロセス
は、図２により、より詳細に説明する。この同図におい
ては、バッファ層の形成と、シリコン層の成長の両方に
用いられる装置を表す。基板２０は、低温成長室２１内
に配置され、この低温成長室２１は、電子ビーム蒸着を
用いるバッファソース（ＺｒＯ2）容器２３と、スパッ
タ堆積を用いるシリコンソース容器２４とを有する。こ
の低温成長室２１は、イオンガン２５のような手段を有
し、例えば、アルゴンイオンのようなイオンビーム２６
を、基板２０の方向に向ける。
バッファ層の上に、エピタキシャルシリコン層をスパッ
タリング、あるいは、低温化学気相成長（ＣＶＤ）のよ
うな標準プロセスを用いて成長させる。このプロセス
は、図２により、より詳細に説明する。この同図におい
ては、バッファ層の形成と、シリコン層の成長の両方に
用いられる装置を表す。基板２０は、低温成長室２１内
に配置され、この低温成長室２１は、電子ビーム蒸着を
用いるバッファソース（ＺｒＯ2）容器２３と、スパッ
タ堆積を用いるシリコンソース容器２４とを有する。こ
の低温成長室２１は、イオンガン２５のような手段を有
し、例えば、アルゴンイオンのようなイオンビーム２６
を、基板２０の方向に向ける。
【０００９】低温成長室２１の動作を説明すると、低温
成長室２１は、１０-6トール以下の低圧に維持される。
この基板２０は、加熱装置（図示せず）により、約３０
０℃まで加熱され、電子ビームがバッファソース容器２
３に注入されて、薄いバッファ層（約５０〜５００ｎｍ
厚）を基板に形成し、同時に、イオンガン２５を成長す
る表面に対し約３０゜の角度で、アルゴンイオン流を向
ける。このバッファ層は、その（１００）面がワークピ
ースの主表面に平行となるように成長する。次に、シリ
コンソース容器２４により、シリコン原子をアルゴンイ
オンでスパッタリングすることにより（あるいは、低圧
ＣＶＤプロセスにより）、素子にぶつける。シリコン成
長堆積のあと、真空を解除して、塗布されたワークピー
スが、低温成長室２１の中から取り出されて、さらに所
望のプロセスが行われる。
成長室２１は、１０-6トール以下の低圧に維持される。
この基板２０は、加熱装置（図示せず）により、約３０
０℃まで加熱され、電子ビームがバッファソース容器２
３に注入されて、薄いバッファ層（約５０〜５００ｎｍ
厚）を基板に形成し、同時に、イオンガン２５を成長す
る表面に対し約３０゜の角度で、アルゴンイオン流を向
ける。このバッファ層は、その（１００）面がワークピ
ースの主表面に平行となるように成長する。次に、シリ
コンソース容器２４により、シリコン原子をアルゴンイ
オンでスパッタリングすることにより（あるいは、低圧
ＣＶＤプロセスにより）、素子にぶつける。シリコン成
長堆積のあと、真空を解除して、塗布されたワークピー
スが、低温成長室２１の中から取り出されて、さらに所
望のプロセスが行われる。
【００１０】図３は、プラスチック体２０Ａとガラスシ
ード層２０Ｂを有する基板２０を示す、上記のプロセス
の結果得られた素子の断面図である。基板２０は、可視
光に対し、透明である。ガラスシード層２０Ｂは、プラ
スチック体２０Ａの上に、ガラスターゲットからＲＦス
パッタ堆積により形成される。バッファ層３０が、ガラ
スシード層２０Ｂの表面に成長され、エピタキシャルシ
リコン層３１が、このバッファ層３０の上にエピタキシ
ャル成長する。特に、シリコンは、その（１００）面
が、ワークピースの主表面に平行となる状態で成長す
る。
ード層２０Ｂを有する基板２０を示す、上記のプロセス
の結果得られた素子の断面図である。基板２０は、可視
光に対し、透明である。ガラスシード層２０Ｂは、プラ
スチック体２０Ａの上に、ガラスターゲットからＲＦス
パッタ堆積により形成される。バッファ層３０が、ガラ
スシード層２０Ｂの表面に成長され、エピタキシャルシ
リコン層３１が、このバッファ層３０の上にエピタキシ
ャル成長する。特に、シリコンは、その（１００）面
が、ワークピースの主表面に平行となる状態で成長す
る。
【００１１】図４は、図３のワークピースの上に形成さ
れた、自己整合薄型フィルムのトランジスタ４０を含む
素子をあらわす。このトランジスタ４０は、図１の方法
によって成長した、エピタキシャルシリコン層３１の一
部を用いて、トランジスタのソース３１Ａ、チャネル３
１Ｂ、ドレイン３１Ｃを形成する。エピタキシャルシリ
コン層３１が成長した後、ゲート酸化物４１は、熱成長
し、その後、金属またはポリシリコンの、ゲート４２が
形成される。ゲート４２が、パターン化された後、ソー
ス３１Ａとドレイン３１Ｃは、イオン注入を用いてエピ
タキシャルシリコン層３１上に形成される。ＳｉＯ2の
ような、厚型絶縁層４３がその後、堆積されて、金属ソ
ース電極４４と金属ドレイン電極４５が、厚型絶縁層４
３の中の貫通孔を介して形成される。
れた、自己整合薄型フィルムのトランジスタ４０を含む
素子をあらわす。このトランジスタ４０は、図１の方法
によって成長した、エピタキシャルシリコン層３１の一
部を用いて、トランジスタのソース３１Ａ、チャネル３
１Ｂ、ドレイン３１Ｃを形成する。エピタキシャルシリ
コン層３１が成長した後、ゲート酸化物４１は、熱成長
し、その後、金属またはポリシリコンの、ゲート４２が
形成される。ゲート４２が、パターン化された後、ソー
ス３１Ａとドレイン３１Ｃは、イオン注入を用いてエピ
タキシャルシリコン層３１上に形成される。ＳｉＯ2の
ような、厚型絶縁層４３がその後、堆積されて、金属ソ
ース電極４４と金属ドレイン電極４５が、厚型絶縁層４
３の中の貫通孔を介して形成される。
【００１２】図５は、図４の素子が、改良された平面状
ディスプレイ装置を形成するために、どのように用いら
れるかをあらわす図である。このアクティブマトリクス
液晶素子（ＡＭＬＣＤ）は、透明共通電極５０とトラン
ジスタ４０との間に配置された液晶媒体（図示せず）
と、基板２０の上に全て配置された局部電極５１（好ま
しくは、ピクセルサイズの）を有する。各局部電極５１
は、関連するストレージキャパシタ５３に接続されたト
ランジスタ４０により、スイッチングされる。このトラ
ンジスタ４０により、各局部電極５１の電圧状態を制御
し、ピクセルサイズの液晶領域の光学状態を制御する。
ディスプレイ装置を形成するために、どのように用いら
れるかをあらわす図である。このアクティブマトリクス
液晶素子（ＡＭＬＣＤ）は、透明共通電極５０とトラン
ジスタ４０との間に配置された液晶媒体（図示せず）
と、基板２０の上に全て配置された局部電極５１（好ま
しくは、ピクセルサイズの）を有する。各局部電極５１
は、関連するストレージキャパシタ５３に接続されたト
ランジスタ４０により、スイッチングされる。このトラ
ンジスタ４０により、各局部電極５１の電圧状態を制御
し、ピクセルサイズの液晶領域の光学状態を制御する。
【００１３】従来の構造によれば、アクティブマトリク
ス液晶素子（ＡＭＬＣＤ）は、透明基板５９の上に配置
された、バックライト（図示せず）と、ディフューザ５
４とポラライザ５５とカラーフィルタ層グリッド５６と
（カラー化の場合）を有する。トランジスタゲートの行
は、導電性ゲートライン５７を介して接続され、トラン
ジスタソースの列は、導電性データライン５８を介して
接続されて、個別のピクセルの切り替え可能な制御を行
う。
ス液晶素子（ＡＭＬＣＤ）は、透明基板５９の上に配置
された、バックライト（図示せず）と、ディフューザ５
４とポラライザ５５とカラーフィルタ層グリッド５６と
（カラー化の場合）を有する。トランジスタゲートの行
は、導電性ゲートライン５７を介して接続され、トラン
ジスタソースの列は、導電性データライン５８を介して
接続されて、個別のピクセルの切り替え可能な制御を行
う。
【００１４】図５のＡＭＬＣＤは、従来の構造と同一で
あるが、ただし、トランジスタ４０が本発明による低温
成長による（１００）方向のエピタキシャルシリコン層
で形成されたエピタキシャルシリコン薄型フィルムトラ
ンジスタである点が異なる。好ましくは、このトランジ
スタは、基板２０の上に形成された、自己整合共平面の
トランジスタ４０であるのが好ましい。
あるが、ただし、トランジスタ４０が本発明による低温
成長による（１００）方向のエピタキシャルシリコン層
で形成されたエピタキシャルシリコン薄型フィルムトラ
ンジスタである点が異なる。好ましくは、このトランジ
スタは、基板２０の上に形成された、自己整合共平面の
トランジスタ４０であるのが好ましい。
【００１５】
【発明の効果】図１のプロセスを用い、このＡＭＬＣＤ
の図４の素子を用いる利点は、トランジスタ性能が向上
でき、さらに、例えば、ボロシリケイトガラス、あるい
は、ガラスコーティングプラスチックのような幅広い基
板材料が利用できる点である。本発明によれば、ガラス
基板の上ではなく、プラスチック基板の上に、エピタキ
シャルシリコン層を形成できるので、重量が軽減する。
これに加えて、プラスチック製基板を有するＡＭＬＣＤ
素子は、衝撃に強く、フレキシブルで、より値段が安
い。
の図４の素子を用いる利点は、トランジスタ性能が向上
でき、さらに、例えば、ボロシリケイトガラス、あるい
は、ガラスコーティングプラスチックのような幅広い基
板材料が利用できる点である。本発明によれば、ガラス
基板の上ではなく、プラスチック基板の上に、エピタキ
シャルシリコン層を形成できるので、重量が軽減する。
これに加えて、プラスチック製基板を有するＡＭＬＣＤ
素子は、衝撃に強く、フレキシブルで、より値段が安
い。
【図１】シリコンの低温エピタキシャル成長のプロセス
を表すフローチャート図。
を表すフローチャート図。
【図２】シリコンの低温エピタキシャル成長に用いられ
る装置。
る装置。
【図３】図１のプロセスにより得られた素子の断面図。
【図４】図１により製造された薄型フィルムトランジス
タの断面図。
タの断面図。
【図５】軽量アクティブマトリクス液晶素子内のピクセ
ルスイッチとして用いられる薄型フィルムトランジスタ
のアレイの使用方法を示す図。
ルスイッチとして用いられる薄型フィルムトランジスタ
のアレイの使用方法を示す図。
２０ 基板 ２１ 低温成長室 ２３ バッファソース容器 ２４ シリコンソース容器 ２５ イオンガン ２６ イオンビーム ２０Ａ プラスチック体 ２０Ｂ ガラスシード層 ３０ バッファ層 ３１ エピタキシャルシリコン層 ３１Ａ ソース ３１Ｂ チャネル ３１Ｃ ドレイン ４０ トランジスタ ４１ ゲート酸化物 ４２ ゲート ４３ 厚型絶縁層 ４４ 金属ソース電極 ４５ 金属ドレイン電極 ５０ 透明共通電極 ５１ 局部電極 ５３ ストレージキャパシタ ５４ ディフューザ ５５ ポラライザ ５６ カラーフィルタ層グリッド ５７ 導電性ゲートライン ５８ 導電性データライン ５９ 透明基板
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 21/336
Claims (20)
- 【請求項１】 （Ａ）基板を提供するステップと（Ｂ）
イオンビームで前記基板を照射しながら、前記基板上に
誘電体材料のバッファ層を堆積するステップと（Ｃ）３
００℃以下の基板温度で、前記バッファ層の上にシリコ
ン層を堆積するステップとからなることを特徴とするシ
リコン層の成長方法。 - 【請求項２】 前記基板は、ガラス層を有することを特
徴とする請求項１の方法。 - 【請求項３】 前記基板は、ボロシリケイトガラス製で
あることを特徴とする請求項１の方法。 - 【請求項４】 前記基板は、ポリマー材料製であること
を特徴とする請求項１の方法。 - 【請求項５】 前記バッファ層は、電子ビーム蒸着によ
り堆積することを特徴とする請求項１の方法。 - 【請求項６】 前記シリコンは、スパッタ堆積により堆
積することを特徴とする請求項１の方法。 - 【請求項７】 前記シリコンは、化学気相堆積により堆
積することを特徴とする請求項１の方法。 - 【請求項８】 前記基板は、ガラス層を有し前記バッフ
ァ層は、ＺｒＯ2，ＣｅＯ2，ＰｒＯ2，Ｙ2Ｏ3の何れか
を含有することを特徴とする請求項１の方法。 - 【請求項９】 主表面を有する本体（２０Ａ）と、前記
主表面上のガラス層（２０Ｂ）とを有する基板（２０）
と、 前記ガラス層（２０Ｂ）上に、誘電体材料製の（１０
０）方向のバッファ層（３０）と前記バッファ層（３
０）上に、（１００）方向のシリコン層（３１）とから
なることを特徴とするシリコン素子。 - 【請求項１０】 前記基板は、可視光に対し透明である
ことを特徴とする請求項９の素子。 - 【請求項１１】 前記本体は、ポリマー材料製であるこ
とを特徴とする請求項９の素子。 - 【請求項１２】 前記ポリマー材料は、ポリイミドまた
は、ポリエーテルスルフォンのいずれかであることを特
徴とする請求項１１の素子。 - 【請求項１３】 前記バッファ層は、ＺｒＯ2，Ｃｅ
Ｏ2，ＰｒＯ2，Ｙ2Ｏ3の何れかからなることを特徴とす
る請求項９の素子。 - 【請求項１４】 主表面を有する基板上に、ソースとゲ
ート制御チャネルと、ドレインとを有する薄型フィルム
トランジスタにおいて、 前記ソースとチャネルとドレインは、前記主表面上の
（１００）方向性シリコンの層からなり前記基板は、ポ
リマー材料製の本体を有することを特徴とする薄型フィ
ルムトランジスタ。 - 【請求項１５】 前記基板は、さらに、前記ポリマー材
料製の本体上にガラス層を有することを特徴とする請求
項１４のトランジスタ。 - 【請求項１６】 前記ガラス層と、前記シリコン層との
間に、（１００）方向の誘電体材料製のバッファ層を有
することを特徴とする請求項１５のトランジスタ。 - 【請求項１７】 共通電極と、液晶媒体と、この液晶媒
体の局部領域を制御する、複数のトランジスタ制御局部
電極と、からなる液晶ディスプレイ装置において前記局
部電極を制御するトランジスタは、請求項１４、１５、
１６に記載したトランジスタであることを特徴とする液
晶ディスプレイ装置。 - 【請求項１８】 共通電極と、共通基板上に配置された
複数のトランジスタと、局部電極とを有する液晶ディス
プレイ装置において前記トランジスタは、シリコンの
（１００）方向性の層からなる、ソースとチャネルとド
レインとを有する薄型フィルムトランジスタであり前記
共通基板は、ポリマー材料製の本体を有することを特徴
とする液晶ディスプレイ装置。 - 【請求項１９】 前記共通基板は、主表面を有するポリ
マー材料製の本体と、前記主表面上に配置されたガラス
層とを有することを特徴とする請求項１５の装置。 - 【請求項２０】 前記ガラス層とシリコン層との間に、
（１００）方向性の誘電体材料のバッファ層を有するこ
とを特徴とする請求項１６の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/082,194 US5523587A (en) | 1993-06-24 | 1993-06-24 | Method for low temperature growth of epitaxial silicon and devices produced thereby |
| US082194 | 1993-06-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07149508A true JPH07149508A (ja) | 1995-06-13 |
| JP3096573B2 JP3096573B2 (ja) | 2000-10-10 |
Family
ID=22169638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06164920A Expired - Lifetime JP3096573B2 (ja) | 1993-06-24 | 1994-06-24 | シリコン層の成長方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5523587A (ja) |
| EP (1) | EP0631297A3 (ja) |
| JP (1) | JP3096573B2 (ja) |
| CA (1) | CA2122118A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351566A (ja) * | 2005-06-13 | 2006-12-28 | Sharp Corp | 窒化物系半導体レーザ素子 |
| JP2009212530A (ja) * | 1999-12-07 | 2009-09-17 | Alcatel-Lucent Usa Inc | 集積回路デバイスの製造方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773309A (en) * | 1994-10-14 | 1998-06-30 | The Regents Of The University Of California | Method for producing silicon thin-film transistors with enhanced forward current drive |
| GB9521855D0 (en) * | 1995-10-25 | 1996-01-03 | Philips Electronics Nv | Manufacture of electronic devices comprising thin-film circuitry |
| US5817550A (en) * | 1996-03-05 | 1998-10-06 | Regents Of The University Of California | Method for formation of thin film transistors on plastic substrates |
| FR2764309B1 (fr) * | 1997-06-06 | 1999-08-27 | Corning Inc | Procede de creation d'une couche de silicium sur une surface |
| US5856858A (en) * | 1997-12-01 | 1999-01-05 | The Regents Of The University Of California | Plastic substrates for active matrix liquid crystal display incapable of withstanding processing temperature of over 200° C and method of fabrication |
| US6061114A (en) * | 1998-02-23 | 2000-05-09 | International Business Machines Corporation | Alignment of liquid crystal layers |
| US5909627A (en) * | 1998-05-18 | 1999-06-01 | Philips Electronics North America Corporation | Process for production of thin layers of semiconductor material |
| US7238557B2 (en) * | 2001-11-14 | 2007-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7282738B2 (en) * | 2003-07-18 | 2007-10-16 | Corning Incorporated | Fabrication of crystalline materials over substrates |
| US7384481B2 (en) * | 2003-12-29 | 2008-06-10 | Translucent Photonics, Inc. | Method of forming a rare-earth dielectric layer |
| WO2005065402A2 (en) * | 2003-12-29 | 2005-07-21 | Translucent Photonics, Inc. | Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon |
| KR100612868B1 (ko) * | 2004-11-08 | 2006-08-14 | 삼성전자주식회사 | 실리콘 필름 제조방법 |
| US7709859B2 (en) * | 2004-11-23 | 2010-05-04 | Cree, Inc. | Cap layers including aluminum nitride for nitride-based transistors |
| US7601430B2 (en) * | 2006-01-31 | 2009-10-13 | Los Alamos National Security, Llc | Biaxially oriented film on flexible polymeric substrate |
| US10199518B2 (en) | 2008-05-28 | 2019-02-05 | Solar-Tectic Llc | Methods of growing heteroepitaxial single crystal or large grained semiconductor films and devices thereon |
| US8491718B2 (en) | 2008-05-28 | 2013-07-23 | Karin Chaudhari | Methods of growing heteroepitaxial single crystal or large grained semiconductor films and devices thereon |
| EP2671965A3 (en) * | 2012-06-08 | 2014-03-12 | Wintek Corporation | Method of forming thin film polysilicon layer and method of forming thin film transistor |
| TWI506171B (zh) * | 2012-06-08 | 2015-11-01 | Wintek Corp | 形成多晶矽薄膜之方法 |
| US9231094B2 (en) | 2013-05-21 | 2016-01-05 | Globalfoundries Inc. | Elemental semiconductor material contact for high electron mobility transistor |
| US9276077B2 (en) | 2013-05-21 | 2016-03-01 | Globalfoundries Inc. | Contact metallurgy for self-aligned high electron mobility transistor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3124456C2 (de) * | 1980-06-23 | 1985-04-25 | Futaba Denshi Kogyo K.K., Mobara, Chiba | Halbleiterbauelement sowie Verfahren zu dessen Herstellung |
| JPS57211267A (en) * | 1981-06-22 | 1982-12-25 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JPS62189747A (ja) * | 1986-02-14 | 1987-08-19 | Sharp Corp | 半導体用絶縁基板 |
| JPH0388321A (ja) * | 1989-08-31 | 1991-04-12 | Tonen Corp | 多結晶シリコン薄膜 |
| EP0456199B1 (en) * | 1990-05-11 | 1997-08-27 | Asahi Glass Company Ltd. | Process for preparing a polycrystalline semiconductor thin film transistor |
| US5205871A (en) * | 1990-06-01 | 1993-04-27 | The United States Of America As Represented By The Secretary Of The Navy | Monocrystalline germanium film on sapphire |
| JP3213338B2 (ja) * | 1991-05-15 | 2001-10-02 | 株式会社リコー | 薄膜半導体装置の製法 |
-
1993
- 1993-06-24 US US08/082,194 patent/US5523587A/en not_active Expired - Lifetime
-
1994
- 1994-04-25 CA CA002122118A patent/CA2122118A1/en not_active Abandoned
- 1994-06-15 EP EP94304322A patent/EP0631297A3/en not_active Withdrawn
- 1994-06-24 JP JP06164920A patent/JP3096573B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009212530A (ja) * | 1999-12-07 | 2009-09-17 | Alcatel-Lucent Usa Inc | 集積回路デバイスの製造方法 |
| JP2006351566A (ja) * | 2005-06-13 | 2006-12-28 | Sharp Corp | 窒化物系半導体レーザ素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0631297A3 (en) | 1997-07-09 |
| EP0631297A2 (en) | 1994-12-28 |
| US5523587A (en) | 1996-06-04 |
| JP3096573B2 (ja) | 2000-10-10 |
| CA2122118A1 (en) | 1994-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3096573B2 (ja) | シリコン層の成長方法 | |
| US6755909B2 (en) | Method of crystallizing amorphous silicon using a mask | |
| JP2875945B2 (ja) | Ｃｖｄにより大面積のガラス基板上に高堆積速度でシリコン窒化薄膜を堆積する方法 | |
| KR100473996B1 (ko) | 비정질 실리콘의 결정화 방법 | |
| US20020090767A1 (en) | Method of fabricating a gate dielectric layer for a thin film transistor | |
| US7217642B2 (en) | Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask | |
| US6037017A (en) | Method for formation of multilayer film | |
| KR100470274B1 (ko) | 덮개층을 이용한 비정질 물질의 상 변화 방법 | |
| CN100356506C (zh) | 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法 | |
| JP2003092262A (ja) | 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法 | |
| US20070155067A1 (en) | Method of fabricating polycrystalline silicon film and method of fabricating thin film transistor using the same | |
| JP2001131741A (ja) | 触媒スパッタリングによる薄膜形成方法及び薄膜形成装置並びに半導体装置の製造方法 | |
| US7189665B2 (en) | Manufacturing method for crystalline semiconductor material and manufacturing method for semiconductor device | |
| US6812072B2 (en) | Method for crystallizing amorphous film and method for fabricating LCD by using the same | |
| US6717178B2 (en) | Semiconductor devices fabricated using sputtered silicon targets | |
| KR20010109072A (ko) | 박막 반도체 집적회로장치, 그것을 이용한 화상 표시장치및 그 제조방법 | |
| US6472297B1 (en) | Method of producing TFT array substrate for liquid crystal display device | |
| KR100366960B1 (ko) | 실리콘 결정화 방법 | |
| JPH07297404A (ja) | 薄膜トランジスタの製造方法 | |
| JPS58192375A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05259458A (ja) | 半導体装置の製法 | |
| JPH07273027A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JPH05110088A (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPH0418524A (ja) | アクティブマトリクス液晶表示パネルの製作法 | |
| JPH06216044A (ja) | 半導体薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |