JP3090096B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP3090096B2
JP3090096B2 JP18476097A JP18476097A JP3090096B2 JP 3090096 B2 JP3090096 B2 JP 3090096B2 JP 18476097 A JP18476097 A JP 18476097A JP 18476097 A JP18476097 A JP 18476097A JP 3090096 B2 JP3090096 B2 JP 3090096B2
Authority
JP
Japan
Prior art keywords
inner lead
lead
semiconductor element
semiconductor device
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18476097A
Other languages
English (en)
Other versions
JPH1131778A (ja
Inventor
康弘 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18476097A priority Critical patent/JP3090096B2/ja
Publication of JPH1131778A publication Critical patent/JPH1131778A/ja
Application granted granted Critical
Publication of JP3090096B2 publication Critical patent/JP3090096B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はリードフレームを用
いた半導体装置に関し、特に複数本のインナーリードを
固定支持する構造を含む半導体装置およびその製造方法
に関する。
【0002】
【従来の技術】従来、リードフレームに半導体素子1を
搭載し、樹脂やセラミック等で封止する構成の半導体装
置では、微細幅に形成されている複数本のインナーリー
ドが曲げや変形によって隣接リード間で短絡することを
防止するために、インナーリードを固定支持する構成が
とられている。例えば、特開平8−306854号公報
に記載されているように、リードフレームを用いたBG
A(Ball Grid Array )タイプの半導体装置に多く見ら
れる。これらの半導体装置の一例を図6に示す。図6
(a),(b)はその平面図とCC線断面図である。リ
ードフレーム1は、半導体素子3を搭載するダイパッド
6と、これを支持するための吊りリード7と、前記ダイ
パッド6に向かって放射状に形成されたインナーリード
2と、このインナーリード2の外側に延長される図外の
アウターリードで構成される。そして、前記インナーリ
ード2の先端部と半導体素子3の電極パッド3aとをボ
ンディングワイヤ4で接続し、図外の樹脂により封止を
行っている。
【0003】ここで、前記インナーリード2の曲げ、変
形による隣接インナーリード2の短絡を防止するため
に、図7に図6のDD線断面図を示すように、インナー
リード2の先端部の裏面側はダイパッド6の裏面側にま
で延長されている絶縁性フィルム30により接着支持さ
れている。この絶縁性フィルム30は、ポリイミドフィ
ルムからなるベースフィルム31と熟梗化樹脂からなる
接着剤32の2層構造を有しており、インナーリード2
の先端部およびダイパッド6に対して、加熱、圧着によ
り貼り付けられている。なお、33は各インナーリード
2を後述するように分離する際に利用されるスリットで
ある。
【0004】このリードフレーム1は図8(a)に示す
ように、一般のリードフレームと同様、エッチング加工
またはプレス加工で製造され、工程中のリード変形を防
止するため、インナーリード2の先端部はインナーリー
ド先端連結部5により連結されており、メッキ工程と絶
縁性フィルム貼付工程後、各インナーリード2を分離独
立させるために切断される。また、前記絶縁性フィルム
30は、図8(b)に示すように、前記インナーリード
2とダイパッド6の裏面ヘの貼り付け後、インナーリー
ド先端連結部5を切断できるようにスリット33を予め
設けた後に、貼り付けられる。その後、不要となったイ
ンナーリード先端連結部5を、図外の切断パンチとダイ
からなる切断金型にて切断して、リードフレームが完成
する。これ以降は、ダイパッド6上に半導体素子3を搭
載し、半導体素子3の各電極3aとインナーリード2の
先端とをボンディングワイヤ4で接続し、樹脂封止工
程、半田ボール付け等の仕上げ工程を経て半導体装置の
製造工程が完了する。
【0005】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置では、インナーリード2の裏面側に絶縁
性フィルム30が存在しているため、インナーリード2
の先端部に対してボンディングワイヤ4をボンディング
する際にインナーリード2に加えられる荷重や超音波振
動がインナーリード2から絶縁性フィルム30ヘ逃げて
しまうため、ボンディングに必要な荷重がインナーリー
ド2において有効に作用しなくなり、ボンディング性が
低下するという問題が生じる。特に、絶縁性フィルム3
0は、インナーリード2を構成するFe−Ni合金や銅
合金に比べて格段に軟らかく、弾性率で比較するとポリ
イミドベースの絶縁性フィルムが300kg/mm2
Fe−Ni合金が15000kg/mm2 、銅合金が1
2500kg/mm2 と格段の差があるため、加重の殆
どが絶縁性フィルム30に吸収されてしまうことにな
る。
【0006】また、絶縁性フィルム30がインナーリー
ド2の先端部裏面だけでなく、ダイパッド6の裏面にも
接着されているため、絶縁性フィルム30とダイパッド
6と半導体素子3の分の厚さとボンディングワイヤ4の
ループ高さ分を合計すると、最低でも0.67〜0.6
8mmは必要で、これを樹脂封止するとなると、半導体
装置全体の厚さはさらにこれ以上の厚さが必要となり、
半導体装置の薄型が困難になるという問題もある。
【0007】本発明は前記したような問題点を解決する
ものであり、ワイヤーボンディング性に優れ、半導体装
置の薄型化を可能にする半導体装置とその製造方法を提
供することを目的とする。
【0008】
【課題を解決するための手段】本発明の半導体装置は、
樹脂フィルム上に半導体素子を搭載し、前記半導体素子
の周囲にインナーリードの先端を連結するインナーリー
ド先端連結部分が切断された複数本のインナーリードを
備えており、前記半導体素子と前記インナーリードの夫
々がボンディングワイヤで接続され、かつ前記インナー
リードと隣接するインナーリードとの間に夫々前記樹脂
フィルムの一部が埋め込まれていることを特徴とする。
この樹脂フィルムは熱可塑フィルムから構成されること
が好ましい。
【0009】また、本発明の製造方法は、連結部によっ
て各先端が連結された複数本のインナーリードを有する
リードフレームを形成する工程と、前記リードフレーム
に対して樹脂フィルムを厚さ方向から熱圧着し、前記樹
脂フィルムの一部を前記インナーリード間に埋め込む工
程と、前記インナーリード間および半導体素子の搭載領
域を残して前記樹脂フィルムおよび前記インナーリード
の連結部を切断除去する工程と、前記搭載領域の樹脂フ
ィルム上に半導体素子を搭載する工程と、前記半導体素
子と前記インナーリードとをボンディングワイヤにより
接続する工程を含むことを特徴とする。ここで、前記樹
脂フィルムは熱可塑フィルムから構成されることが好ま
い。
【0010】樹脂フィルムを熟圧着でインナーリード間
に埋め込むことにより、インナーリード先端部の裏面側
にフィルムが存在されることはなく、ボンディング荷重
や超音波振動等のロスがなくなり、ワイヤボンディング
性の向上が図れる。また、インナーリードを固定支持す
る樹脂フィルム上に半導体素子が搭載されるため、ダイ
パッドが不要になり、ダイパッド分だけ半導体装置の薄
型化が図れる。
【0011】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。図1は本発明の一実施形態を
説明する図面であり、(a)は平面図、(b)はAA線
断面図である。リードフレーム1は、ダイパッド及び吊
りリードが設けられておらず、半導体素子の搭載部を包
囲するように複数本のインナーリード2が配置されてい
る。このインナーリード2の外側には図外のアウターリ
ードが延長されていることは言うまでもない。そして、
前記各インナーリード2の間には、図2に図1のBB線
断面図を示すように、インナーリード2と略同じ厚さに
形成された熟可塑フィルム10の一部10aが埋設され
ており、この熱可塑フィルム10aによって前記各イン
ナーリード2がそれぞれ連結状態に固定支持されてい
る。また、この熟可塑フィルム10は半導体素子3の搭
載部領域にわたっても形成されており、この搭載部領域
の熱可塑性フィルム10b上に半導体素子3が搭載され
ている。そして、半導体素子3の電極3aと前記各イン
ナーリード2とがボンディングワイヤ4により電気接続
され、さらに図外の樹脂により封止が行われている。な
お、前記各インナーリード2の先端部に対応する位置の
前記熱可塑フィルム10にはそれぞれが独立した状態の
スリット11が設けられている。
【0012】なお、前記熟可塑フィルム10としては、
耐熱性等の観点からポリイミドフィルムが望ましく、材
料物性値はガラス転移温度(Tg)が約250℃前後
で、弾性率が260〜300kg/mm2 、伸びも10
0%前後で熱加工性に富んだものが最適である。この種
のフィルムの一例としては、例えば、三井東圧化学製の
熱可塑性ポリイミドフィルム“REGULUS”などが
ある。また、熟可塑フィルム10の厚さとしては、イン
ナーリード間だけを充填できる分だけあればよいので、
インナーリード2の厚さと同じかやや薄いものが用いら
れる。
【0013】この構成によれば、各インナーリード2
は、相互間に埋設されている熱可塑フィルム10aによ
って連結状態に固定支持されることになり、各インナー
リード2の曲げ、変形が防止され、隣接リード間の短絡
が防止されるとともに、ボンディングワイヤ4を好適に
接続することが可能となる。また、各インナーリード2
の先端部、すなわちボンディングワイヤ4のボンディン
グ点の直下には、従来のような絶縁性フィルムが存在し
ていないため、ボンディングのパワーが効率よくインナ
ーリード2に作用することになり、ボンディング荷重や
超音波振動のロスがなく、良好なボンディング性を確保
することができる。さらに、半導体素子3は熱可塑フィ
ルム10b上に搭載されているので、半導体素子3の下
側にダイパッドが存在することがなく、ダイパッド分の
厚さ分だけ薄型化が可能になり、半導体装置の薄型化に
有利となる。
【0014】次に、前記した半導体装置の製造方法を説
明する。先ず、図3に示すようにダイパッドがなく、半
導体装置の中心から放射状に延在するインナーリード2
と各インナーリード2の先端を連結するインナーリード
先端連結部5を備えたリードフレーム1を形成する。次
いで、図4(a)に示すように、前記リードフレーム1
を裏面側を上にしてステージ21上に載置し、その上面
側から熱可塑フィルム10を熱圧着する。この熱圧着
は、共にフラットな面を有し、かつヒータを内蔵した圧
着パンチ22と前記ステージ21から構成される金型を
使用する。その際の圧着条件としては、圧着パンチ22
およびステージ21の温度が280℃前後で、圧着加重
はインナーリード2先端のピッチにも依存するが10〜
30kgf/mm2 の範囲で調整し、圧着時間としては
5sec程度である。この圧着により、熟可塑フィルム
10の一部10aがインナーリード2間に埋め込まれ、
図4(b)の状態となる。この段階で確実な圧着を行え
ば、図2に示したようにインナーリード2の裏面上に残
る熱可塑フィルム10の厚さは最大で10μmに抑える
ことが可能であり、この程度の厚さであればボンディン
グ時への影響は皆無である。
【0015】こうして熱圧着を完了した後、図5に示す
ように、各インナーリード2を分離独立させるために、
インナーリード2の先端を連結しているインナーリード
先端連結部5を切断する。切断は、切断パンチ23とダ
イ24からなる切断金型で行われ、インナーリード先端
連結部5を切り落とすと同時に、熱可塑フィルム10の
一部も切り落とす。これにより、図1に示したスリット
11が形成される。その後、熱可塑フィルム10の半導
体素子搭載領域10bに半導体素子3を搭載し、かつ各
インナーリード2の先端部と半導体素子3とをボンディ
ングワイヤ4で接続し、樹脂封止工程を経て半専体装置
が完成する。
【0016】この製造方法では、従来と同様に金属板を
プレス加工して形成したリードフレームに対して、熱可
塑フィルムを熱圧着する工程だけで本発明にかかるイン
ナーリード構造が形成できるため、従来の製造工程に比
較しても製造工程が大幅に増大されるようなことはな
く、製造が容易であり、かつ製造コストを低く抑えるこ
とができる。なお、熱可塑フィルムは熱圧着後に硬化さ
れるため、半導体素子の搭載やインナーリードの固定支
持には十分な強度が得られる。
【0017】
【発明の効果】以上説明したように本発明は、インナー
リードと隣接するインナーリードとの間に夫々樹脂フィ
ルムの一部を充填して、インナーリードの先端を連結す
るインナーリード先端連結部分が切断された複数のイン
ナーリードを一体的に固定支持しているので、各インナ
ーリードの裏面側に厚目のフィルムが存在することがな
く、ボンディングワイヤを接続する際のボンディング荷
重や超音波振動がインナーリードにおいて有効に作用さ
れ、ボンディング性を大幅に改善することができる。ま
た、樹脂フィルム上に半導体素子を搭載することで、ダ
イパッドが不要になり、ダイパッド分の半導体装置の薄
型化が可能になるという効果も得られる。
【図面の簡単な説明】
【図1】本発明の半導体装置の実施形態の平面図とその
AA線断面図である。
【図2】図1のBB線に沿う拡大断面図である。
【図3】図1の半導体装置を製造するリードフレームの
平面図である。
【図4】図1の半導体装置を製造する工程を示す断面図
である。
【図5】図3に続く製造工程を示す断面図である。
【図6】従来の半導体装置の一例の平面図とそのCC線
断面図である。
【図7】図6のDD線に沿う拡大断面図である。
【図8】従来のリードフレームと絶縁性フィルムの各平
面図である。
【符号の説明】
1 リードフレーム 2 インナーリード 3 半導体素子 4 ボンディングワイヤ 5 インナーリード先端連結部 6 ダイパッド 7 吊りリード 10 熱可塑フィルム 11 スリット 30 絶縁性フィルム

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 樹脂フィルム上に半導体素子を搭載し、
    前記半導体素子の周囲にインナーリードの先端を連結す
    るインナーリード先端連結部分が切断された複数本のイ
    ンナーリードと、前記インナーリード先端連結部分の切
    断と同時に開口された樹脂フィルムのスリットとを備
    え、前記半導体素子と前記インナーリードの夫々がボン
    ディングワイヤで接続され、かつ前記インナーリードと
    隣接するインナーリードとの間に、夫々前記樹脂フィル
    ムの一部が埋め込まれていることを特徴とする半導体装
    置。
  2. 【請求項2】 前記樹脂フィルムが熱可塑フィルムから
    構成される請求項1に記載の半導体装置。
  3. 【請求項3】 連結部によって各先端が連結された複数
    本のインナーリードを有するリードフレームを形成する
    工程と、前記リードフレームに対して樹脂フィルムを厚
    さ方向から熱圧着し、前記樹脂フィルムの一部を前記イ
    ンナーリード間に埋め込む工程と、前記インナーリード
    間および半導体素子の搭載領域を残して前記樹脂フィル
    ムにスリット部を開口すると同時に、前記樹脂フィルム
    および前記インナーリードの連結部を切断除去する工程
    と、前記搭載領域の樹脂フィルム上に半導体素子を搭載
    する工程と、前記半導体素子と前記インナーリードとボ
    ンディングワイヤにより接続する工程を含むことを特徴
    とする半導体装置の製造方法。
  4. 【請求項4】 前記樹脂フィルムが熱可塑フィルムから
    構成される請求項3に記載の半導体装置の製造方法。
JP18476097A 1997-07-10 1997-07-10 半導体装置とその製造方法 Expired - Fee Related JP3090096B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18476097A JP3090096B2 (ja) 1997-07-10 1997-07-10 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18476097A JP3090096B2 (ja) 1997-07-10 1997-07-10 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPH1131778A JPH1131778A (ja) 1999-02-02
JP3090096B2 true JP3090096B2 (ja) 2000-09-18

Family

ID=16158860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18476097A Expired - Fee Related JP3090096B2 (ja) 1997-07-10 1997-07-10 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP3090096B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033347A (ja) * 2000-07-17 2002-01-31 Rohm Co Ltd 半導体装置
AU2003261856A1 (en) 2003-08-29 2005-03-29 Renesas Technology Corp. Lead frame and method of manufacturing the lead frame
JP2005086014A (ja) 2003-09-09 2005-03-31 Oki Electric Ind Co Ltd 半導体装置、及び半導体装置の製造方法

Also Published As

Publication number Publication date
JPH1131778A (ja) 1999-02-02

Similar Documents

Publication Publication Date Title
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
US6291262B1 (en) Surface mount TO-220 package and process for the manufacture thereof
US6518653B1 (en) Lead frame and semiconductor device
JP2009544159A (ja) 平坦な構造を有するモジュールと構成部品の設置方法
JP2000012758A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
JP5553766B2 (ja) 半導体装置とその製造方法
JP3090096B2 (ja) 半導体装置とその製造方法
JPH10229100A (ja) ワイヤボンディング方法及びプラスティックパッケージの製造方法
JPH04352436A (ja) 半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH05267385A (ja) ワイヤーボンディング装置
JP2822989B2 (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JP3028153B2 (ja) リードフレームの製造方法
JP2516712B2 (ja) 半導体装置の製造方法
JP4291788B2 (ja) 半導体装置およびその製造方法
JP2697743B2 (ja) 樹脂封止型半導体装置
JP2522640B2 (ja) リ―ドフレ―ムおよびリ―ドフレ―ム完成体
JP3626831B2 (ja) リードフレーム
JP2901572B2 (ja) 半導体装置のワイヤボンディング方法
JPH04196236A (ja) 接続方法
JPS58165359A (ja) 半導体装置
JP2717161B2 (ja) リードフレーム,その製造方法およびこれを用いた半導体装置
JP2707153B2 (ja) リードフレームの製造方法
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2700434B2 (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees