JP3088901B2 - 電子楽器 - Google Patents
電子楽器Info
- Publication number
- JP3088901B2 JP3088901B2 JP06077767A JP7776794A JP3088901B2 JP 3088901 B2 JP3088901 B2 JP 3088901B2 JP 06077767 A JP06077767 A JP 06077767A JP 7776794 A JP7776794 A JP 7776794A JP 3088901 B2 JP3088901 B2 JP 3088901B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- musical instrument
- electronic musical
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は電子楽器に関し、特に電
子楽器の表示装置に関するものである。
子楽器の表示装置に関するものである。
【０００２】
【従来の技術】従来、外部からＭＩＤＩあるいはその他
の演奏情報信号を受信し、この演奏情報に基づいて楽音
信号を発生させる電子楽器（ＭＩＤＩ音源装置）があっ
た。また通常の鍵盤を有する電子楽器においてもＭＩＤ
Ｉ信号を受信して楽音信号を発生可能なものがあった。
これらの電子楽器においては、電池で駆動可能なものも
あり、またパワーのオン／オフ、電池の消耗、演奏信号
の受信表示のために複数の表示装置を備えていた。
の演奏情報信号を受信し、この演奏情報に基づいて楽音
信号を発生させる電子楽器（ＭＩＤＩ音源装置）があっ
た。また通常の鍵盤を有する電子楽器においてもＭＩＤ
Ｉ信号を受信して楽音信号を発生可能なものがあった。
これらの電子楽器においては、電池で駆動可能なものも
あり、またパワーのオン／オフ、電池の消耗、演奏信号
の受信表示のために複数の表示装置を備えていた。
【０００３】
【発明が解決しようとする課題】上記したような従来の
電子楽器においては、各種の状態表示のために複数の表
示装置を用いていたため、ハードウェア量が増加し、装
置の構造が複雑になり、デザイン上も好ましくないとい
う問題点があった。本発明の目的は、前記のような従来
技術の問題点を改良し、単一の表示装置で各種の情報が
表示可能な電子楽器を提供することを目的とする。
電子楽器においては、各種の状態表示のために複数の表
示装置を用いていたため、ハードウェア量が増加し、装
置の構造が複雑になり、デザイン上も好ましくないとい
う問題点があった。本発明の目的は、前記のような従来
技術の問題点を改良し、単一の表示装置で各種の情報が
表示可能な電子楽器を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、外部から演奏
情報を入力して楽音信号を発生する電子楽器において、
外部から受信される演奏情報信号のパルス幅を人が認識
可能な程度まで拡張するパルス幅拡張手段と、装置の内
部状態を検出する少なくとも１つの監視手段と、監視手
段の出力に従って発振の動作が制御され、人が認識可能
な周期の信号を発生する少なくとも１つの発振手段と、
パルス幅拡張手段の出力信号と発振手段の出力信号との
論理演算を行う演算手段と、演算手段の出力に基づき表
示を行う表示手段とを備えたことを特徴とする。
情報を入力して楽音信号を発生する電子楽器において、
外部から受信される演奏情報信号のパルス幅を人が認識
可能な程度まで拡張するパルス幅拡張手段と、装置の内
部状態を検出する少なくとも１つの監視手段と、監視手
段の出力に従って発振の動作が制御され、人が認識可能
な周期の信号を発生する少なくとも１つの発振手段と、
パルス幅拡張手段の出力信号と発振手段の出力信号との
論理演算を行う演算手段と、演算手段の出力に基づき表
示を行う表示手段とを備えたことを特徴とする。
【０００５】
【作用】本発明はこのような手段により、表示すべき情
報の種別に従ってパルス幅あるいはタイミングを異なら
せることが可能となり、例えば発光ダイオードのような
単一の表示装置で、電源のオン／オフ、ＭＩＤＩあるい
はＲＳ−２３２Ｃ信号の受信、電池の消耗等の表示が可
能となる。
報の種別に従ってパルス幅あるいはタイミングを異なら
せることが可能となり、例えば発光ダイオードのような
単一の表示装置で、電源のオン／オフ、ＭＩＤＩあるい
はＲＳ−２３２Ｃ信号の受信、電池の消耗等の表示が可
能となる。
【０００６】
【実施例】以下、本発明の一実施例を図面を参照して詳
細に説明する。図２は本発明を適用した電子楽器のハー
ドウェア構成を表すブロック図である。ＣＰＵ１はキー
アサイン、発音制御など電子楽器全体の制御を行う。タ
イマ割り込み回路も内蔵している。ＲＡＭ２には、楽器
内の各種制御データあるいは入力された演奏データ等が
記憶される。ＲＯＭ３には、制御プログラム及び音色に
関するデータ等が格納されている。音源回路４は、例え
ば予め波形が記憶されている波形メモリから、入力され
た演奏情報の音高に対応したアドレス間隔で波形情報を
読み出し、デジタル楽音信号を発生する回路である。Ｄ
／Ａ変換器５はデジタル楽音信号をＤ／Ａ変換する。ア
ンプ６はスピーカあるいはヘッドホン、イヤホン等を駆
動するために、Ｄ／Ａ変換器５から出力された楽音信号
を増幅する。
細に説明する。図２は本発明を適用した電子楽器のハー
ドウェア構成を表すブロック図である。ＣＰＵ１はキー
アサイン、発音制御など電子楽器全体の制御を行う。タ
イマ割り込み回路も内蔵している。ＲＡＭ２には、楽器
内の各種制御データあるいは入力された演奏データ等が
記憶される。ＲＯＭ３には、制御プログラム及び音色に
関するデータ等が格納されている。音源回路４は、例え
ば予め波形が記憶されている波形メモリから、入力され
た演奏情報の音高に対応したアドレス間隔で波形情報を
読み出し、デジタル楽音信号を発生する回路である。Ｄ
／Ａ変換器５はデジタル楽音信号をＤ／Ａ変換する。ア
ンプ６はスピーカあるいはヘッドホン、イヤホン等を駆
動するために、Ｄ／Ａ変換器５から出力された楽音信号
を増幅する。
【０００７】コンピュータインターフェース７は例えば
外部のパソコン等と電子楽器を接続するためのものであ
り、ＲＳ−２３２ＣあるいはＲＳ−４２２等の規格化さ
れたシリアルインターフェース回路である。このインタ
ーフェース回路を介して演奏情報をリアルタイムに受信
することもできる。ＭＩＤＩインターフェース回路８
は、外部のＭＩＤＩ機器から送出されるＭＩＤＩ信号の
受信を行う。この信号は直接ＣＰＵ１のポートに接続さ
れ、読み取られる。これらのインターフェース回路につ
いては後述する。電源、表示回路９については後述する
が、電源供給回路、電源の監視回路、および表示回路等
からなる。バス１０は電子楽器内の各回路を接続してい
る。
外部のパソコン等と電子楽器を接続するためのものであ
り、ＲＳ−２３２ＣあるいはＲＳ−４２２等の規格化さ
れたシリアルインターフェース回路である。このインタ
ーフェース回路を介して演奏情報をリアルタイムに受信
することもできる。ＭＩＤＩインターフェース回路８
は、外部のＭＩＤＩ機器から送出されるＭＩＤＩ信号の
受信を行う。この信号は直接ＣＰＵ１のポートに接続さ
れ、読み取られる。これらのインターフェース回路につ
いては後述する。電源、表示回路９については後述する
が、電源供給回路、電源の監視回路、および表示回路等
からなる。バス１０は電子楽器内の各回路を接続してい
る。
【０００８】図１は、図２の電源、表示回路９の中の表
示回路の一例を示す回路図である。表示回路は大きくパ
ルス幅拡張回路１１、発振回路１２および演算、表示回
路からなっている。まず、コンピュータインターフェー
ス回路７から入力される、受信したシリアル信号ＲｘＤ
（負論理）およびＭＩＤＩインターフェース回路８から
入力される受信信号ＣＲ（負論理）はＮＡＮＤゲート２
０に入力され、ゲート２０の出力は更にゲート２１によ
り反転される。なおこの表示回路のゲートとしては例え
ば全て汎用のＣＭＯＳ・ＮＡＮＤゲートが使用される。
示回路の一例を示す回路図である。表示回路は大きくパ
ルス幅拡張回路１１、発振回路１２および演算、表示回
路からなっている。まず、コンピュータインターフェー
ス回路７から入力される、受信したシリアル信号ＲｘＤ
（負論理）およびＭＩＤＩインターフェース回路８から
入力される受信信号ＣＲ（負論理）はＮＡＮＤゲート２
０に入力され、ゲート２０の出力は更にゲート２１によ
り反転される。なおこの表示回路のゲートとしては例え
ば全て汎用のＣＭＯＳ・ＮＡＮＤゲートが使用される。
【０００９】ゲート２１の出力はＲＣ積分回路に接続さ
れており、コンデンサ２６の容量は例えば０．１μＦ、
抵抗２２は１ｋΩ、抵抗２３は２２０ｋΩである。ダイ
オード２４、２５はそれぞれ放電時および充電時のみに
電流が流れるようにして、充放電の時定数を変えるため
のものである。ただし上記のような抵抗値の場合にはダ
イオード２５はなくてもよい。このような構成により、
積分回路の放電時定数は非常に短く（０．１ｍｓ）、充
電時定数は長く（２２ｍｓ）なる。なお各ゲートは入力
レベルが電源電圧の約１／２以上を”１”（Ｈ：高レベ
ル状態）、１／２以下を”０”（Ｌ：低レベル状態）と
認識するような入力特性を持つ。
れており、コンデンサ２６の容量は例えば０．１μＦ、
抵抗２２は１ｋΩ、抵抗２３は２２０ｋΩである。ダイ
オード２４、２５はそれぞれ放電時および充電時のみに
電流が流れるようにして、充放電の時定数を変えるため
のものである。ただし上記のような抵抗値の場合にはダ
イオード２５はなくてもよい。このような構成により、
積分回路の放電時定数は非常に短く（０．１ｍｓ）、充
電時定数は長く（２２ｍｓ）なる。なお各ゲートは入力
レベルが電源電圧の約１／２以上を”１”（Ｈ：高レベ
ル状態）、１／２以下を”０”（Ｌ：低レベル状態）と
認識するような入力特性を持つ。
【００１０】発振回路１２の制御入力端子には電源監視
回路（図６）の出力信号Ｓが接続されており、この信号
ＳがＨ状態になると発振回路１２は所定の周期で発振を
開始する。またＳがＬ状態の場合には発振は停止し、発
振回路１２の出力であるＢ点はＨ状態に固定される。な
お図１に示すような発振回路は周知であるので詳細な動
作説明は省略するが、例えば発振周期が前記パルス幅拡
張回路１１の充電時定数に較べて十分長い０．５秒から
数秒程度になるようにコンデンサ３５および抵抗３３、
３４の値を決定する。パルス幅拡張回路１１および発振
回路１２の出力はＮＡＮＤゲート２７に接続され、該ゲ
ート２７の出力は、発光ダイオード２８と抵抗２９の直
列回路に接続されている。従ってＮＡＮＤゲート２７の
入力が両方ともＨ状態である場合にゲート２７の出力が
Ｌ状態となり、発光ダイオード２８に電流が流れて点灯
する。
回路（図６）の出力信号Ｓが接続されており、この信号
ＳがＨ状態になると発振回路１２は所定の周期で発振を
開始する。またＳがＬ状態の場合には発振は停止し、発
振回路１２の出力であるＢ点はＨ状態に固定される。な
お図１に示すような発振回路は周知であるので詳細な動
作説明は省略するが、例えば発振周期が前記パルス幅拡
張回路１１の充電時定数に較べて十分長い０．５秒から
数秒程度になるようにコンデンサ３５および抵抗３３、
３４の値を決定する。パルス幅拡張回路１１および発振
回路１２の出力はＮＡＮＤゲート２７に接続され、該ゲ
ート２７の出力は、発光ダイオード２８と抵抗２９の直
列回路に接続されている。従ってＮＡＮＤゲート２７の
入力が両方ともＨ状態である場合にゲート２７の出力が
Ｌ状態となり、発光ダイオード２８に電流が流れて点灯
する。
【００１１】図３は、図２のＭＩＤＩインターフェース
回路８の構成を示す回路図である。ＭＩＤＩインターフ
ェースの規格は、５ｍＡのカレントループで論理”０”
の時に電流が流れている状態とするものである。ＭＩＤ
Ｉコネクタ４０の２本の信号線は、ノイズ除去用のフェ
ライトビーズ４３、４４、電流制限用抵抗４５、４６
（例えば１００Ω）を介して、絶縁用のフォトカプラ４
８内の発光ダイオードに接続されている。なお４１、４
２はサージ吸収用のバリスタ、４７は逆電圧がかかった
場合のフォトカプラ保護用ダイオードである。フォトカ
プラ４８の出力端子は抵抗５０（例えば１ｋΩ）によっ
てプルアップされている。なおコンデンサ４９は電源の
ノイズ除去用である。このＭＩＤＩ信号受信回路の出力
信号ＲｘＤは無信号時にＨ状態であり、ＭＩＤＩ信号
（直列の調歩同期信号）が入力されるとＬ状態に変化す
る負論理の信号であり、ＣＰＵ１のシリアル入力ポート
に直接接続されると共に、図１の表示回路にも接続され
る。
回路８の構成を示す回路図である。ＭＩＤＩインターフ
ェースの規格は、５ｍＡのカレントループで論理”０”
の時に電流が流れている状態とするものである。ＭＩＤ
Ｉコネクタ４０の２本の信号線は、ノイズ除去用のフェ
ライトビーズ４３、４４、電流制限用抵抗４５、４６
（例えば１００Ω）を介して、絶縁用のフォトカプラ４
８内の発光ダイオードに接続されている。なお４１、４
２はサージ吸収用のバリスタ、４７は逆電圧がかかった
場合のフォトカプラ保護用ダイオードである。フォトカ
プラ４８の出力端子は抵抗５０（例えば１ｋΩ）によっ
てプルアップされている。なおコンデンサ４９は電源の
ノイズ除去用である。このＭＩＤＩ信号受信回路の出力
信号ＲｘＤは無信号時にＨ状態であり、ＭＩＤＩ信号
（直列の調歩同期信号）が入力されるとＬ状態に変化す
る負論理の信号であり、ＣＰＵ１のシリアル入力ポート
に直接接続されると共に、図１の表示回路にも接続され
る。
【００１２】図４は、図２のコンピュータインターフェ
ース回路の信号受信回路の要部を示す回路図である。こ
の回路はＲＳ−２３２ＣあるいはＲＳ−４２２において
規格化されている周知のシリアルインターフェース回路
であり、図においては本発明に関連する信号受信回路の
みを示している。コネクタ６０の５番端子に接続される
受信信号線および８番のグランド線はノイズ除去用のフ
ェライトビーズを介してＲＳ−２３２Ｃ用トランシーバ
６１内の差動入力レシーバ６３に接続される。そして、
該レシーバ６３の出力ＣＲは抵抗６６によってプルアッ
プされ、周知のシリアルインターフェース回路６７（例
えば８２５１）に接続されると共に、図１の表示回路に
入力される。ＲＳ−２３２Ｃの規格では、通常（無信号
時）は端子５番の電圧は負であり、従ってレシーバ６３
の出力ＣＲはＨ状態となる。なお、６２はトランシーバ
６１内のトランスミッタ、６８はシリアルインターフェ
ース回路６７にクロックを供給するクロック発生器であ
る。
ース回路の信号受信回路の要部を示す回路図である。こ
の回路はＲＳ−２３２ＣあるいはＲＳ−４２２において
規格化されている周知のシリアルインターフェース回路
であり、図においては本発明に関連する信号受信回路の
みを示している。コネクタ６０の５番端子に接続される
受信信号線および８番のグランド線はノイズ除去用のフ
ェライトビーズを介してＲＳ−２３２Ｃ用トランシーバ
６１内の差動入力レシーバ６３に接続される。そして、
該レシーバ６３の出力ＣＲは抵抗６６によってプルアッ
プされ、周知のシリアルインターフェース回路６７（例
えば８２５１）に接続されると共に、図１の表示回路に
入力される。ＲＳ−２３２Ｃの規格では、通常（無信号
時）は端子５番の電圧は負であり、従ってレシーバ６３
の出力ＣＲはＨ状態となる。なお、６２はトランシーバ
６１内のトランスミッタ、６８はシリアルインターフェ
ース回路６７にクロックを供給するクロック発生器であ
る。
【００１３】図５は、本発明の電子楽器の電源回路の一
例を示す回路図である。電池７０は例えば９Ｖの電圧を
発生し、外部ＡＣアダプタ接続用ジャック７１、ノイズ
除去用のフェライトビーズ７２、７３、電源スイッチ７
５を介して平滑用コンデンサ７６の両端に接続される。
なおダイオード７４は、逆極性のアダプタを誤って接続
した時の逆流防止用ダイオードである。周知の３端子レ
ギュレータ７７は例えば出力端子ＯＵＴの電圧を５Ｖに
保ち、この安定化された電源が電子楽器内の各回路に供
給される。なおコンデンサ７８、７９はノイズあるいは
発振防止および平滑用のコンデンサである。
例を示す回路図である。電池７０は例えば９Ｖの電圧を
発生し、外部ＡＣアダプタ接続用ジャック７１、ノイズ
除去用のフェライトビーズ７２、７３、電源スイッチ７
５を介して平滑用コンデンサ７６の両端に接続される。
なおダイオード７４は、逆極性のアダプタを誤って接続
した時の逆流防止用ダイオードである。周知の３端子レ
ギュレータ７７は例えば出力端子ＯＵＴの電圧を５Ｖに
保ち、この安定化された電源が電子楽器内の各回路に供
給される。なおコンデンサ７８、７９はノイズあるいは
発振防止および平滑用のコンデンサである。
【００１４】図６は、電源、表示回路９内の電源監視回
路の一例を示す回路図である。この電源監視回路は電源
電圧（電池の電圧）が所定値以下に低下すると信号Ｓが
Ｈ状態となる。分圧回路を構成する抵抗８０の一端は、
図５の３端子レギュレータ７７の入力端子ＩＮ（Ｄ）に
接続されており、抵抗８０および８１により電源電圧が
分圧された電圧がＥ点に発生する。例えば抵抗８０およ
び８１がそれぞれ１８ｋΩ、１２ｋΩであれば、電源電
圧（Ｄ点の電圧）の０．４倍の電圧がＥ点に発生し、該
電圧は比較器（演算増幅器）８９の反転入力端子（−）
に印加される。比較器８９の非反転入力端子（＋）に
は、抵抗８３、ツェナーダイオード８４からなる基準電
圧発生回路が接続されており、Ｆ点にはツェナーダイオ
ードにより安定化された基準電圧（例えば２．５Ｖ）が
発生する。なお８２、８５はノイズ吸収用コンデンサで
ある。
路の一例を示す回路図である。この電源監視回路は電源
電圧（電池の電圧）が所定値以下に低下すると信号Ｓが
Ｈ状態となる。分圧回路を構成する抵抗８０の一端は、
図５の３端子レギュレータ７７の入力端子ＩＮ（Ｄ）に
接続されており、抵抗８０および８１により電源電圧が
分圧された電圧がＥ点に発生する。例えば抵抗８０およ
び８１がそれぞれ１８ｋΩ、１２ｋΩであれば、電源電
圧（Ｄ点の電圧）の０．４倍の電圧がＥ点に発生し、該
電圧は比較器（演算増幅器）８９の反転入力端子（−）
に印加される。比較器８９の非反転入力端子（＋）に
は、抵抗８３、ツェナーダイオード８４からなる基準電
圧発生回路が接続されており、Ｆ点にはツェナーダイオ
ードにより安定化された基準電圧（例えば２．５Ｖ）が
発生する。なお８２、８５はノイズ吸収用コンデンサで
ある。
【００１５】９Ｖの正常な電池で駆動した場合にはＥ点
の電圧は３．６Ｖとなり、基準電圧の２．５Ｖよりも高
いので、比較器８９の出力ＳはＬ状態を保持している。
しかし、電池の消耗あるいはＡＣアダプタの故障、コン
セント離脱等により出力電圧が６．２５Ｖ未満に低下す
ると、Ｅ点の電圧は２．５Ｖ未満に低下し、比較器８９
の出力ＳがＨ状態に変化する。出力Ｓを発生する電源電
圧（例えば６．２５Ｖ）は、例えば３端子レギュレータ
７７が動作可能な最低入力電圧よりわずかに高い電圧に
設定される。なお抵抗８６、８７およびダイオード８８
からなる回路は、比較器の入力端子に過大な電圧が印加
されないようにするための保護回路（リミッタ）であ
る。例えば抵抗８６、８７をそれぞれ１ｋΩ、６．８ｋ
Ωとすることにより、Ｇ点の電圧を約４．３Ｖに設定
し、またダイオード８８の順方向電圧降下が０．７Ｖあ
るとすれば、Ｅ点の電圧が５Ｖを超えるとダイオード８
８を通して電流が流れ、Ｅ点の電圧の上昇を抑止する。
なおツェナーダイオードによっても同様の保護回路が構
成できる。
の電圧は３．６Ｖとなり、基準電圧の２．５Ｖよりも高
いので、比較器８９の出力ＳはＬ状態を保持している。
しかし、電池の消耗あるいはＡＣアダプタの故障、コン
セント離脱等により出力電圧が６．２５Ｖ未満に低下す
ると、Ｅ点の電圧は２．５Ｖ未満に低下し、比較器８９
の出力ＳがＨ状態に変化する。出力Ｓを発生する電源電
圧（例えば６．２５Ｖ）は、例えば３端子レギュレータ
７７が動作可能な最低入力電圧よりわずかに高い電圧に
設定される。なお抵抗８６、８７およびダイオード８８
からなる回路は、比較器の入力端子に過大な電圧が印加
されないようにするための保護回路（リミッタ）であ
る。例えば抵抗８６、８７をそれぞれ１ｋΩ、６．８ｋ
Ωとすることにより、Ｇ点の電圧を約４．３Ｖに設定
し、またダイオード８８の順方向電圧降下が０．７Ｖあ
るとすれば、Ｅ点の電圧が５Ｖを超えるとダイオード８
８を通して電流が流れ、Ｅ点の電圧の上昇を抑止する。
なおツェナーダイオードによっても同様の保護回路が構
成できる。
【００１６】次に、図１に示す表示回路の動作について
説明する。図７は図１の表示回路の各部の波形を示す波
形図である。電子楽器の電源を投入すると、入力信号Ｒ
ｘＤ、ＣＲはともに通常Ｈ状態であり、従ってパルス幅
拡張回路１１の出力Ａ点もＨ状態となっている。また電
源監視回路の出力Ｓは通常Ｌ状態であり、発振回路１２
の出力Ｂ点は通常Ｈ状態となっている。従ってＣ点はＬ
状態となり発光ダイオードは点灯している。この点灯状
態で電源オンが表示される。なお図７の最下段は発光ダ
イオード２８の点灯状態を示す。
説明する。図７は図１の表示回路の各部の波形を示す波
形図である。電子楽器の電源を投入すると、入力信号Ｒ
ｘＤ、ＣＲはともに通常Ｈ状態であり、従ってパルス幅
拡張回路１１の出力Ａ点もＨ状態となっている。また電
源監視回路の出力Ｓは通常Ｌ状態であり、発振回路１２
の出力Ｂ点は通常Ｈ状態となっている。従ってＣ点はＬ
状態となり発光ダイオードは点灯している。この点灯状
態で電源オンが表示される。なお図７の最下段は発光ダ
イオード２８の点灯状態を示す。
【００１７】ここで、ＭＩＤＩあるいはＲＳ−２３２Ｃ
のインターフェースに信号が受信されると、ゲート２１
の出力が受信信号に従ってＬ状態になるたびに、コンデ
ンサ２６は抵抗２２およびダイオード２４を介して急速
に放電し、ゲート２１の出力がＨ状態に戻ると、抵抗２
３およびダイオード２５を介してゆっくり充電される。
従ってＡ点の波形は図７に示すように、各信号の受信ご
とに負の略Ｖ字状のパルスが存在する波形となる。この
信号はゲート２７の入力端子回路において波形整形さ
れ、Ｃ点には図７左方に示すような矩形パルスが出力さ
れる。
のインターフェースに信号が受信されると、ゲート２１
の出力が受信信号に従ってＬ状態になるたびに、コンデ
ンサ２６は抵抗２２およびダイオード２４を介して急速
に放電し、ゲート２１の出力がＨ状態に戻ると、抵抗２
３およびダイオード２５を介してゆっくり充電される。
従ってＡ点の波形は図７に示すように、各信号の受信ご
とに負の略Ｖ字状のパルスが存在する波形となる。この
信号はゲート２７の入力端子回路において波形整形さ
れ、Ｃ点には図７左方に示すような矩形パルスが出力さ
れる。
【００１８】図６に示す電源監視回路の出力ＳがＨ状態
になると、発振回路１２は直ちに発振を開始し、Ｂ点が
Ｌ状態になるとＣ点はＨ状態になり、発光ダイオード２
８は消灯する。この期間において、ＭＩＤＩ信号を受信
しても発光ダイオード２８は点灯しない。Ｂ点がＨ状態
の場合には、発振停止状態と同様に、発光ダイオード２
８はＭＩＤＩ信号を受信するごとに所定期間だけ消灯す
る。このような動作により、１つの表示装置で、電源表
示、信号受信表示、電池の消耗表示を行うことができ
る。
になると、発振回路１２は直ちに発振を開始し、Ｂ点が
Ｌ状態になるとＣ点はＨ状態になり、発光ダイオード２
８は消灯する。この期間において、ＭＩＤＩ信号を受信
しても発光ダイオード２８は点灯しない。Ｂ点がＨ状態
の場合には、発振停止状態と同様に、発光ダイオード２
８はＭＩＤＩ信号を受信するごとに所定期間だけ消灯す
る。このような動作により、１つの表示装置で、電源表
示、信号受信表示、電池の消耗表示を行うことができ
る。
【００１９】以上、実施例を説明したが、次のような変
形例も考えられる。パルス幅拡張回路１１としては、例
えばワンショットマルチバイブレータ回路、汎用タイマ
回路等を用いることも可能である。また発振回路１２と
しても外部から制御可能な発振回路であれば任意のもの
を利用可能であり、また発振回路と制御用ゲート回路を
分離してもよい。実施例においてはハードウェアによる
発振回路の例を開示したが、電源監視信号ＳをＣＰＵ１
に入力し、ＣＰＵ１の制御プログラムにより、Ｓが１の
場合に所定周期で変化する点滅信号を発生し、この信号
をゲート２７に入力するようにしてもよい。更に、パル
ス幅拡張回路１１、ゲート２７の機能も含めてＣＰＵ１
によって処理することも可能である。
形例も考えられる。パルス幅拡張回路１１としては、例
えばワンショットマルチバイブレータ回路、汎用タイマ
回路等を用いることも可能である。また発振回路１２と
しても外部から制御可能な発振回路であれば任意のもの
を利用可能であり、また発振回路と制御用ゲート回路を
分離してもよい。実施例においてはハードウェアによる
発振回路の例を開示したが、電源監視信号ＳをＣＰＵ１
に入力し、ＣＰＵ１の制御プログラムにより、Ｓが１の
場合に所定周期で変化する点滅信号を発生し、この信号
をゲート２７に入力するようにしてもよい。更に、パル
ス幅拡張回路１１、ゲート２７の機能も含めてＣＰＵ１
によって処理することも可能である。
【００２０】ゲート２７としてはＮＡＮＤゲートを用い
る例を開示したが、例えばエクスクルシブＯＲゲートを
用いてもよい。そうすれば、例えばＢ点が０である時に
ＭＩＤＩ信号が受信された場合にも発光ダイオードが点
灯する。実施例においては、装置内部の状態監視回路と
して、電源電圧の低下監視回路の例を開示したが、これ
以外にもエラー監視回路、誤動作監視回路など任意の監
視回路を複数個設けることが可能であり、各監視回路の
出力ごとに異なる周波数の発振回路を制御し、各発振回
路の出力を多入力ＮＡＮＤゲートに入力して発光ダイオ
ードを駆動してもよい。
る例を開示したが、例えばエクスクルシブＯＲゲートを
用いてもよい。そうすれば、例えばＢ点が０である時に
ＭＩＤＩ信号が受信された場合にも発光ダイオードが点
灯する。実施例においては、装置内部の状態監視回路と
して、電源電圧の低下監視回路の例を開示したが、これ
以外にもエラー監視回路、誤動作監視回路など任意の監
視回路を複数個設けることが可能であり、各監視回路の
出力ごとに異なる周波数の発振回路を制御し、各発振回
路の出力を多入力ＮＡＮＤゲートに入力して発光ダイオ
ードを駆動してもよい。
【００２１】
【発明の効果】以上述べたように、本発明の電子楽器に
よれば、表示すべき情報の種別に従ってパルス幅あるい
はタイミングを異ならせることが可能となり、例えば発
光ダイオードのような単一の表示装置で、電源のオン／
オフ、ＭＩＤＩあるいはＲＳ−２３２Ｃ信号の受信、電
池の消耗等の複数の情報の表示が可能となり、ハードウ
ェア量が減少し、装置のパネル等の構造がシンプルにな
り、デザイン上も好ましいという効果がある。
よれば、表示すべき情報の種別に従ってパルス幅あるい
はタイミングを異ならせることが可能となり、例えば発
光ダイオードのような単一の表示装置で、電源のオン／
オフ、ＭＩＤＩあるいはＲＳ−２３２Ｃ信号の受信、電
池の消耗等の複数の情報の表示が可能となり、ハードウ
ェア量が減少し、装置のパネル等の構造がシンプルにな
り、デザイン上も好ましいという効果がある。
【図１】本発明の表示回路を表す回路図である。
【図２】本発明の電子楽器のハードウェア構成を表すブ
ロック図である。
ロック図である。
【図３】ＭＩＤＩインターフェース回路８の構成を示す
回路図である。
回路図である。
【図４】コンピュータインターフェース回路の要部を示
す回路図である。
す回路図である。
【図５】電子楽器の電源回路の一例を示す回路図であ
る。
る。
【図６】電源、表示回路９内の電源監視回路の一例を示
す回路図である。
す回路図である。
【図７】図１の表示回路の各部の波形を示す波形図であ
る。
る。
１…ＣＰＵ、２…ＲＡＭ、３…ＲＯＭ、４…音源回路、
５…Ｄ／Ａ変換器、６…アンプ、７…コンピュータイン
ターフェース、８…ＭＩＤＩインターフェース、９…電
源、表示回路カードインターフェース、１０…バス
５…Ｄ／Ａ変換器、６…アンプ、７…コンピュータイン
ターフェース、８…ＭＩＤＩインターフェース、９…電
源、表示回路カードインターフェース、１０…バス
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−199083（ＪＰ，Ａ) 特開 昭63−123253（ＪＰ，Ａ) 特開 平４−10736（ＪＰ，Ａ) 特開 平２−181295（ＪＰ，Ａ) 特開 昭63−258139（ＪＰ，Ａ) 実開 昭62−197185（ＪＰ，Ｕ) 実開 昭60−144130（ＪＰ，Ｕ) 特許2984159（ＪＰ，Ｂ２) 特公 平５−21466（ＪＰ，Ｂ２) 実公 平４−17985（ＪＰ，Ｙ２) (58)調査した分野(Int.Cl.7，ＤＢ名) G10H 1/00 - 7/12 G06F 1/00 390 G06F 1/28 H04L 29/14
Claims (4)
- 【請求項１】 外部から演奏情報を入力して楽音信号を
発生する電子楽器において、 外部から受信される演奏情報信号のパルス幅を人が認識
可能な程度まで拡張するパルス幅拡張手段と、 装置の内部状態を検出する少なくとも１つの監視手段
と、 監視手段の出力に従って発振の動作が制御され、人が認
識可能な周期の信号を発生する少なくとも１つの発振手
段と、 パルス幅拡張手段の出力信号と発振手段の出力信号との
論理演算を行う演算手段と演算手段の出力に基づき表示
を行う表示手段とを備えたことを特徴とする電子楽器。 - 【請求項２】 前記監視手段は電源電圧が所定値以下に
低下したことを検出することを特徴とする請求項１に記
載の電子楽器。 - 【請求項３】 前記発振手段の信号周期は、前記パルス
幅拡張手段で拡張されるパルス幅よりも十分に長く、か
つ発振手段が複数個ある場合には各発振手段の信号周期
はそれぞれ異なっていることを特徴とする請求項１およ
び２のいずれかに記載の電子楽器。 - 【請求項４】 前記演奏情報信号は無信号時に高レベル
状態であり、また発振手段の出力は発振停止状態の時に
高レベル状態であり、演算手段は論理積演算を行い、表
示手段は演算手段の出力が高レベル状態の時に点灯する
ことを特徴とする請求項１ないし３のいずれかに記載の
電子楽器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06077767A JP3088901B2 (ja) | 1994-03-25 | 1994-03-25 | 電子楽器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06077767A JP3088901B2 (ja) | 1994-03-25 | 1994-03-25 | 電子楽器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07271358A JPH07271358A (ja) | 1995-10-20 |
| JP3088901B2 true JP3088901B2 (ja) | 2000-09-18 |
Family
ID=13643102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06077767A Expired - Fee Related JP3088901B2 (ja) | 1994-03-25 | 1994-03-25 | 電子楽器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3088901B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102277298B1 (ko) * | 2013-10-09 | 2021-07-15 | 데쿠세리아루즈 가부시키가이샤 | 전류 퓨즈 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7120803B2 (en) | 2000-04-03 | 2006-10-10 | Yamaha Corporation | Portable appliance for reproducing a musical composition, power saving method, and storage medium therefor |
-
1994
- 1994-03-25 JP JP06077767A patent/JP3088901B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102277298B1 (ko) * | 2013-10-09 | 2021-07-15 | 데쿠세리아루즈 가부시키가이샤 | 전류 퓨즈 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07271358A (ja) | 1995-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0656578B1 (en) | Portable computer system | |
| US20020169915A1 (en) | USB connection-detection circuitry and operation methods of the same | |
| US20060015670A1 (en) | Apparatus for detecting connection of a peripheral unit to a host system | |
| GB2424078A (en) | Power supply performance display | |
| JP2530717B2 (ja) | 電池電圧判別回路 | |
| JPH069399B2 (ja) | スイツチ状態モニタ−装置、そのための単線式バス、スマ−トセンサ配列 | |
| WO1998027482A1 (en) | Method and apparatus for supporting power conservation operation modes | |
| JPS59163696A (ja) | 電気配線システム | |
| JP3088901B2 (ja) | 電子楽器 | |
| JPH07143749A (ja) | Ａｃアダプタおよびａｃアダプタを使用する機器 | |
| JP3681971B2 (ja) | ラインパワードコーデックおよびラインパワードコーデックをパワーアップするための装置およびラインパワードコーデックを含むラインパワードデータアクセスアレンジメントをパワーアップする方法 | |
| US5918066A (en) | Method and device for displaying configuration information of a computer through a speaker output port of the computer | |
| JP2001203804A (ja) | ラインパワードコーデックおよびコールブリッジの間の低電力状態を通してラインパワードコーデックをオフフック状態に保持する方法および装置 | |
| CN113961029A (zh) | 一种提高输出电压精度的方法、装置及介质 | |
| JPH08314618A (ja) | 電力残量報知機能付き軌跡入出力装置 | |
| JP3205263B2 (ja) | 子機用電源装置 | |
| JP3675152B2 (ja) | 電池パック | |
| CN218922848U (zh) | 一种多功能电动牙刷装置 | |
| CN208463858U (zh) | 用于料理机的接口复用电路及料理机 | |
| KR0167938B1 (ko) | 데이터 전송망의 통신상태 감지회로 | |
| CN207052286U (zh) | 一种电子琴 | |
| JPS63256015A (ja) | マイクロコンピユ−タのリセツト回路 | |
| JPH1098503A (ja) | インターフェース装置 | |
| JP2806077B2 (ja) | ２線式遠隔制御装置 | |
| CN115224681A (zh) | 电子元件以及供电系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |