JP3064552B2 - 演算制御シミュレーション方式 - Google Patents

演算制御シミュレーション方式

Info

Publication number
JP3064552B2
JP3064552B2 JP3237578A JP23757891A JP3064552B2 JP 3064552 B2 JP3064552 B2 JP 3064552B2 JP 3237578 A JP3237578 A JP 3237578A JP 23757891 A JP23757891 A JP 23757891A JP 3064552 B2 JP3064552 B2 JP 3064552B2
Authority
JP
Japan
Prior art keywords
control
unit
event
calculation
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3237578A
Other languages
English (en)
Other versions
JPH0573638A (ja
Inventor
克彦 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3237578A priority Critical patent/JP3064552B2/ja
Publication of JPH0573638A publication Critical patent/JPH0573638A/ja
Application granted granted Critical
Publication of JP3064552B2 publication Critical patent/JP3064552B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は演算制御シミュレーショ
ン方式に関するものである。
【０００２】
【従来の技術】従来演算制御シミュレーション方式は、
制御信号も通常の信号も区別なく１種類のイベントでシ
ミュレーションしていた。すなわち、以下のようにであ
る。
【０００３】（１） 制御などに注目せずにモデルを作
成する。
【０００４】（２） イベントの立っている１演算単位
を取り出す。
【０００５】（３） 演算単位を演算する。
【０００６】（４） 接続先を接続情報格納場所より求
め、出力状態値を伝播させる。
【０００７】（５） 演算の必要な演算単位をすべて演
算していない時、次の演算単位を取り出し、（２）へ。
そうでなければ終了する。
【０００８】
【発明が解決しようとする課題】上述した従来の演算制
御シミュレーション方式では、多ファンアウトを持つ制
御信号がある際、制御信号が変化すると、条件とは関係
なくファンアウト先の演算単位にイベント伝播されるた
めに、実際に動きのない演算単位についてもシミュレー
ションを行い、実行速度が遅くなるという問題点があっ
た。
【０００９】
【課題を解決するための手段】本発明の演算制御シミュ
レーション方式は、モデル構造を調べ、演算単位中の制
御信号を抽出する制御信号抽出手段と、制御信号抽出手
段で抽出された制御信号と、その制御に基づき演算が実
行される演算単位の間に、制御用演算単位を発生する制
御ノード発生手段と、生成されたモデルをシミュレーシ
ョンする演算単位のイベントに演算を抑制する制御用イ
ベントがある時には、その演算単位を演算させないよう
に抑制信号を出力する演算抑制通知手段と、演算を行う
単位が制御トード発生手段で発生した制御用演算単位
か、通常の演算単位か判別するノード判別手段と、ノー
ド判別手段から出力される判別信号により、制御用演算
単位を演算する制御演算実行手段と、同判別信号により
通常の演算単位の場合には、演算抑制通知手段から出力
される演算抑制信号が抑制指示していない時、演算実行
する演算実行手段と、制御演算実行手段から出力される
イベント種と実行結果より制御用イベントを発生もしく
は演算実行手段から出力されるイベント種と実行結果よ
りイベントを発生するイベント発生手段とを有する。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
【００１１】図１は本発明の一実施例の構成図であり、
制御信号抽出手段１と、制御ノード発生手段２と、演算
抑制通知手段３と、ノード判別手段４と、制御演算実行
手段５と、演算実行手段６と、イベント発生手段７とか
ら構成されている。
【００１２】次に、本発明の動作について図面を用いて
説明する。
【００１３】図２は本説明で使用するマシンの状態遷移
図であり、状態３で動作する演算単位として、図３に示
す２つの演算器をとりあげる。図３（ａ），図３（ｂ）
の各機能記述分は以下のようである。
【００１４】 先ずモデルを生成する。
【００１５】（１）図３に示す制御信号抽出手段１によ
り、モデル構造を調べて、演算単位中の制御信号ＣＬ
Ｋ，ＡおよびＢを抽出する。
【００１６】（２）図４に示す制御ノード発生手段２に
より、制御信号抽出手段１で抽出された制御信号ＣＬ
Ｋ，ＡおよびＢと、制御信号ＣＬＫ，ＡおよびＢに基づ
き演算が実行される演算単位の間に、制御演算単位１０
を出力する。制御演算単位１０は、制御信号ＣＬＫ，Ａ
およびＢに変化が起き、制御信号ＣＬＫ，ＡおよびＢの
演算条件が満たされない時、その制御に基づき演算が実
行される演算単位（この演算単位を、制御演算単位と区
別するために、通常の演算単位と称する）へ、演算を抑
制することを指示する制御用イベントを出力する。以上
の結果により、図４に示すように２つの演算単位２０，
３０に制御演算単位１０が結合される。
【００１７】次に、このようにして生成されたモデルの
シミュレーションを実行する。
【００１８】（３）演算抑制通知手段３は、シミュレー
ションする制御演算単位１０のイベントに演算を抑制す
る制御用イベントがないので、制御演算単位１０を演算
させないような抑制信号は出力しない。
【００１９】（４）ノード判別手段４は、制御ノード発
生手段２で発生した演算単位が制御演算単位１０である
と判別する。
【００２０】（５）制御演算実行手段５は、ノード判別
手段４から出力される判別信号により、制御演算単位１
０を演算し、制御用イベントを発生することを指示す
る。
【００２１】（６）イベント発生手段７は、制御演算実
行手段５から出力されるイベント種より制御用イベント
を発生する。イベント種は、回路上の状態値の変化を伝
達するイベントと演算すべきかどうかの（演算抑止指示
を含む）制御を通達するイベント（すなわち制御用イベ
ント）とを含む。
【００２２】（７）演算抑制通知手段３は、シミュレー
ションする演算単位２０のイベントに演算を抑制する制
御用イベントがあるので、その演算単位２０を演算させ
ないように抑制信号を出力する。
【００２３】（８）ノード判別手段４は、制御ノード発
生手段２で発生した演算単位が制御演算単位でない、通
常の演算単位であると判別する。
【００２４】（９）演算実行手段６は、ノード判別手段
４から出力される判別信号により、通常の演算単位の演
算が指示されるが、演算抑制通知手段３から出力される
演算抑制信号が抑制指示しているので、演算実行はしな
い。
【００２５】（１０）イベント発生手段７は、演算実行
手段６から出力されるイベント種と実行結果より、イベ
ントは発生しない。
【００２６】（１１）演算単位のシミュレーションがす
べて終了してなければ（３）以降の処理を繰り返す。
【００２７】
【発明の効果】以上説明したように本発明は、制御用イ
ベントを用いて演算を行うことによい、多ファンアウト
を持つ制御信号がある回路で、制御信号が変化する時に
も、シミュレーションに関与しない演算をしないため、
処理時間を減少させることができる。
【図面の簡単な説明】
【図１】本発明の一実施例の構成図である。
【図２】本発明の動作説明に用いるマシンの状態遷移図
である。
【図３】本発明の動作説明に用いる演算単位のモデル例
を示す図である。
【図４】本発明の動作説明上の図である。
【符号の説明】
１ 制御信号抽出手段 ２ 制御ノード発生手段 ３ 演算抑制通知手段 ４ ノード判別手段 ５ 制御演算実行手段 ６ 演算実行手段 ７ イベント発生手段
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−142946（ＪＰ，Ａ) 特開 平４−149677（ＪＰ，Ａ) 特開 平４−98366（ＪＰ，Ａ) 特開 平４−18677（ＪＰ，Ａ) 特開 平２−252065（ＪＰ，Ａ) 特開 昭63−198152（ＪＰ，Ａ) 高橋隆一、”ブール式を要求駆動で評 価するＲＴレベルシミュレーション”、 情報処理学会研究報告（ＤＡ−51− ８）、情報処理学会、1990年２月、Ｖｏ ｌ．90、Ｎｏ．14 高橋美夫、外２名、”ＢｅＳＩＭ：動 作レベル・シミュレータ”、情報処理学 会研究報告（ＤＡ−55）、情報処理学 会、1990年12月、Ｖｏｌ．90、Ｎｏ. 100、ｐ．25〜32 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 シミュレーションする回路のモデル構造
    を調べ、演算単位中の制御信号を抽出する制御信号抽出
    手段と、 制御信号抽出手段で抽出された制御信号と、その制御に
    基づき演算が実行される演算単位の間に、制御用演算単
    位を発生する制御ノード発生手段と、 生成されたモデルをシミュレーションする演算単位のイ
    ベントに、演算を抑制する制御用イベントがある時に
    は、その演算単位を演算させないように抑制信号を出力
    する演算抑制通知手段と、演算を行う単位が 制御ノード発生手段で発生した制御用
    演算単位か、通常の演算単位か判別するノード判別手段
    と、 ノード判別手段から出力される判別信号により、制御用
    演算単位を演算する制御演算実行手段と、 前記判別信号により、通常の演算単位の場合には、演算
    抑制通知手段から出力される演算抑制信号が抑制指示し
    ていない時、演算実行する演算実行手段と、 制御演算実行手段から出力されるイベント種と実行結果
    より制御用イベントを発生もしくは演算実行手段から出
    力されるイベント種と実行結果よりイベントを発生する
    イベント発生手段とを有する演算制御シミュレーション
    方式。
JP3237578A 1991-09-18 1991-09-18 演算制御シミュレーション方式 Expired - Fee Related JP3064552B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3237578A JP3064552B2 (ja) 1991-09-18 1991-09-18 演算制御シミュレーション方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3237578A JP3064552B2 (ja) 1991-09-18 1991-09-18 演算制御シミュレーション方式

Publications (2)

Publication Number Publication Date
JPH0573638A JPH0573638A (ja) 1993-03-26
JP3064552B2 true JP3064552B2 (ja) 2000-07-12

Family

ID=17017396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3237578A Expired - Fee Related JP3064552B2 (ja) 1991-09-18 1991-09-18 演算制御シミュレーション方式

Country Status (1)

Country Link
JP (1) JP3064552B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7925940B2 (en) * 2007-10-17 2011-04-12 Synopsys, Inc. Enhancing speed of simulation of an IC design while testing scan circuitry

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
高橋美夫、外２名、"ＢｅＳＩＭ：動作レベル・シミュレータ"、情報処理学会研究報告（ＤＡ−５５）、情報処理学会、１９９０年１２月、Ｖｏｌ．９０、Ｎｏ．１００、ｐ．２５〜３２
高橋隆一、"ブール式を要求駆動で評価するＲＴレベルシミュレーション"、情報処理学会研究報告（ＤＡ−５１−８）、情報処理学会、１９９０年２月、Ｖｏｌ．９０、Ｎｏ．１４

Also Published As

Publication number Publication date
JPH0573638A (ja) 1993-03-26

Similar Documents

Publication Publication Date Title
JP2942022B2 (ja) 論理シミュレーション装置
JP3064552B2 (ja) 演算制御シミュレーション方式
JP3144950B2 (ja) 論理シミュレーション方式
JPS6141017B2 (ja)
Volzer Verifying fault tolerance of distributed algorithms formally-an example
JP2569881B2 (ja) コンカレント故障シミュレーション方式
JP2756142B2 (ja) 多入力演算処理方式
JP2896315B2 (ja) 論理シミュレーション方法
JPS60173483A (ja) 論理回路シミュレーション装置
JP3568790B2 (ja) トランザクション発生装置およびトランザクション発生プログラムを記録したコンピュータ読み取り可能な記録媒体
JP3164055B2 (ja) 集積回路の遅延時間計算装置及び遅延時間計算プログラムを記録した記憶媒体
JP3340283B2 (ja) 論理回路のハザードシミュレーション装置
JP2001290855A (ja) 階層化設計の遅延計算方法
JP3144617B2 (ja) 論理回路の検証方法
JP2532738B2 (ja) 論理回路の故障シミュレ―ション方法
JP2845650B2 (ja) 論理式評価演算器
JP2924392B2 (ja) マイクロコンピュータシステム
JP2853431B2 (ja) 遅延解析結果表示方式
JPH0728879A (ja) 論理シミュレーションシステム
JP3049822B2 (ja) 故障選択順序制御装置
JP3270487B2 (ja) ファジィ推論装置
JP3149555B2 (ja) システム設計用目的変換装置
JP3121921B2 (ja) 論理シミュレーションにおける論理回路分割方式
JPH0667931A (ja) シングルチップマイコンシミュレータ
JP2908117B2 (ja) ベクトル演算処理装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000411

LAPS Cancellation because of no payment of annual fees