JP2532738B2 - 論理回路の故障シミュレ―ション方法 - Google Patents
論理回路の故障シミュレ―ション方法Info
- Publication number
- JP2532738B2 JP2532738B2 JP2258049A JP25804990A JP2532738B2 JP 2532738 B2 JP2532738 B2 JP 2532738B2 JP 2258049 A JP2258049 A JP 2258049A JP 25804990 A JP25804990 A JP 25804990A JP 2532738 B2 JP2532738 B2 JP 2532738B2
- Authority
- JP
- Japan
- Prior art keywords
- failure
- fault
- simulation
- information
- detection information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は複数回の故障シミュレーションの結果を集計
する論理回路の故障シミュレーション方法に関するもの
である。
する論理回路の故障シミュレーション方法に関するもの
である。
（従来の技術） 近年、論理回路の故障シミュレーション方法は対象と
する回路モデルの大規模化、複雑化に伴いより多くのメ
モリとより多くのシミュレーション時間を要している。
また、論理回路設計者は大規模回路のテストパタンを作
成するにあたり、（１）お互いに重複した回路の部分ブ
ロックごとに故障設定、テストパタンの生成を行ない、
最後に全体で故障シミュレーションを行なう手法や、
（２）最初に回路全体に故障を設定しておき未検出故障
を検出するようなパタンを作成しながら、逐次故障シミ
ュレーションを行なうという手法を用いて目標検出率を
得るテストパタンを作成している。
する回路モデルの大規模化、複雑化に伴いより多くのメ
モリとより多くのシミュレーション時間を要している。
また、論理回路設計者は大規模回路のテストパタンを作
成するにあたり、（１）お互いに重複した回路の部分ブ
ロックごとに故障設定、テストパタンの生成を行ない、
最後に全体で故障シミュレーションを行なう手法や、
（２）最初に回路全体に故障を設定しておき未検出故障
を検出するようなパタンを作成しながら、逐次故障シミ
ュレーションを行なうという手法を用いて目標検出率を
得るテストパタンを作成している。
また手法（１）において故障設定を行なうブロックを
排他的に分割することは、テストパタンの作成者にとっ
て大きな規制となり、一般的にブロックを排他的に分割
しない。
排他的に分割することは、テストパタンの作成者にとっ
て大きな規制となり、一般的にブロックを排他的に分割
しない。
（発明が解決しようとする課題） しかしながら上記の構成では、故障設定を行なうブロ
ックを排他的に分割しなければ、ブロックごとのシミュ
レーション結果のみから全体の検出率を求めることは不
可能であり、最後に全設定故障及び全テストパタンで故
障シミュレーションを実施しなければならないという第
１の問題点と、故障設定を行なうブロックを排他的に分
割をしなければ、複数のシミュレータを用いてブロック
ごとに並列に故障シミュレーションを行うことができな
いという第２の問題点を有していた。
ックを排他的に分割しなければ、ブロックごとのシミュ
レーション結果のみから全体の検出率を求めることは不
可能であり、最後に全設定故障及び全テストパタンで故
障シミュレーションを実施しなければならないという第
１の問題点と、故障設定を行なうブロックを排他的に分
割をしなければ、複数のシミュレータを用いてブロック
ごとに並列に故障シミュレーションを行うことができな
いという第２の問題点を有していた。
本発明は上記課題に鑑み、各シミュレーション毎に、
設定故障の検出情報を出力し、これを集計する機構を設
けることにより、全体としての故障シミュレーションを
やり直さずに、テストパタン及び設定故障全体としての
検出率を求めることができる論理回路の故障シミュレー
ション方法を提供するものである。
設定故障の検出情報を出力し、これを集計する機構を設
けることにより、全体としての故障シミュレーションを
やり直さずに、テストパタン及び設定故障全体としての
検出率を求めることができる論理回路の故障シミュレー
ション方法を提供するものである。
（課題を解決するための手段） 上記問題点を解決するために、本発明の論理回路の故
障シミュレーション方法は、論理回路の故障シミュレー
ションにおいて、回路モデル中の故障が設定可能な箇所
及び設定可能な故障の種類に対して該故障を設定したか
否かを示す第１のフラグ、及び該故障が検出されたか否
かを示す第２のフラグを有する設定故障検出情報を記憶
媒体に出力して保存する第１のステップと、 前記設定故障検出情報を１個以上読み込み、前記第１
のフラグ及び前記第２のフラグごとに論理和をとること
により、読み込んだ全ての設定故障検出情報に対する故
障の設定箇所と故障の種類及び、該故障が検出されたか
否かの情報を出力し、また、これらの結果から計算され
る、読み込んだ全ての設定故障検出情報に対する故障検
出率を出力する第２のステップとを有するという構成を
備えたものである。
障シミュレーション方法は、論理回路の故障シミュレー
ションにおいて、回路モデル中の故障が設定可能な箇所
及び設定可能な故障の種類に対して該故障を設定したか
否かを示す第１のフラグ、及び該故障が検出されたか否
かを示す第２のフラグを有する設定故障検出情報を記憶
媒体に出力して保存する第１のステップと、 前記設定故障検出情報を１個以上読み込み、前記第１
のフラグ及び前記第２のフラグごとに論理和をとること
により、読み込んだ全ての設定故障検出情報に対する故
障の設定箇所と故障の種類及び、該故障が検出されたか
否かの情報を出力し、また、これらの結果から計算され
る、読み込んだ全ての設定故障検出情報に対する故障検
出率を出力する第２のステップとを有するという構成を
備えたものである。
（作用） 本発明は上記した構成によって、任意のテストパタン
かつ任意の故障設定からなる複数種類のテストブロック
に対して、前記第１のステップを含む故障シミュレーシ
ョンを実施し、前記第２のステップにおいて、前記第１
のステップで保存した各テストブロックに対する前記設
定故障検出情報を読み込み、全テストブロックに対する
故障の設定箇所と種類及び、該故障が検出されたか否か
の情報を出力し、また、これらの結果から計算される全
テストブロックに対する故障検出率を出力する。
かつ任意の故障設定からなる複数種類のテストブロック
に対して、前記第１のステップを含む故障シミュレーシ
ョンを実施し、前記第２のステップにおいて、前記第１
のステップで保存した各テストブロックに対する前記設
定故障検出情報を読み込み、全テストブロックに対する
故障の設定箇所と種類及び、該故障が検出されたか否か
の情報を出力し、また、これらの結果から計算される全
テストブロックに対する故障検出率を出力する。
これにより、従来の技術において、回路の分割は排他
的に行なう必要はなく、第１のステップを含む個々の故
障シミュレーションを第２のステップに集計するだけ
で、最後に全体としてシミュレーションを行なう必要は
ない。また、従来の技術において不可能であった複数の
シミュレータを用いてブロックごとの故障設定、もしく
はテストパタンごとの故障シミュレーションを並列に実
施することが可能となる。
的に行なう必要はなく、第１のステップを含む個々の故
障シミュレーションを第２のステップに集計するだけ
で、最後に全体としてシミュレーションを行なう必要は
ない。また、従来の技術において不可能であった複数の
シミュレータを用いてブロックごとの故障設定、もしく
はテストパタンごとの故障シミュレーションを並列に実
施することが可能となる。
（実施例） 以下本発明の一実施例の論理回路の故障シミュレーシ
ョン方法について、図面を参照しながら説明する。第１
図は本発明の実施例における論理回路の故障シミュレー
ション方法のデータ及び処理の流れを示すものである。
ョン方法について、図面を参照しながら説明する。第１
図は本発明の実施例における論理回路の故障シミュレー
ション方法のデータ及び処理の流れを示すものである。
第１図において、101は故障シミュレーションの対象
とする回路モデル、102a〜102mはそれぞれ回路モデルに
設定する故障、103a〜103mはそれぞれ故障102a〜102mを
検出するためのテストパタン、104a〜104mは対象とする
回路モデルにそれぞれ対応する故障を設定し、対応する
テストパタンで故障シミュレーションを実施するシミュ
レーション実行部であり、且つ、故障シミュレーション
の実施後、請求項の第１のステップとして記した設定故
障検出情報を記憶媒体に出力するステップを含む。105a
〜105mはそれぞれシミュレーション実行部104a〜104mで
出力した設定故障検出情報、106は請求項の第２のステ
ップとして記した設定故障検出情報105a〜105mを集計し
て全故障シミュレーションに対する故障の設定状況、検
出状況及び全故障シミュレーションに対する検出率を出
力する検出故障情報集計機構であり、107は検出故障情
報集計機構106により得られる集計後の故障の設定状
況、検出状況及びシミュレーション実行部104a〜104mま
での全故障シミュレーションに対する故障検出率を含む
情報である。
とする回路モデル、102a〜102mはそれぞれ回路モデルに
設定する故障、103a〜103mはそれぞれ故障102a〜102mを
検出するためのテストパタン、104a〜104mは対象とする
回路モデルにそれぞれ対応する故障を設定し、対応する
テストパタンで故障シミュレーションを実施するシミュ
レーション実行部であり、且つ、故障シミュレーション
の実施後、請求項の第１のステップとして記した設定故
障検出情報を記憶媒体に出力するステップを含む。105a
〜105mはそれぞれシミュレーション実行部104a〜104mで
出力した設定故障検出情報、106は請求項の第２のステ
ップとして記した設定故障検出情報105a〜105mを集計し
て全故障シミュレーションに対する故障の設定状況、検
出状況及び全故障シミュレーションに対する検出率を出
力する検出故障情報集計機構であり、107は検出故障情
報集計機構106により得られる集計後の故障の設定状
況、検出状況及びシミュレーション実行部104a〜104mま
での全故障シミュレーションに対する故障検出率を含む
情報である。
次に第１図を用いて請求項の故障シミュレーション方
法について動作の説明を行なう。各故障シミュレーショ
ン部104a〜104mにおいて、回路モデル101を読み込み、
該回路モデル101に対して故障102a〜102mをそれぞれ設
定する。
法について動作の説明を行なう。各故障シミュレーショ
ン部104a〜104mにおいて、回路モデル101を読み込み、
該回路モデル101に対して故障102a〜102mをそれぞれ設
定する。
次に各故障シミュレーション部104a〜104mにおいて、
テストパタン103a〜103mをそれぞれ読み込み、故障シミ
ュレーションを実施し、故障シミュレーション実施後、
請求項の第１のステップにより回路モデル中の故障が設
定可能な箇所及び設定可能な故障の種類に対して該故障
を設定したか否かを示す第１のフラグ、及び該故障が検
出されたか否かを示す第２のフラグを有する設定故障検
出情報を記憶媒体に出力する。
テストパタン103a〜103mをそれぞれ読み込み、故障シミ
ュレーションを実施し、故障シミュレーション実施後、
請求項の第１のステップにより回路モデル中の故障が設
定可能な箇所及び設定可能な故障の種類に対して該故障
を設定したか否かを示す第１のフラグ、及び該故障が検
出されたか否かを示す第２のフラグを有する設定故障検
出情報を記憶媒体に出力する。
こうして得られた各シミュレーションの設定故障検出
情報105a〜105mを、検出故障情報集計機構106により前
記設定故障検出情報を１個以上読み込み、前記第１のフ
ラグ及び前記第２のフラグごとに論理和をとることによ
り、読み込んだ全ての設定故障検出情報に対する故障の
設定箇所と故障の種類及び、該故障が検出されたか否か
の情報を出力し、また、これらの結果から計算される、
読み込んだ全ての設定故障検出情報に対する故障検出率
を出力する請求項の第２のステップを実施し、対象とす
る回路モデル101、102a〜102mで設定した故障全体、及
び103a〜103mで与えたテストパタン全てに対する故障の
設定状況、故障の検出状況及び検出率を有する情報107
を出力する。
情報105a〜105mを、検出故障情報集計機構106により前
記設定故障検出情報を１個以上読み込み、前記第１のフ
ラグ及び前記第２のフラグごとに論理和をとることによ
り、読み込んだ全ての設定故障検出情報に対する故障の
設定箇所と故障の種類及び、該故障が検出されたか否か
の情報を出力し、また、これらの結果から計算される、
読み込んだ全ての設定故障検出情報に対する故障検出率
を出力する請求項の第２のステップを実施し、対象とす
る回路モデル101、102a〜102mで設定した故障全体、及
び103a〜103mで与えたテストパタン全てに対する故障の
設定状況、故障の検出状況及び検出率を有する情報107
を出力する。
以上のように本実施例によれば、論理回路の故障シミ
ュレーションにおいて、回路モデル中の故障が設定可能
な箇所及び設定可能な故障の種類に対して該故障を設定
したか否かを示す第１のフラグ、及び該故障が検出され
たか否かを示す第２のフラグを有する設定故障検出情報
を記憶媒体に出力して保存する第１のステップと、前記
設定故障検出情報を集計する第２のステップとを備え、
任意のテストパタンかつ任意の故障設定からなる複数種
類のテストブロックに対して、前記第１のステップを含
む故障シミュレーションを実施し、前記第２のステップ
において、前記第１のステップで保存した各テストブロ
ックに対する前記設定故障検出情報を読み込み、全テス
トブロックに対する故障の設定箇所と種類及び、該故障
が検出されたか否かの情報を出力し、また、これらの結
果から計算される全テストブロックに対する故障検出率
を出力することができる。
ュレーションにおいて、回路モデル中の故障が設定可能
な箇所及び設定可能な故障の種類に対して該故障を設定
したか否かを示す第１のフラグ、及び該故障が検出され
たか否かを示す第２のフラグを有する設定故障検出情報
を記憶媒体に出力して保存する第１のステップと、前記
設定故障検出情報を集計する第２のステップとを備え、
任意のテストパタンかつ任意の故障設定からなる複数種
類のテストブロックに対して、前記第１のステップを含
む故障シミュレーションを実施し、前記第２のステップ
において、前記第１のステップで保存した各テストブロ
ックに対する前記設定故障検出情報を読み込み、全テス
トブロックに対する故障の設定箇所と種類及び、該故障
が検出されたか否かの情報を出力し、また、これらの結
果から計算される全テストブロックに対する故障検出率
を出力することができる。
なお、本実施例において102a〜102mは同じ設定故障で
もよく、また、103a〜103mは同じテストパタンでもよ
い。
もよく、また、103a〜103mは同じテストパタンでもよ
い。
（発明の効果） 以上のように本発明は、任意のテストパタンかつ任意
の故障設定からなる複数種類のテストブロックに対し
て、請求項の第１のステップを含む故障シミュレーショ
ンを実施し、請求項の第２のステップにおいて、前記第
１のステップで保存した各テストブロックに対する前記
設定故障検出情報を読み込み、全テストブロックに対す
る故障の設定箇所と種類及び該故障が検出されたか否か
の情報及びこれらの結果から計算される全テストブロッ
クに対する故障検出率を得ることができる。
の故障設定からなる複数種類のテストブロックに対し
て、請求項の第１のステップを含む故障シミュレーショ
ンを実施し、請求項の第２のステップにおいて、前記第
１のステップで保存した各テストブロックに対する前記
設定故障検出情報を読み込み、全テストブロックに対す
る故障の設定箇所と種類及び該故障が検出されたか否か
の情報及びこれらの結果から計算される全テストブロッ
クに対する故障検出率を得ることができる。
図は本発明の実施例における論理回路の故障シミュレー
ション方法でデータの流れを示した図である。 101……故障シミュレーションの対象とする回路モデ
ル、102a〜102m……対象モデルに設定する故障、103a〜
103m……入力するテストパタン、104a〜104m……故障シ
ミュレーションおよび、請求項の第１のステップ実施
部、105a〜105m……各故障シミュレーションの設定故障
検出情報、106……設定検出故障情報集計機構、107……
集計後の故障の設定及び検出及び検出率情報。
ション方法でデータの流れを示した図である。 101……故障シミュレーションの対象とする回路モデ
ル、102a〜102m……対象モデルに設定する故障、103a〜
103m……入力するテストパタン、104a〜104m……故障シ
ミュレーションおよび、請求項の第１のステップ実施
部、105a〜105m……各故障シミュレーションの設定故障
検出情報、106……設定検出故障情報集計機構、107……
集計後の故障の設定及び検出及び検出率情報。
Claims (1)
- 【請求項１】論理回路の故障シミュレーションにおい
て、回路モデル中の故障が設定可能な箇所及び設定可能
な故障の種類に対して該故障を設定したか否かを示す第
１のフラグ、及び該故障が検出されたか否かを示す第２
のフラグを有する設定故障検出情報を記憶媒体に出力し
て保存する第１のステップと、 前記設定故障検出情報を１個以上読み込み、前記第１の
フラグ及び前記第２のフラグごとに論理和をとることに
より、読み込んだ全ての設定故障検出情報に対する故障
の設定箇所と故障の種類及び、該故障が検出されたか否
かの情報を出力し、また、これらの結果から計算され
る、読み込んだ全ての設定故障検出情報に対する故障検
出率を出力する第２のステップとを備え、 任意のテストパタンかつ任意の故障設定からなる複数種
類のテストブロックに対して、前記第１のステップを含
む故障シミュレーションを実施し、 前記第２のステップにおいて、前記第１のステップで保
存した各テストブロックに対する前記設定故障検出情報
を読み込み、全テストブロックに対する故障の設定箇所
と種類及び、該故障が検出されたか否かの情報を出力
し、また、これらの結果から計算される全テストブロッ
クに対する故障検出率を出力することを特徴とする論理
回路の故障シミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2258049A JP2532738B2 (ja) | 1990-09-26 | 1990-09-26 | 論理回路の故障シミュレ―ション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2258049A JP2532738B2 (ja) | 1990-09-26 | 1990-09-26 | 論理回路の故障シミュレ―ション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04134564A JPH04134564A (ja) | 1992-05-08 |
| JP2532738B2 true JP2532738B2 (ja) | 1996-09-11 |
Family
ID=17314835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2258049A Expired - Lifetime JP2532738B2 (ja) | 1990-09-26 | 1990-09-26 | 論理回路の故障シミュレ―ション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2532738B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103699760B (zh) * | 2014-01-09 | 2017-04-05 | 国家电网公司 | 一种多层次闭环主站检测数据源模拟方法 |
-
1990
- 1990-09-26 JP JP2258049A patent/JP2532738B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04134564A (ja) | 1992-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2699377B2 (ja) | ハードウエア論理シミユレータ | |
| JP3872954B2 (ja) | 有限状態機械を識別して回路設計を検査するシステムおよび方法 | |
| JPH0738202B2 (ja) | ロジック・シミュレーション・マシンのための全イベント・トレース・ギャザラ | |
| CN101008916A (zh) | 处理误差信息和在处理器系统中注入误差的方法和装置 | |
| JP3176482B2 (ja) | 論理シミュレーション装置 | |
| KR19990077472A (ko) | 모델검사용동작환경을자동적으로생성하는방법 | |
| JPS63145549A (ja) | 論理回路シミユレ−シヨン方法 | |
| JPH05256901A (ja) | 回路の論理機能の判定方法 | |
| JP4468410B2 (ja) | ソフトウェア実行装置および協調動作方法 | |
| JP2532738B2 (ja) | 論理回路の故障シミュレ―ション方法 | |
| JP3428313B2 (ja) | 大規模集積回路装置の故障シミュレーション方法及び故障解析方法 | |
| Xiao et al. | An ISA-level accurate fault simulator for system-level fault analysis | |
| Spencer et al. | Layout influences testability | |
| JP3144617B2 (ja) | 論理回路の検証方法 | |
| JP2990813B2 (ja) | 故障シミュレーション方法 | |
| JP2923543B2 (ja) | 論理シミュレーション装置 | |
| JP2001092873A (ja) | 故障シミュレーション装置、故障シミュレーション方法、及び故障シミュレーションプログラムを格納したコンピュータ読み取り可能な記録媒体 | |
| JP2912700B2 (ja) | 半導体集積回路のシミュレーション方法 | |
| JPH10283388A (ja) | 論理検証装置 | |
| JPS61273641A (ja) | 論理シミユレ−シヨン装置 | |
| JP2000276510A (ja) | 回路設計装置および回路設計プログラム記憶媒体 | |
| JP2669863B2 (ja) | シミュレーション装置 | |
| JP2996153B2 (ja) | Ａｓｉｃ検証方法 | |
| JPS6013212B2 (ja) | Ｌｓｉ用試験パタ−ン発生装置 | |
| JPS63231279A (ja) | 論理回路の故障箇所推定方法 |