JP2001290855A - 階層化設計の遅延計算方法 - Google Patents
階層化設計の遅延計算方法Info
- Publication number
- JP2001290855A JP2001290855A JP2000108604A JP2000108604A JP2001290855A JP 2001290855 A JP2001290855 A JP 2001290855A JP 2000108604 A JP2000108604 A JP 2000108604A JP 2000108604 A JP2000108604 A JP 2000108604A JP 2001290855 A JP2001290855 A JP 2001290855A
- Authority
- JP
- Japan
- Prior art keywords
- chain
- delay
- partial
- delay amount
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】階層境界で正しい遅延値を計算する。
【解決手段】全体連鎖Ｔ＄０１〜Ｔ＄１３を分割して第
１部分連鎖Ｔ＄０４〜Ｔ＄１０と第２部分連鎖Ｔ＄０１
〜Ｔ＄０３，Ｔ＄１１〜Ｔ＄１３とを生成し、第１部分
連鎖の第１遅延量ＴＤ（４−１０）を計算し、第１部分
連鎖の端部領域の複数連鎖要素と第２部分連鎖とからな
る第３部分連鎖Ｔ＄０１〜Ｔ＄０５，Ｔ＄０９〜Ｔ＄１
３を生成し、第３部分連鎖の第２遅延量ＴＤ（１−
５），ＴＤ（９−１３）を計算し、第３部分連鎖から複
数連鎖要素Ｔ＄０４〜Ｔ＄０５，Ｔ＄０９〜Ｔ＄１０の
端部の連鎖要素Ｔ＄０５，Ｔ＄０９を切り離してそれら
の第３遅延量Ｄ５，Ｄ９を計算し、第２遅延量から第３
遅延量Ｄ５，Ｄ９を減算して第４遅延量ＴＤ（１−
４），ＴＤ（１０−１３）を計算し、第１遅延量に第４
遅延量を連鎖要素ごとに上書きして全体連鎖の遅延量を
計算する。不正確な値は消去され、全体連鎖と部分連鎖
の正しい遅延関係が成立する。
１部分連鎖Ｔ＄０４〜Ｔ＄１０と第２部分連鎖Ｔ＄０１
〜Ｔ＄０３，Ｔ＄１１〜Ｔ＄１３とを生成し、第１部分
連鎖の第１遅延量ＴＤ（４−１０）を計算し、第１部分
連鎖の端部領域の複数連鎖要素と第２部分連鎖とからな
る第３部分連鎖Ｔ＄０１〜Ｔ＄０５，Ｔ＄０９〜Ｔ＄１
３を生成し、第３部分連鎖の第２遅延量ＴＤ（１−
５），ＴＤ（９−１３）を計算し、第３部分連鎖から複
数連鎖要素Ｔ＄０４〜Ｔ＄０５，Ｔ＄０９〜Ｔ＄１０の
端部の連鎖要素Ｔ＄０５，Ｔ＄０９を切り離してそれら
の第３遅延量Ｄ５，Ｄ９を計算し、第２遅延量から第３
遅延量Ｄ５，Ｄ９を減算して第４遅延量ＴＤ（１−
４），ＴＤ（１０−１３）を計算し、第１遅延量に第４
遅延量を連鎖要素ごとに上書きして全体連鎖の遅延量を
計算する。不正確な値は消去され、全体連鎖と部分連鎖
の正しい遅延関係が成立する。
Description
【０００１】
【発明の属する技術分野】本発明は、階層化設計の遅延
計算方法に関し、特に、部分連鎖の遅延量と全体連鎖の
遅延量の関係を正確に計算により求める階層化設計の遅
延計算方法に関する。
計算方法に関し、特に、部分連鎖の遅延量と全体連鎖の
遅延量の関係を正確に計算により求める階層化設計の遅
延計算方法に関する。
【０００２】
【従来の技術】回路設計では、連鎖バッファの部分連鎖
バッファの遅延が計算される。全体の連鎖バッファに対
して回路部分連鎖バッファが下位階層として考えられ、
階層化設計が実行される。階層化設計の遅延計算は、図
５に示されるように知られている。全体である第０階層
は、Ｔｏｐ階層又は上位階層と言われる。Ｔｏｐ階層か
ら、その一部分の部分連鎖バッファがＭａｃｒｏＡとし
て切り出される。ＭａｃｒｏＡは、下位階層又は第１階
層と言われる。Ｔｏｐ階層は、連鎖部分Ｔ＄０１〜Ｔ＄
０３と、他の連鎖部分Ｔ＄０１１〜Ｔ＄１３とから構成
されている。ＭａｃｒｏＡは、更に他の連鎖部分Ｔ＄０
４〜Ｔ＄１０から構成されている。ＭａｃｒｏＡＴ＄０
４〜Ｔ＄１０の遅延が計算され、その遅延量の第１アノ
テーションが実行される（ステップＳ１）。次に、Ｔｏ
ｐ階層Ｔ＄０１〜Ｔ＄０３＋Ｔ＄０１１〜Ｔ＄１３の遅
延が計算され、その遅延量の第２アノテーションが実行
される（ステップＳ２）。最後に、第１アノテーション
と第２アノテーションとの和が計算され、全体の遅延量
が計算される。
バッファの遅延が計算される。全体の連鎖バッファに対
して回路部分連鎖バッファが下位階層として考えられ、
階層化設計が実行される。階層化設計の遅延計算は、図
５に示されるように知られている。全体である第０階層
は、Ｔｏｐ階層又は上位階層と言われる。Ｔｏｐ階層か
ら、その一部分の部分連鎖バッファがＭａｃｒｏＡとし
て切り出される。ＭａｃｒｏＡは、下位階層又は第１階
層と言われる。Ｔｏｐ階層は、連鎖部分Ｔ＄０１〜Ｔ＄
０３と、他の連鎖部分Ｔ＄０１１〜Ｔ＄１３とから構成
されている。ＭａｃｒｏＡは、更に他の連鎖部分Ｔ＄０
４〜Ｔ＄１０から構成されている。ＭａｃｒｏＡＴ＄０
４〜Ｔ＄１０の遅延が計算され、その遅延量の第１アノ
テーションが実行される（ステップＳ１）。次に、Ｔｏ
ｐ階層Ｔ＄０１〜Ｔ＄０３＋Ｔ＄０１１〜Ｔ＄１３の遅
延が計算され、その遅延量の第２アノテーションが実行
される（ステップＳ２）。最後に、第１アノテーション
と第２アノテーションとの和が計算され、全体の遅延量
が計算される。
【０００３】このような計算は、図６に示されるＣｌｏ
ａｄとＴｒｆとの存在を無視している。ここで、Ｃｌｏ
ａｄとＴｒｆは、回路素子に入力し出力する電圧波が、
その回路素子又は前後段の回路素子から影響を受けて遅
延する際に現れる波形なまりのような遅延因子を示して
いる。バッファＩ＄０１とバッファＩ＄０２との間に
は、バッファＩ＄０１とバッファＩ＄０２とが相互に動
的に作用しあうことによる遅延影響因子であるＴｒｆが
存在する。バッファＩ＄０２とバッファＩ＄０３との間
には、バッファＩ＄０２とバッファＩ＄０３とが相互に
動的に作用しあうことによる遅延影響因子であるＣｌｏ
ａｄが存在する。ＭａｃｒｏＡとＴｏｐのとの間の境界
のバッファでは、切り出しにより分割された連鎖部分の
境界端部では、このような遅延影響因子が付加されてお
らずそれが次のバッファに伝播しないので、遅延影響に
基づくＩＯＰＡＴＨ、ＩＮＴＥＲＣＯＮＮＥＣＴＩＯＮ
（以下、相互連関遅延）が計算されておらず、階層境界
で正しい遅延値が得られていない。
ａｄとＴｒｆとの存在を無視している。ここで、Ｃｌｏ
ａｄとＴｒｆは、回路素子に入力し出力する電圧波が、
その回路素子又は前後段の回路素子から影響を受けて遅
延する際に現れる波形なまりのような遅延因子を示して
いる。バッファＩ＄０１とバッファＩ＄０２との間に
は、バッファＩ＄０１とバッファＩ＄０２とが相互に動
的に作用しあうことによる遅延影響因子であるＴｒｆが
存在する。バッファＩ＄０２とバッファＩ＄０３との間
には、バッファＩ＄０２とバッファＩ＄０３とが相互に
動的に作用しあうことによる遅延影響因子であるＣｌｏ
ａｄが存在する。ＭａｃｒｏＡとＴｏｐのとの間の境界
のバッファでは、切り出しにより分割された連鎖部分の
境界端部では、このような遅延影響因子が付加されてお
らずそれが次のバッファに伝播しないので、遅延影響に
基づくＩＯＰＡＴＨ、ＩＮＴＥＲＣＯＮＮＥＣＴＩＯＮ
（以下、相互連関遅延）が計算されておらず、階層境界
で正しい遅延値が得られていない。
【０００４】階層境界で正しい遅延値が計算されること
が望まれる。
が望まれる。
【０００５】
【発明が解決しようとする課題】本発明の課題は、階層
境界で正しい遅延値を計算することができる階層化設計
の遅延計算方法を提供することにある。
境界で正しい遅延値を計算することができる階層化設計
の遅延計算方法を提供することにある。
【０００６】
【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中に現れ
る技術的事項には、括弧（）つきで、番号、記号等が添
記されている。その番号、記号等は、本発明の実施の複
数・形態又は複数の実施例のうちの少なくとも１つの実
施の形態又は複数の実施例を構成する技術的事項、特
に、その実施の形態又は実施例に対応する図面に表現さ
れている技術的事項に付せられている参照番号、参照記
号等に一致している。このような参照番号、参照記号
は、請求項記載の技術的事項と実施の形態又は実施例の
技術的事項との対応・橋渡しを明確にしている。このよ
うな対応・橋渡しは、請求項記載の技術的事項が実施の
形態又は実施例の技術的事項に限定されて解釈されるこ
とを意味しない。
の手段が、下記のように表現される。その表現中に現れ
る技術的事項には、括弧（）つきで、番号、記号等が添
記されている。その番号、記号等は、本発明の実施の複
数・形態又は複数の実施例のうちの少なくとも１つの実
施の形態又は複数の実施例を構成する技術的事項、特
に、その実施の形態又は実施例に対応する図面に表現さ
れている技術的事項に付せられている参照番号、参照記
号等に一致している。このような参照番号、参照記号
は、請求項記載の技術的事項と実施の形態又は実施例の
技術的事項との対応・橋渡しを明確にしている。このよ
うな対応・橋渡しは、請求項記載の技術的事項が実施の
形態又は実施例の技術的事項に限定されて解釈されるこ
とを意味しない。
【０００７】本発明による階層化設計の遅延計算方法
は、全体連鎖（Ｔ＄０１〜Ｔ＄１３）を分割して第１部
分連鎖（Ｔ＄０４〜Ｔ＄１０）と第２部分連鎖（Ｔ＄０
１〜Ｔ＄０３，Ｔ＄１１〜Ｔ＄１３）とを生成するこ
と、第１部分連鎖（Ｔ＄０４〜Ｔ＄１０）の第１遅延量
（ＴＤ（４−１０））を計算すること、第１部分連鎖
（Ｔ＄０４〜Ｔ＄１０）の端部領域の複数連鎖要素（Ｔ
＄０４〜Ｔ＄０５，Ｔ＄０９〜Ｔ＄１０）と第２部分連
鎖（Ｔ＄０１〜Ｔ＄０３，Ｔ＄１１〜Ｔ＄１３）とから
なる第３部分連鎖（Ｔ＄０１〜Ｔ＄０５，Ｔ＄０９〜Ｔ
＄１３）を生成すること、第３部分連鎖（Ｔ＄０１〜Ｔ
＄０５，Ｔ＄０９〜Ｔ＄１３）の第２遅延量（ＴＤ（１
−５），ＴＤ（９−１３））を計算すること、第３部分
連鎖（Ｔ＄０１〜Ｔ＄０５，Ｔ＄０９〜Ｔ＄１３）から
複数連鎖要素（Ｔ＄０４〜Ｔ＄０５，Ｔ＄０９〜Ｔ＄１
０）の端部の連鎖要素（Ｔ＄０５，Ｔ＄０９）を切り離
して連鎖要素（Ｔ＄０５，Ｔ＄０９）の第３遅延量（Ｄ
５，Ｄ９）を計算すること、第２遅延量（ＴＤ（１−
５），ＴＤ（９−１３））から第３遅延量（Ｄ５，Ｄ
９）を減算して第４遅延量（ＴＤ（１−４），ＴＤ（１
０−１３））を計算すること、第１遅延量（ＴＤ（４−
１０））に第４遅延量（ＴＤ（１−４），ＴＤ（１０−
１３））を連鎖要素ごとに上書きして全体連鎖の遅延量
（ＴＤ（１−１３））を計算することとを含む。
は、全体連鎖（Ｔ＄０１〜Ｔ＄１３）を分割して第１部
分連鎖（Ｔ＄０４〜Ｔ＄１０）と第２部分連鎖（Ｔ＄０
１〜Ｔ＄０３，Ｔ＄１１〜Ｔ＄１３）とを生成するこ
と、第１部分連鎖（Ｔ＄０４〜Ｔ＄１０）の第１遅延量
（ＴＤ（４−１０））を計算すること、第１部分連鎖
（Ｔ＄０４〜Ｔ＄１０）の端部領域の複数連鎖要素（Ｔ
＄０４〜Ｔ＄０５，Ｔ＄０９〜Ｔ＄１０）と第２部分連
鎖（Ｔ＄０１〜Ｔ＄０３，Ｔ＄１１〜Ｔ＄１３）とから
なる第３部分連鎖（Ｔ＄０１〜Ｔ＄０５，Ｔ＄０９〜Ｔ
＄１３）を生成すること、第３部分連鎖（Ｔ＄０１〜Ｔ
＄０５，Ｔ＄０９〜Ｔ＄１３）の第２遅延量（ＴＤ（１
−５），ＴＤ（９−１３））を計算すること、第３部分
連鎖（Ｔ＄０１〜Ｔ＄０５，Ｔ＄０９〜Ｔ＄１３）から
複数連鎖要素（Ｔ＄０４〜Ｔ＄０５，Ｔ＄０９〜Ｔ＄１
０）の端部の連鎖要素（Ｔ＄０５，Ｔ＄０９）を切り離
して連鎖要素（Ｔ＄０５，Ｔ＄０９）の第３遅延量（Ｄ
５，Ｄ９）を計算すること、第２遅延量（ＴＤ（１−
５），ＴＤ（９−１３））から第３遅延量（Ｄ５，Ｄ
９）を減算して第４遅延量（ＴＤ（１−４），ＴＤ（１
０−１３））を計算すること、第１遅延量（ＴＤ（４−
１０））に第４遅延量（ＴＤ（１−４），ＴＤ（１０−
１３））を連鎖要素ごとに上書きして全体連鎖の遅延量
（ＴＤ（１−１３））を計算することとを含む。
【０００８】第２遅延量（ＴＤ（１−５），ＴＤ（９−
１３））の計算は、第３部分連鎖の複数連鎖要素の端部
の連鎖要素の計算の点で不正確であるが、この不正確さ
は、第３部分連鎖（Ｔ＄０１〜Ｔ＄０５，Ｔ＄０９〜Ｔ
＄１３）の複数連鎖要素の端部の連鎖要素（Ｔ＄０５，
Ｔ＄０９）の遅延量である第３遅延量（Ｄ５，Ｄ９）の
減算により、第４遅延量は正確になっている。第１部分
連鎖の端部領域（Ｔ＄０４，Ｔ＄１０）の遅延量は不正
確であるが、その不正確さは第１遅延量（ＴＤ（４−１
０））に第４遅延量（ＴＤ（１−４），ＴＤ（１０−１
３））を上書きすることにより除去されている。このよ
うに、全体連鎖の中で部分連鎖の遅延量が正確に求めら
れ得る。その部分連鎖の遅延量は、シミュレーション過
程で何度も用いられ得る。特に、第４遅延量である部分
連鎖は何度も上書き使用のために利用され得る。
１３））の計算は、第３部分連鎖の複数連鎖要素の端部
の連鎖要素の計算の点で不正確であるが、この不正確さ
は、第３部分連鎖（Ｔ＄０１〜Ｔ＄０５，Ｔ＄０９〜Ｔ
＄１３）の複数連鎖要素の端部の連鎖要素（Ｔ＄０５，
Ｔ＄０９）の遅延量である第３遅延量（Ｄ５，Ｄ９）の
減算により、第４遅延量は正確になっている。第１部分
連鎖の端部領域（Ｔ＄０４，Ｔ＄１０）の遅延量は不正
確であるが、その不正確さは第１遅延量（ＴＤ（４−１
０））に第４遅延量（ＴＤ（１−４），ＴＤ（１０−１
３））を上書きすることにより除去されている。このよ
うに、全体連鎖の中で部分連鎖の遅延量が正確に求めら
れ得る。その部分連鎖の遅延量は、シミュレーション過
程で何度も用いられ得る。特に、第４遅延量である部分
連鎖は何度も上書き使用のために利用され得る。
【０００９】複数連鎖要素（Ｔ＄０４〜Ｔ＄０６，Ｔ＄
０８〜Ｔ＄１０）の端部の連鎖要素（Ｔ＄０５〜Ｔ＄０
６，Ｔ＄０８〜Ｔ＄０９）は、複数でありうる。このよ
うな複数化は、遅延量の計算をより高精度化することが
できる。第１部分連鎖と第２部分連鎖とは、ともに全体
連鎖の部分であり、その上位階層と下位階層の定義によ
らず、全体連鎖は第１部分連鎖と第２部分連鎖の連鎖で
ある。第１部分連鎖は、切り出さた部分であり、又は、
切り出しにより残された部分である。
０８〜Ｔ＄１０）の端部の連鎖要素（Ｔ＄０５〜Ｔ＄０
６，Ｔ＄０８〜Ｔ＄０９）は、複数でありうる。このよ
うな複数化は、遅延量の計算をより高精度化することが
できる。第１部分連鎖と第２部分連鎖とは、ともに全体
連鎖の部分であり、その上位階層と下位階層の定義によ
らず、全体連鎖は第１部分連鎖と第２部分連鎖の連鎖で
ある。第１部分連鎖は、切り出さた部分であり、又は、
切り出しにより残された部分である。
【００１０】本発明による階層化設計の遅延計算方法
は、その表現が変更されて、全体連鎖（ｔ＄０１〜ｔ＄
１３）から第１部分連鎖（Ｔ＄０４〜Ｔ＄１０、又は、
Ｔ＄０１〜Ｔ＄０５）と第２部分連鎖（Ｔ＄０１〜Ｔ＄
０５、又は、Ｔ＄０４〜Ｔ＄１０）とを生成すること
と、ここで、第１部分連鎖と第２部分連鎖とは第１部分
連鎖と第２部分連鎖のそれぞれの端部領域の複数連鎖要
素が重複する重複部分（Ｔ＄０４〜Ｔ＄０５）を備えて
おり、第１部分連鎖の第１遅延量（ＴＤ（４−１０）、
又は、ＴＤ（１−５））と第２部分連鎖の第２遅延量
（ＴＤ（１−５）、又は、ＴＤ（４−１０））をそれぞ
れに計算することと、第１部分連鎖から重複部分の端部
の連鎖要素（Ｔ＄０５、又は、Ｔ＄０４）を切り離すこ
とと、連鎖要素（Ｔ＄０５、又は、Ｔ＄０４）の第３遅
延量（Ｄ５、又は、Ｄ４）を計算することと、第２遅延
量（ＴＤ（１−５）、又は、ＴＤ（４−１０））から第
３遅延量（Ｄ５、又は、Ｄ４）を減算して第４遅延量
（ＴＤ（１−４）、又は、ＴＤ（５−９））を計算する
ことと、第１遅延量（ＴＤ（４−１０）、又は、ＴＤ
（１−５））に第４遅延量（ＴＤ（１−４）、又は、Ｔ
Ｄ（５−９））を要素ごとに上書きすることとを含む。
ここで、上書きは、切り離された連鎖要素を除く重複部
分の連鎖要素について実行されている。
は、その表現が変更されて、全体連鎖（ｔ＄０１〜ｔ＄
１３）から第１部分連鎖（Ｔ＄０４〜Ｔ＄１０、又は、
Ｔ＄０１〜Ｔ＄０５）と第２部分連鎖（Ｔ＄０１〜Ｔ＄
０５、又は、Ｔ＄０４〜Ｔ＄１０）とを生成すること
と、ここで、第１部分連鎖と第２部分連鎖とは第１部分
連鎖と第２部分連鎖のそれぞれの端部領域の複数連鎖要
素が重複する重複部分（Ｔ＄０４〜Ｔ＄０５）を備えて
おり、第１部分連鎖の第１遅延量（ＴＤ（４−１０）、
又は、ＴＤ（１−５））と第２部分連鎖の第２遅延量
（ＴＤ（１−５）、又は、ＴＤ（４−１０））をそれぞ
れに計算することと、第１部分連鎖から重複部分の端部
の連鎖要素（Ｔ＄０５、又は、Ｔ＄０４）を切り離すこ
とと、連鎖要素（Ｔ＄０５、又は、Ｔ＄０４）の第３遅
延量（Ｄ５、又は、Ｄ４）を計算することと、第２遅延
量（ＴＤ（１−５）、又は、ＴＤ（４−１０））から第
３遅延量（Ｄ５、又は、Ｄ４）を減算して第４遅延量
（ＴＤ（１−４）、又は、ＴＤ（５−９））を計算する
ことと、第１遅延量（ＴＤ（４−１０）、又は、ＴＤ
（１−５））に第４遅延量（ＴＤ（１−４）、又は、Ｔ
Ｄ（５−９））を要素ごとに上書きすることとを含む。
ここで、上書きは、切り離された連鎖要素を除く重複部
分の連鎖要素について実行されている。
【００１１】
【発明の実施の形態】図に一致対応して、本発明による
階層化設計の遅延計算方法の実施の形態は、連鎖バッフ
ァ群に関してその全体連鎖の遅延の計算が部分連鎖の切
り出しにより分割されてに実行される。その全体連鎖Ｔ
＄０１〜Ｔ＄１３は、図１に示されるように、順次に直
列に連鎖する１３個のバッファから形成されている。全
体連鎖Ｔ＄０１〜Ｔ＄１３は、部分連鎖であるＭａｃｒ
ｏＡＴ＄０４〜Ｔ＄１０を含む。ＭａｃｒｏＡＴ＄０４
〜Ｔ＄１０は、順次に連鎖する７個のバッファから形成
されている。全体連鎖Ｔ＄０１〜Ｔ＄１３からＭａｃｒ
ｏＡＴ＄０４〜Ｔ＄１０が仮想的に抜き取られた残りの
部分は、Ｔｏｐと言われる。Ｔｏｐが上位階層といわ
れ、ＭａｃｒｏＡが下位階層と言われる。
階層化設計の遅延計算方法の実施の形態は、連鎖バッフ
ァ群に関してその全体連鎖の遅延の計算が部分連鎖の切
り出しにより分割されてに実行される。その全体連鎖Ｔ
＄０１〜Ｔ＄１３は、図１に示されるように、順次に直
列に連鎖する１３個のバッファから形成されている。全
体連鎖Ｔ＄０１〜Ｔ＄１３は、部分連鎖であるＭａｃｒ
ｏＡＴ＄０４〜Ｔ＄１０を含む。ＭａｃｒｏＡＴ＄０４
〜Ｔ＄１０は、順次に連鎖する７個のバッファから形成
されている。全体連鎖Ｔ＄０１〜Ｔ＄１３からＭａｃｒ
ｏＡＴ＄０４〜Ｔ＄１０が仮想的に抜き取られた残りの
部分は、Ｔｏｐと言われる。Ｔｏｐが上位階層といわ
れ、ＭａｃｒｏＡが下位階層と言われる。
【００１２】電圧の伝播方向は、連鎖線上でＴ＄０１か
らＴ＄１３に向かう方向である。その方向の向きを前方
という。Ｔ＄０１の入力端に入ったパルス信号がＴ＄０
１の出力端まで伝播する時間が、バッファＴ＄０１の遅
延時間として定義され、その定義による遅延量はＤ１で
表される。バッファＴ＄１２の出力端に出力されたパル
ス信号がバッファＴ＄１３の入力端からバッファＴ＄１
３に入力しバッファＴ＄１３の出力端に出力するまでの
時間が、バッファＴ＄１３の遅延時間として定義され、
その定義による遅延量はＤ１３で表される。バッファＴ
＄ｓの出力端に出力されたパルス信号がバッファＴ＄ｓ
＋１の入力端に入力しバッファＴ＄ｓ＋１の出力端に出
力するまでの時間が、バッファＴ＄１３の遅延時間とし
て定義され、その定義による遅延量はＤｓで表される。
バッファＴ＄ｊの出力端に出力されたパルス信号がバッ
ファＴ＄ｋ（ｋ＞ｊ）の出力端に出力するまでの時間
が、プリミティブＴ＄ｊ〜Ｔ＄ｋの合計遅延時間として
定義され、その定義による遅延量はＴＤ（ｊ−ｋ）で表
される。
らＴ＄１３に向かう方向である。その方向の向きを前方
という。Ｔ＄０１の入力端に入ったパルス信号がＴ＄０
１の出力端まで伝播する時間が、バッファＴ＄０１の遅
延時間として定義され、その定義による遅延量はＤ１で
表される。バッファＴ＄１２の出力端に出力されたパル
ス信号がバッファＴ＄１３の入力端からバッファＴ＄１
３に入力しバッファＴ＄１３の出力端に出力するまでの
時間が、バッファＴ＄１３の遅延時間として定義され、
その定義による遅延量はＤ１３で表される。バッファＴ
＄ｓの出力端に出力されたパルス信号がバッファＴ＄ｓ
＋１の入力端に入力しバッファＴ＄ｓ＋１の出力端に出
力するまでの時間が、バッファＴ＄１３の遅延時間とし
て定義され、その定義による遅延量はＤｓで表される。
バッファＴ＄ｊの出力端に出力されたパルス信号がバッ
ファＴ＄ｋ（ｋ＞ｊ）の出力端に出力するまでの時間
が、プリミティブＴ＄ｊ〜Ｔ＄ｋの合計遅延時間として
定義され、その定義による遅延量はＴＤ（ｊ−ｋ）で表
される。
【００１３】ステップＳ１：コンピュータの中に構築さ
れているシミュレータに全体連鎖Ｔ＄０１〜Ｔ＄１３の
物理情報が入力される。その物理情報は、任意の１個の
バッファＴ＄ｓとそれに隣り合って連鎖するバッファＴ
＄ｓ＋１の間の遅延量を計算するために十分である各回
路構成素子の物理パラメータ（例示：トランジスタの抵
抗Ｒ、その容量Ｃ、配線の抵抗、その容量）を含む。全
体連鎖Ｔ＄０１〜Ｔ＄１３から部分連鎖Ｔ＄０４〜Ｔ＄
０１０が切り出される。Ｔｏｐ階層は、第１プリミティ
ブＴ＄０１〜Ｔ＄０３と、第２プリミティブＴ＄１１〜
Ｔ＄１３とである。ＭａｃｒｏＡは、プリミティブＴ＄
０４〜Ｔ＄１０に一致している。
れているシミュレータに全体連鎖Ｔ＄０１〜Ｔ＄１３の
物理情報が入力される。その物理情報は、任意の１個の
バッファＴ＄ｓとそれに隣り合って連鎖するバッファＴ
＄ｓ＋１の間の遅延量を計算するために十分である各回
路構成素子の物理パラメータ（例示：トランジスタの抵
抗Ｒ、その容量Ｃ、配線の抵抗、その容量）を含む。全
体連鎖Ｔ＄０１〜Ｔ＄１３から部分連鎖Ｔ＄０４〜Ｔ＄
０１０が切り出される。Ｔｏｐ階層は、第１プリミティ
ブＴ＄０１〜Ｔ＄０３と、第２プリミティブＴ＄１１〜
Ｔ＄１３とである。ＭａｃｒｏＡは、プリミティブＴ＄
０４〜Ｔ＄１０に一致している。
【００１４】ステップＳ２：Ｔｏｐ階層の第１プリミテ
ィブＴ＄０１〜Ｔ＄０３と第２プリミティブＴ＄１１〜
Ｔ＄１３とが、プリミティブＴ＄０４〜Ｔ＄１０の切り
出しにより分割される。全体から見て部分連鎖であるプ
リミティブＴ＄０４〜Ｔ＄１０の遅延量ＴＤ（４−１
０）が部分的に計算される： ＴＤ(4-10) = Ｄ'(4)+Ｄ(5)+Ｄ(6)+Ｄ(7)+Ｄ(8)+Ｄ(9)+
D'(10) ここで、’が付いたＤ’（４）とＤ’（９）とは、Ｔ＄
０４とＴ＄０５との間のＴｒｆとＴ＄０９とＴ＄１０と
の間のＣｌｏａｄとが無視されそれらが考慮されずに計
算されているので、切り出されずに連鎖している場合の
現実の遅延量に比べてそれらの値が不正確であることを
示す。このように、バッファＴ＄０４からバッファＴ＄
１０までの部分連鎖の合計遅延量ＴＤ（４−１０）のア
ノテーションが実行される。この遅延量ＴＤ（４−１
０）の計算では、Ｔ＄０４によってＴ＄０５にＴｒｆが
与えられ、Ｔ＄１０によってＴ＄０９にＣｌｏａｄが与
えられて厳密に計算されているので、ＴＤ（５−９）は
正確な値である。Ｄ’（４）とＤ’（９）は不正確であ
るので、ＴＤ（４−１０）はその分不正確である。
ィブＴ＄０１〜Ｔ＄０３と第２プリミティブＴ＄１１〜
Ｔ＄１３とが、プリミティブＴ＄０４〜Ｔ＄１０の切り
出しにより分割される。全体から見て部分連鎖であるプ
リミティブＴ＄０４〜Ｔ＄１０の遅延量ＴＤ（４−１
０）が部分的に計算される： ＴＤ(4-10) = Ｄ'(4)+Ｄ(5)+Ｄ(6)+Ｄ(7)+Ｄ(8)+Ｄ(9)+
D'(10) ここで、’が付いたＤ’（４）とＤ’（９）とは、Ｔ＄
０４とＴ＄０５との間のＴｒｆとＴ＄０９とＴ＄１０と
の間のＣｌｏａｄとが無視されそれらが考慮されずに計
算されているので、切り出されずに連鎖している場合の
現実の遅延量に比べてそれらの値が不正確であることを
示す。このように、バッファＴ＄０４からバッファＴ＄
１０までの部分連鎖の合計遅延量ＴＤ（４−１０）のア
ノテーションが実行される。この遅延量ＴＤ（４−１
０）の計算では、Ｔ＄０４によってＴ＄０５にＴｒｆが
与えられ、Ｔ＄１０によってＴ＄０９にＣｌｏａｄが与
えられて厳密に計算されているので、ＴＤ（５−９）は
正確な値である。Ｄ’（４）とＤ’（９）は不正確であ
るので、ＴＤ（４−１０）はその分不正確である。
【００１５】ステップ３：ＭａｃｒｏＡＴ＄０４〜Ｔ＄
１０の後方２段のバッファＴ＆０４，Ｔ＄０５と、Ｍａ
ｃｒｏＡＴ＄０４〜Ｔ＄１０の前方２段のバッファＴ＆
０９，Ｔ＄１０とが全体連鎖から切り出される。このよ
うに切り出された２つのバッファＴ＆０４，Ｔ＄０５
は、Ｔｏｐ階層の第１プリミティブＴ＄０１〜Ｔ＄０３
に連鎖的に結合される。更に、このように切り出された
２つのバッファＴ＆０９，Ｔ＄１０は、Ｔｏｐ階層の第
２プリミティブＴ＄０１１〜Ｔ＄１３に連鎖的に結合さ
れる。このように２つの分割連鎖が形成され、その２つ
の分割連鎖は第３プリミティブＴ＄０１〜Ｔ＄０５と、
第４プリミティブＴ＄０９〜Ｔ＄１３とである。これら
のプリミティブの遅延量が、全体から見て部分的に計算
された場合、次の計算結果がネットリストとして得られ
る。 TD(1-5) = Ｄ(1)+Ｄ(2)+Ｄ(3)+Ｄ(4)+D'(5) TD(9-13) = D'(9)+Ｄ(10)+Ｄ(11)+Ｄ(12)+Ｄ(13) この計算結果のＤ’（５）、Ｄ’（９）は、切り離し前
の連鎖時のＤ（５）、Ｄ（９）とそれぞれに異なってい
て、不正確である。
１０の後方２段のバッファＴ＆０４，Ｔ＄０５と、Ｍａ
ｃｒｏＡＴ＄０４〜Ｔ＄１０の前方２段のバッファＴ＆
０９，Ｔ＄１０とが全体連鎖から切り出される。このよ
うに切り出された２つのバッファＴ＆０４，Ｔ＄０５
は、Ｔｏｐ階層の第１プリミティブＴ＄０１〜Ｔ＄０３
に連鎖的に結合される。更に、このように切り出された
２つのバッファＴ＆０９，Ｔ＄１０は、Ｔｏｐ階層の第
２プリミティブＴ＄０１１〜Ｔ＄１３に連鎖的に結合さ
れる。このように２つの分割連鎖が形成され、その２つ
の分割連鎖は第３プリミティブＴ＄０１〜Ｔ＄０５と、
第４プリミティブＴ＄０９〜Ｔ＄１３とである。これら
のプリミティブの遅延量が、全体から見て部分的に計算
された場合、次の計算結果がネットリストとして得られ
る。 TD(1-5) = Ｄ(1)+Ｄ(2)+Ｄ(3)+Ｄ(4)+D'(5) TD(9-13) = D'(9)+Ｄ(10)+Ｄ(11)+Ｄ(12)+Ｄ(13) この計算結果のＤ’（５）、Ｄ’（９）は、切り離し前
の連鎖時のＤ（５）、Ｄ（９）とそれぞれに異なってい
て、不正確である。
【００１６】ステップＳ４：第３プリミティブＴ＄０１
〜Ｔ＄０５の最後段Ｔ＄０５と、第４プリミティブＴ＄
０９〜Ｔ＄１３の最前段Ｔ＄０９が切り出される。この
切り出しによって、Ｔ＄０４とＴ＄０５の間、Ｔ＄０５
と端点ｃの間、端点ｄとＴ＄０９の間、Ｔ＄０９とＴ＄
１０の間の各間の相互連関遅延が削除され、且つ、Ｔ＄
０５とＴ＄０９のそれぞれのＩＯＰＡＴＨが削除され
る。この切り出しが実行された後の計算結果は、次のよ
うになる： TD(1-4) = Ｄ(1)+Ｄ(2)+Ｄ(3)+Ｄ(4) TD(10-13) = Ｄ(10)+Ｄ(11)+Ｄ(12)+Ｄ(13)
〜Ｔ＄０５の最後段Ｔ＄０５と、第４プリミティブＴ＄
０９〜Ｔ＄１３の最前段Ｔ＄０９が切り出される。この
切り出しによって、Ｔ＄０４とＴ＄０５の間、Ｔ＄０５
と端点ｃの間、端点ｄとＴ＄０９の間、Ｔ＄０９とＴ＄
１０の間の各間の相互連関遅延が削除され、且つ、Ｔ＄
０５とＴ＄０９のそれぞれのＩＯＰＡＴＨが削除され
る。この切り出しが実行された後の計算結果は、次のよ
うになる： TD(1-4) = Ｄ(1)+Ｄ(2)+Ｄ(3)+Ｄ(4) TD(10-13) = Ｄ(10)+Ｄ(11)+Ｄ(12)+Ｄ(13)
【００１７】Ｔ＄０４のＣｌｏａｄを求めるためにＴ＄
０５が切り出され、Ｔ＄１０のＴｒｆを求めるためにＴ
＄０９が切り出されているので、ＴＤ（１−４）とＴＤ
（１０−１３）は、正確な値である。このような計算に
より得られる遅延量のうちの｛Ｄ(1)+Ｄ(2)+Ｄ(3)｝は
もともとＴｒｆとＣｌｏａｄの影響が考慮されて計算さ
れた正確な値であり、Ｄ（４）はそれ自体の遅延量が計
算されていて正確な値である。｛Ｄ(10)+Ｄ(11)+Ｄ(12)
+Ｄ(13)｝のうちの｛Ｄ(11)+Ｄ(12)+Ｄ(13)｝とＤ（１
０）も、それぞれに正確な値である。このように、ＴＤ
（１−４）とＴＤ（１０−１３）のアノテーションが実
行される。
０５が切り出され、Ｔ＄１０のＴｒｆを求めるためにＴ
＄０９が切り出されているので、ＴＤ（１−４）とＴＤ
（１０−１３）は、正確な値である。このような計算に
より得られる遅延量のうちの｛Ｄ(1)+Ｄ(2)+Ｄ(3)｝は
もともとＴｒｆとＣｌｏａｄの影響が考慮されて計算さ
れた正確な値であり、Ｄ（４）はそれ自体の遅延量が計
算されていて正確な値である。｛Ｄ(10)+Ｄ(11)+Ｄ(12)
+Ｄ(13)｝のうちの｛Ｄ(11)+Ｄ(12)+Ｄ(13)｝とＤ（１
０）も、それぞれに正確な値である。このように、ＴＤ
（１−４）とＴＤ（１０−１３）のアノテーションが実
行される。
【００１８】ステップＳ５：次に、アノテーションが実
行されたＴＤ（４−１０）に、アノテーションがそれぞ
れに実行されたＴＤ（１−４）とＴＤ（１０−１３）が
加算される。但し、次のような加算が実行される。
行されたＴＤ（４−１０）に、アノテーションがそれぞ
れに実行されたＴＤ（１−４）とＴＤ（１０−１３）が
加算される。但し、次のような加算が実行される。
【数１】
【００１９】この計算で、Ｄ’（４）にＤ（４）を足し
加える際、（（Ｄ’（４）＋Ｄ（４））が数学的に計算
されるのではなく、Ｄ（ｎ）に対応してレジスタを構成
する各セル又はそのセルに対応するテーブルの位置で、
Ｄ’（４）がＤ（４）により上書きされ、Ｄ’（４）は
消去されるので、結果として正しいアノテーションが実
行される：Ｄ’（４）＋Ｄ（４）＝Ｄ（４）。
加える際、（（Ｄ’（４）＋Ｄ（４））が数学的に計算
されるのではなく、Ｄ（ｎ）に対応してレジスタを構成
する各セル又はそのセルに対応するテーブルの位置で、
Ｄ’（４）がＤ（４）により上書きされ、Ｄ’（４）は
消去されるので、結果として正しいアノテーションが実
行される：Ｄ’（４）＋Ｄ（４）＝Ｄ（４）。
【００２０】このような計算方法によれば、大規模な回
路の遅延計算を行う場合、過去の遅延計算の結果を簡単
に活用することができ、それぞれの階層ごとに異なる計
算機上で同時併行的にプリミティブごとの遅延量を計算
することができて、短ＴＡＴ化が可能である。
路の遅延計算を行う場合、過去の遅延計算の結果を簡単
に活用することができ、それぞれの階層ごとに異なる計
算機上で同時併行的にプリミティブごとの遅延量を計算
することができて、短ＴＡＴ化が可能である。
【００２１】図２は、本発明による階層化設計の遅延計
算方法の実施の他の形態を示している。 ステップＳ１：部分連鎖Ｔ＄０１〜Ｔ＄０５と部分連鎖
Ｔ＄０９〜Ｔ＄１３とから形成されるＴｏｐ（上位）階
層と、部分連鎖Ｔ＄０６〜Ｔ＄０８であるＭａｃｒｏＡ
（下位）階層とに分離される。
算方法の実施の他の形態を示している。 ステップＳ１：部分連鎖Ｔ＄０１〜Ｔ＄０５と部分連鎖
Ｔ＄０９〜Ｔ＄１３とから形成されるＴｏｐ（上位）階
層と、部分連鎖Ｔ＄０６〜Ｔ＄０８であるＭａｃｒｏＡ
（下位）階層とに分離される。
【００２２】ステップＳ２：部分連鎖Ｔ＄０１〜Ｔ＄０
５と部分連鎖Ｔ＄０９〜Ｔ＄１３とから形成されるＴｏ
ｐ階層が、切り出される。本実施の形態は、Ｔｏｐ階層
が切り出されている点で、既述の実施の形態と異なって
いる。ＤＴ（１−５）とＤＴ（９−１３）の遅延量が計
算される。
５と部分連鎖Ｔ＄０９〜Ｔ＄１３とから形成されるＴｏ
ｐ階層が、切り出される。本実施の形態は、Ｔｏｐ階層
が切り出されている点で、既述の実施の形態と異なって
いる。ＤＴ（１−５）とＤＴ（９−１３）の遅延量が計
算される。
【００２３】ステップＳ３：ＭａｃｒｏＡＴ＄０６〜Ｔ
＄０８と、Ｔｏｐ階層Ｔ＄０１〜Ｔ＄０５の前段２段Ｔ
＄０４〜Ｔ＄０５と、Ｔｏｐ階層Ｔ＄０９〜Ｔ＄１３の
後段２段Ｔ＄０９〜Ｔ＄１０とから形成される部分連鎖
であるプリミティブＴ＄０４〜Ｔ＄１０が切り出され
る。ＤＴ（４−１０）が計算される。
＄０８と、Ｔｏｐ階層Ｔ＄０１〜Ｔ＄０５の前段２段Ｔ
＄０４〜Ｔ＄０５と、Ｔｏｐ階層Ｔ＄０９〜Ｔ＄１３の
後段２段Ｔ＄０９〜Ｔ＄１０とから形成される部分連鎖
であるプリミティブＴ＄０４〜Ｔ＄１０が切り出され
る。ＤＴ（４−１０）が計算される。
【００２４】プリミティブＴ＄０４〜Ｔ＄１０の両末端
のバッファＴ＄０４，Ｔ＄１０が削除され、バッファＴ
＄０４とバッファＴ＄１０とのそれぞれの遅延量が計算
され、ＤＴ（４−１０）からＤ（４）とＤ（１０）が減
算される。このように、プリミティブＴ＄０５〜Ｔ＄０
９のアノテーションが行われる。
のバッファＴ＄０４，Ｔ＄１０が削除され、バッファＴ
＄０４とバッファＴ＄１０とのそれぞれの遅延量が計算
され、ＤＴ（４−１０）からＤ（４）とＤ（１０）が減
算される。このように、プリミティブＴ＄０５〜Ｔ＄０
９のアノテーションが行われる。
【００２５】プリミティブＴ＄０５〜Ｔ＄０９と、Ｔｏ
ｐ階層であるプリミティブＴ＄０１〜Ｔ＄０５と、Ｔｏ
ｐ階層であるプリミティブＴ＄０９〜Ｔ＄１３とが合成
される。次の計算が実行される。 TD(1-13) = TD(1-5)+TD(5-10)+TD(9-13) この計算では、ＴＤ（５−１０）のＤ（５）とＤ（９）
とがＴＤ（１−５）とＴＤ（９−１３）のＤ（５）とＤ
（９）により上書きされている。ＴＤ（１−１３）は正
確な値であり、その部分ＴＤ（４−１０）も正確に計算
されている。
ｐ階層であるプリミティブＴ＄０１〜Ｔ＄０５と、Ｔｏ
ｐ階層であるプリミティブＴ＄０９〜Ｔ＄１３とが合成
される。次の計算が実行される。 TD(1-13) = TD(1-5)+TD(5-10)+TD(9-13) この計算では、ＴＤ（５−１０）のＤ（５）とＤ（９）
とがＴＤ（１−５）とＴＤ（９−１３）のＤ（５）とＤ
（９）により上書きされている。ＴＤ（１−１３）は正
確な値であり、その部分ＴＤ（４−１０）も正確に計算
されている。
【００２６】本実施の形態では、既述の実施の形態の効
果があり、更に、設計が多様化され、特に、トップダウ
ン設計が容易に可能である。
果があり、更に、設計が多様化され、特に、トップダウ
ン設計が容易に可能である。
【００２７】図３は、本発明による階層化設計の遅延計
算方法の実施の更に他の形態を示している。 ステップＳ１：Ｔｏｐ階層として、プリミティブＴ＄０
１〜Ｔ＄０３とプリミティブＴ＄１１〜Ｔ＄１３とが選
択される。部分連鎖Ｔ＄０４〜Ｔ＄１０が、下位階層と
して切り出される。部分連鎖Ｔ＄０１〜Ｔ＄０３と部分
連鎖Ｔ＄１１〜Ｔ＄１３とから形成されるＴｏｐ（上
位）階層と、部分連鎖Ｔ＄０４〜Ｔ＄１０であるＭａｃ
ｒｏＡ（下位）階層とに分離される。
算方法の実施の更に他の形態を示している。 ステップＳ１：Ｔｏｐ階層として、プリミティブＴ＄０
１〜Ｔ＄０３とプリミティブＴ＄１１〜Ｔ＄１３とが選
択される。部分連鎖Ｔ＄０４〜Ｔ＄１０が、下位階層と
して切り出される。部分連鎖Ｔ＄０１〜Ｔ＄０３と部分
連鎖Ｔ＄１１〜Ｔ＄１３とから形成されるＴｏｐ（上
位）階層と、部分連鎖Ｔ＄０４〜Ｔ＄１０であるＭａｃ
ｒｏＡ（下位）階層とに分離される。
【００２８】ステップＳ２：部分連鎖Ｔ＄０４〜Ｔ＄１
０が、下位階層として切り出される。ＴＤ（４−１０）
が計算され、全体の回路から見て部分的なアノテーショ
ンがＭａｃｒｏＡについて実行される。
０が、下位階層として切り出される。ＴＤ（４−１０）
が計算され、全体の回路から見て部分的なアノテーショ
ンがＭａｃｒｏＡについて実行される。
【００２９】ステップＳ３：Ｔｏｐ階層と、Ｍａｃｒｏ
ＡＴ＄０４〜Ｔ＄１０のうち、前段側の３段分と後段側
の３段分とが切り出され、プリミティブＴ＄０１〜Ｔ＄
０６とプリミティブＴ＄０８〜Ｔ＄１３とが切り出され
ている。ＴＤ（１−６）とＴＤ（８−１３）とが計算さ
れる。
ＡＴ＄０４〜Ｔ＄１０のうち、前段側の３段分と後段側
の３段分とが切り出され、プリミティブＴ＄０１〜Ｔ＄
０６とプリミティブＴ＄０８〜Ｔ＄１３とが切り出され
ている。ＴＤ（１−６）とＴＤ（８−１３）とが計算さ
れる。
【００３０】ステップＳ４：ＭａｃｒｏＡの前１段Ｔ＄
０５と後２段Ｔ＄０８，Ｔ＄０９とが切り出される。Ｔ
＄｛ＴＤ（１−６）＋ＴＤ（８−１３）｝から、｛Ｄ
（６）＋Ｄ（８）＋Ｄ（９）｝が既述の通りに減算され
る。アノテーションは、プリミティブＴ＄０１〜Ｔ＄０
５とプリミティブＴ＄１０〜Ｔ＄１３とに関して実行さ
れる。
０５と後２段Ｔ＄０８，Ｔ＄０９とが切り出される。Ｔ
＄｛ＴＤ（１−６）＋ＴＤ（８−１３）｝から、｛Ｄ
（６）＋Ｄ（８）＋Ｄ（９）｝が既述の通りに減算され
る。アノテーションは、プリミティブＴ＄０１〜Ｔ＄０
５とプリミティブＴ＄１０〜Ｔ＄１３とに関して実行さ
れる。
【００３１】ステップＳ５：ステップＳ２のプリミティ
ブＴ＄０４〜Ｔ＄１０と、ステップＳ４のプリミティブ
Ｔ＄０４〜Ｔ＄０５と、ステップＳ４のプリミティブＴ
＄１０とが合成される。次の計算が、実行される。 TD(1-13) = TD(1-5)+TD(4-10)+TD(10-13) この計算では、ＴＤ（４−１０）のＤ（４）とＤ（５）
と、ＴＤ（４−１０）のＤ（１０とが、ＴＤ（１−５）
のＤ（４）とＤ（５）と、ＴＤ（１０−１３）のＤ（１
０）とにより上書きされている。この計算では、図４に
示されるＣｌｏａｄとＴｒｆとが考慮されている。図４
に示されるように、Ｉ＄０２の遅延値は、Ｉ＄０１のＴ
ｒｆと、Ｉ＄０１のＣｌｏａｄと、Ｉ＄０３のＣｌｏａ
ｄにのみ依存していて、前段側の正しいＴｒｆとＣｌｏ
ａｄと、後段側のＣｌｏａｄが与えられているので、Ｉ
＄０２はその遅延値がより正しく計算されている。Ｔ＄
０４によってＴ＄０５にＴｒｆが与えられ、Ｔ＄０５に
よってＴ＄０６にＴｒｆとＣｌｏａｄとが与えられ、Ｔ
＄１０によってＴ＄０９にＣｌｏａｄがそれぞれに与え
られているので、ＴＤ（６−９）の計算は正確に行われ
ている。ステップＳ３で、Ｔ＄０４のＣｌｏａｄを求め
るためにＴ＄０５が切り出され、Ｔ＄１０のＴｒｆを求
めるためにＴ＆０９が切り出されているので、ＴＤ（１
−４）とＴＤ（１０−１３）は、それらの遅延値が正確
に計算されている。このように、ＴＤ（１−１３）は正
確な値であり、その部分ＴＤ（４−１０）もより正確に
計算されている。Ｔ＄０４とＴ＄０５とＴ＄１０の重複
は、既述の通りの上書きによって精算されている。
ブＴ＄０４〜Ｔ＄１０と、ステップＳ４のプリミティブ
Ｔ＄０４〜Ｔ＄０５と、ステップＳ４のプリミティブＴ
＄１０とが合成される。次の計算が、実行される。 TD(1-13) = TD(1-5)+TD(4-10)+TD(10-13) この計算では、ＴＤ（４−１０）のＤ（４）とＤ（５）
と、ＴＤ（４−１０）のＤ（１０とが、ＴＤ（１−５）
のＤ（４）とＤ（５）と、ＴＤ（１０−１３）のＤ（１
０）とにより上書きされている。この計算では、図４に
示されるＣｌｏａｄとＴｒｆとが考慮されている。図４
に示されるように、Ｉ＄０２の遅延値は、Ｉ＄０１のＴ
ｒｆと、Ｉ＄０１のＣｌｏａｄと、Ｉ＄０３のＣｌｏａ
ｄにのみ依存していて、前段側の正しいＴｒｆとＣｌｏ
ａｄと、後段側のＣｌｏａｄが与えられているので、Ｉ
＄０２はその遅延値がより正しく計算されている。Ｔ＄
０４によってＴ＄０５にＴｒｆが与えられ、Ｔ＄０５に
よってＴ＄０６にＴｒｆとＣｌｏａｄとが与えられ、Ｔ
＄１０によってＴ＄０９にＣｌｏａｄがそれぞれに与え
られているので、ＴＤ（６−９）の計算は正確に行われ
ている。ステップＳ３で、Ｔ＄０４のＣｌｏａｄを求め
るためにＴ＄０５が切り出され、Ｔ＄１０のＴｒｆを求
めるためにＴ＆０９が切り出されているので、ＴＤ（１
−４）とＴＤ（１０−１３）は、それらの遅延値が正確
に計算されている。このように、ＴＤ（１−１３）は正
確な値であり、その部分ＴＤ（４−１０）もより正確に
計算されている。Ｔ＄０４とＴ＄０５とＴ＄１０の重複
は、既述の通りの上書きによって精算されている。
【００３２】本実施の形態では、既述の実施の形態の効
果があり、更に、出力テーブルの関数の２次元化にも対
応しているので、階層遅延計算がより正確になる。
果があり、更に、出力テーブルの関数の２次元化にも対
応しているので、階層遅延計算がより正確になる。
【００３３】
【発明の効果】本発明による階層化設計の遅延計算方法
は、階層境界の遅延値を正確に求めることにより、多様
な階層の部分連鎖と全体連鎖の遅延関係をより正確にす
ることができ、既存計算値を設計過程で活用することが
できる。
は、階層境界の遅延値を正確に求めることにより、多様
な階層の部分連鎖と全体連鎖の遅延関係をより正確にす
ることができ、既存計算値を設計過程で活用することが
できる。
【図面の簡単な説明】
【図１】図１は、本発明による階層化設計の遅延計算方
法の実施の形態を示す回路図である。
法の実施の形態を示す回路図である。
【図２】図２は、本発明による階層化設計の遅延計算方
法の実施の多の形態を示す回路図である。
法の実施の多の形態を示す回路図である。
【図３】図３は、本発明による階層化設計の遅延計算方
法の実施の更に他の形態を示す回路図である。
法の実施の更に他の形態を示す回路図である。
【図４】図４は、遅延を解析する回路図である。
【図５】図５は、公知の階層化設計の遅延計算方法を示
す回路図である。
す回路図である。
Ｔ＄０１〜Ｔ＄１３…全体連鎖 Ｔ＄０４〜Ｔ＄１０…第１部分連鎖 Ｔ＄０１〜Ｔ＄０３，Ｔ＄１１〜Ｔ＄１３…第２部分連
鎖 Ｔ＄０１〜Ｔ＄０５，Ｔ＄０９〜Ｔ＄１３…第３部分連
鎖 Ｔ＄０４〜Ｔ＄０５，Ｔ＄０９〜Ｔ＄１０…複数連鎖要
素 Ｔ＄０５，Ｔ＄０９…端部の連鎖要素 ＴＤ（４−１０）…第１遅延量 ＴＤ（１−５），ＴＤ（９−１３）…第２遅延量 Ｄ５，Ｄ９…第３遅延量 ＴＤ（１−４），ＴＤ（１０−１３）…第４遅延量 Ｔ＄０４，Ｔ＄１０…第１部分連鎖の端部領域 Ｔ＄０４〜Ｔ＄０５…重複部分
鎖 Ｔ＄０１〜Ｔ＄０５，Ｔ＄０９〜Ｔ＄１３…第３部分連
鎖 Ｔ＄０４〜Ｔ＄０５，Ｔ＄０９〜Ｔ＄１０…複数連鎖要
素 Ｔ＄０５，Ｔ＄０９…端部の連鎖要素 ＴＤ（４−１０）…第１遅延量 ＴＤ（１−５），ＴＤ（９−１３）…第２遅延量 Ｄ５，Ｄ９…第３遅延量 ＴＤ（１−４），ＴＤ（１０−１３）…第４遅延量 Ｔ＄０４，Ｔ＄１０…第１部分連鎖の端部領域 Ｔ＄０４〜Ｔ＄０５…重複部分
Claims (3)
- 【請求項１】全体連鎖を分割して第１部分連鎖と第２部
分連鎖とを生成することと、 前記第１部分連鎖の第１遅延量を計算することと、 前記第１部分連鎖の端部領域の複数連鎖要素と前記第２
部分連鎖とからなる第３部分連鎖を生成することと、 前記第３部分連鎖の第２遅延量を計算することと、 前記第３部分連鎖から前記複数連鎖要素の端部の連鎖要
素を切り離して前記連鎖要素の第３遅延量を計算するこ
とと、 前記第２遅延量から前記第３遅延量を減算して第４遅延
量を計算することと、 前記第１遅延量に前記第４遅延量を連鎖要素ごとに上書
きして全体連鎖の遅延量を計算することとを含む階層化
設計の遅延計算方法。 - 【請求項２】請求項１において、 前記複数連鎖要素の端部の前記連鎖要素は、複数である
階層化設計の遅延計算方法。 - 【請求項３】全体連鎖から第１部分連鎖と第２部分連鎖
とを生成することと、ここで、前記第１部分連鎖と前記
第２部分連鎖とは前記第１部分連鎖と前記第２部分連鎖
のそれぞれの端部領域の複数連鎖要素が重複する重複部
分を備えており、 前記第１部分連鎖の第１遅延量と前記第２部分連鎖の第
２遅延量をそれぞれに計算することと、 前記第１部分連鎖から前記重複部分の端部の連鎖要素を
切り離すことと、 前記連鎖要素の第３遅延量を計算することと、 前記第２遅延量から前記第３遅延量を減算して第４遅延
量を計算することと、 前記第１遅延量に前記第４遅延量を要素ごとに上書きす
ることとを含む階層化設計の遅延計算方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000108604A JP2001290855A (ja) | 2000-04-10 | 2000-04-10 | 階層化設計の遅延計算方法 |
| US09/828,778 US6493660B2 (en) | 2000-04-10 | 2001-04-10 | Delay time calculating method for use in hierarchical design |
| EP01107878A EP1146445A3 (en) | 2000-04-10 | 2001-04-10 | Delay time calculating method for use in hierarchical design |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000108604A JP2001290855A (ja) | 2000-04-10 | 2000-04-10 | 階層化設計の遅延計算方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001290855A true JP2001290855A (ja) | 2001-10-19 |
Family
ID=18621413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000108604A Withdrawn JP2001290855A (ja) | 2000-04-10 | 2000-04-10 | 階層化設計の遅延計算方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6493660B2 (ja) |
| EP (1) | EP1146445A3 (ja) |
| JP (1) | JP2001290855A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4683762B2 (ja) * | 2001-05-10 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置設計方法、半導体装置設計用プログラム、半導体装置設計装置 |
| US9536030B2 (en) * | 2014-06-12 | 2017-01-03 | International Business Machines Corporation | Optimization of integrated circuit physical design |
| US9940431B2 (en) | 2016-01-07 | 2018-04-10 | International Business Machines Corporation | Accurate statistical timing for boundary gates of hierarchical timing models |
| US11513799B2 (en) * | 2019-11-04 | 2022-11-29 | Apple Inc. | Chained buffers in neural network processor |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2993239B2 (ja) * | 1991-11-28 | 1999-12-20 | 株式会社日立製作所 | 階層間ディレイ配分方法 |
| JPH07287051A (ja) * | 1994-04-20 | 1995-10-31 | Fujitsu Ltd | 論理シミュレータ用入力データ作成装置 |
| US5629860A (en) * | 1994-05-16 | 1997-05-13 | Motorola, Inc. | Method for determining timing delays associated with placement and routing of an integrated circuit |
| JP3213198B2 (ja) * | 1995-03-15 | 2001-10-02 | 株式会社東芝 | 集積回路の電力評価方法 |
| JPH10124563A (ja) * | 1996-08-27 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 論理回路の遅延計算方法、その遅延計算装置及び遅延ライブラリの遅延データ計算方法 |
| US6304998B1 (en) * | 1997-03-27 | 2001-10-16 | Fujitsu Limited | Method of manufacturing integrated circuit device |
| JPH10283389A (ja) * | 1997-04-09 | 1998-10-23 | Fujitsu Ltd | Ｌｓｉ回路の論理検証方法 |
| JPH10270564A (ja) * | 1997-03-27 | 1998-10-09 | Fujitsu Ltd | 半導体集積回路装置の製造方法 |
-
2000
- 2000-04-10 JP JP2000108604A patent/JP2001290855A/ja not_active Withdrawn
-
2001
- 2001-04-10 US US09/828,778 patent/US6493660B2/en not_active Expired - Fee Related
- 2001-04-10 EP EP01107878A patent/EP1146445A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US20010029598A1 (en) | 2001-10-11 |
| EP1146445A2 (en) | 2001-10-17 |
| US6493660B2 (en) | 2002-12-10 |
| EP1146445A3 (en) | 2003-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6543041B1 (en) | Method and apparatus for reducing signal integrity and reliability problems in ICS through netlist changes during placement | |
| JPH02144674A (ja) | 論理回路シミュレーション装置 | |
| US6360352B2 (en) | Digital circuit layout techniques | |
| US6192508B1 (en) | Method for logic optimization for improving timing and congestion during placement in integrated circuit design | |
| US6601226B1 (en) | Tightloop method of timing driven placement | |
| JP2001014368A (ja) | クロック解析装置およびクロック解析方法 | |
| JP2001290855A (ja) | 階層化設計の遅延計算方法 | |
| US6810505B2 (en) | Integrated circuit design flow with capacitive margin | |
| CN115705446A (zh) | 集成电路的后仿真方法和装置 | |
| JPH07287051A (ja) | 論理シミュレータ用入力データ作成装置 | |
| US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
| JPH0793386A (ja) | Ｌｓｉ実装設計システム | |
| JP3280771B2 (ja) | ファンアウト分解方法 | |
| JP5287540B2 (ja) | 回路設計装置および回路設計プログラム | |
| US7240302B1 (en) | Method and apparatus for relocating elements in a floorplan editor | |
| JP3127877B2 (ja) | 配線容量算出装置 | |
| JP3144785B2 (ja) | 信号遅延時間計算方法 | |
| JPH06310601A (ja) | レイアウト設計方法 | |
| JP2002032427A (ja) | Ｌｓｉの接続検証装置、接続検証方法および接続検証プログラムを記録した媒体 | |
| JP2961970B2 (ja) | 論理シミュレータ | |
| JP2014170575A (ja) | 回路設計装置および回路設計プログラム | |
| JP5565493B2 (ja) | 回路設計装置および回路設計プログラム | |
| JP3004166B2 (ja) | 論理シミュレーションネットリストとバックアノテーション方法 | |
| JP3702475B2 (ja) | 回路自動生成装置 | |
| JP3037263B2 (ja) | ブールの充足可能性を実現する構成可能ハードウェアシステム及びそのための方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070703 |