JP5565493B2 - 回路設計装置および回路設計プログラム - Google Patents

回路設計装置および回路設計プログラム Download PDF

Info

Publication number
JP5565493B2
JP5565493B2 JP2013077739A JP2013077739A JP5565493B2 JP 5565493 B2 JP5565493 B2 JP 5565493B2 JP 2013077739 A JP2013077739 A JP 2013077739A JP 2013077739 A JP2013077739 A JP 2013077739A JP 5565493 B2 JP5565493 B2 JP 5565493B2
Authority
JP
Japan
Prior art keywords
wiring
display
unit
noise
circuit design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013077739A
Other languages
English (en)
Other versions
JP2013152748A (ja
Inventor
陽一郎 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013077739A priority Critical patent/JP5565493B2/ja
Publication of JP2013152748A publication Critical patent/JP2013152748A/ja
Application granted granted Critical
Publication of JP5565493B2 publication Critical patent/JP5565493B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本件は、回路設計装置および回路設計プログラムに関する。
一般に、LSI(Large Scale Integrated circuit)等の集積回路の物理設計としてのレイアウト階層設計においては、セル配置およびセル間配線を行なった時点で、その配線データに基づいて、スタティックノイズチェック(平行配線長チェック)が実行される。そのスタティックノイズチェックはバッチ式のプログラムを実行することにより行なわれ、オペレータは、そのチェック結果を参照して配線の修正を行なっている。ここで、バッチ式プログラムが用いられるのは、設計対象の集積回路における全てのネットのそれぞれをチェック対象配線(Victimネット)としてチェックを行なうためには、取り扱うべき配線データの量が膨大だからである。
このとき、チェック結果を、GUI(Graphical User Interface)機能を有するCAD(Computer Aided Design)システムに取り込み、チェック対象配線と影響配線との配線ペアの表示を行なったり、当該チェック結果に基づきチェック対象配線の配線修正を行なうとともに、修正後の配線ペアの再チェックを行なったりする技術が知られている。
特開平6−243197号公報
しかしながら、チェック結果に応じてチェック対象配線の修正を闇雲に行なっても、修正後に別の配線が影響配線となってエラーが生じることが多々ある。このようなエラーの発生は、高密度高性能な近年のLSI設計において大きな問題になっている。
例えば図20(A)に示すように、チェック結果として、平行配線長ノイズエラーが発生した配線ペア、修正対象配線(Victim;注目配線)および影響配線(Aggressor1)が表示部に表示されたものとする。このとき、オペレータは、表示部を参照しながら、平行配線長ノイズエラーを回避すべく、修正対象配線と影響配線との隣接間隔を広げ平行区間長を短くする修正を、修正対象配線に対して行なう。この修正によって、修正後の配線と影響配線との間のエラーが解消されたとしても、図20(B)に示すように、修正前にはエラーの発生していなかった他の影響配線(Aggressor2)によって平行配線長ノイズエラーが生じることがある。オペレータは、このような平行配線長ノイズエラーが全く生じなくなるまで、配線修正を繰り返し行なうことになる。
本件の目的の1つは、GUI機能を利用してスタティックノイズの改善を効率よく行なえるようにすることである。
本件の回路設計装置は、ノイズチェック結果に基づき回路設計を行なうものであって、表示部と、前記表示部の制御を行なう表示制御部と、注目配線を指定する指定部と、前記指定部によって指定された前記注目配線のノイズチェック対象となる配線区間を有する全ての配線を、影響配線として、配線結果を保持するデータベースから抽出する影響配線抽出部と、前記注目配線および前記影響配線のそれぞれのスラック値を、各配線のディレイ値および最大許容ディレイ値に基づいて算出するスラック値算出部とを有し、前記表示制御部は、前記注目配線と前記影響配線抽出部によって抽出された前記影響配線とを前記表示部で表示する制御を行なう。
また、本件の回路設計装置は、ノイズチェック結果に基づき回路設計を行なうものであって、表示部と、前記表示部の制御を行なう表示制御部と、注目配線を指定する指定部と、前記指定部によって指定された前記注目配線のノイズチェック対象となる配線区間を有する全ての配線を、影響配線として、配線結果を保持するデータベースから抽出する影響配線抽出部と、前記注目配線および前記影響配線のそれぞれについて、各配線がノイズの影響を受ける配線である被害配線の数と、各配線がノイズの影響を与える配線である加害配線の数とを、前記ノイズチェック結果から取得する被害/加害配線数取得部とを有し、前記表示制御部は、前記注目配線と前記影響配線抽出部によって抽出された前記影響配線とを前記表示部で表示するとともに、前記被害配線の数および前記加害配線の数を、各配線に対応させテーブルとして前記表示部で表示する制御を行なう。
本件の回路設計プログラムは、ノイズチェック結果に基づき回路設計を行なう回路設計装置としてコンピュータを機能させるものであって、上述した表示制御部,指定部,影響配線抽出部およびスラック値算出部として、前記コンピュータを機能させ、前記表示制御部は、前記注目配線と前記影響配線抽出部によって抽出された前記影響配線とを前記表示部で表示するとともに、各配線毎に算出された前記スラック値を、各配線に対応させて前記表示部で表示する制御を行なうように、前記コンピュータを機能させる。
また、本件の回路設計プログラムは、ノイズチェック結果に基づき回路設計を行なう回路設計装置としてコンピュータを機能させるものであって、上述した表示制御部,指定部,影響配線抽出部および被害/加害配線数取得部として、前記コンピュータを機能させ、前記表示制御部は、前記注目配線と前記影響配線抽出部によって抽出された前記影響配線とを前記表示部で表示するとともに、前記被害配線の数および前記加害配線の数を、各配線に対応させテーブルとして前記表示部で表示する制御を行なうように、前記コンピュータを機能させる。
開示の技術では、指定された注目配線のノイズチェック対象となる配線区間を有する全ての配線が、影響配線として抽出され、注目配線とともに全ての影響配線が表示部で表示される。つまり、ノイズエラーの発生している配線のみならず、ノイズエラーは発生していないが注目配線に近接していてノイズチェック対象となる配線区間を有する配線も影響配線として抽出されて表示される。
これにより、オペレータは、表示部において、注目配線に対しノイズの影響を与える可能性のある配線区間を有する全ての影響配線を参照しながら、注目配線の配線修正を行なうことができる。従って、オペレータは、配線修正に伴って平行配線長ノイズエラーが生じ得る影響配線を全て認識しながら配線修正を行なえ、GUI機能を利用してスタティックノイズの改善を効率よく行なえる。
また、スラック値が配線毎に表示されるので、オペレータは、スラック値の大きい影響配線における平行配線区間を、優先的に配線修正を行なうべき区間として直ちに認識することができる。従って、オペレータは、注目配線のどこを修正すべきであるかに関する情報を認識しながら配線修正を行なえ、GUI機能を利用してスタティックノイズの改善を効率よく行なえる。
さらに、被害配線の数および加害配線の数が、各配線に対応させテーブルとして表示されるので、オペレータは、加害ネット数/被害ネット数の多い配線を選択し、その配線についてノイズ改善の配線修正を優先的に行なうことで、作業数や手戻り数を少なくすることができる。
また、回路設計対象全体におけるノイズ値分布が表示されるので、オペレータは、ノイズ値合計の高いエリアを認識することができ、GUI機能を利用してスタティックノイズの改善を効率よく行なえる。
本実施形態の回路設計装置の機能構成を示すブロック図である。 (A)〜(C)はいずれもLSI設計を行なう際の階層化形態を説明する図である。 スタティックノイズチェック(1対1ノイズ値の算出/判定)について説明すべく具体的なネットパスのモデルを示す図である。 図1に示す回路設計装置によるLSI設計手順を説明するフローチャートである。 (A)および(B)は図1に示すノイズチェック部の動作を説明するフローチャートである。 エラー判定(信号波形の最終エッジ発生タイミング判定)について具体的に説明するタイミングチャートである。 ノイズチェック結果の表示動作を伴うセル配置・配線修正手順を説明するフローチャートである。 第1表示モードによる具体的な表示例を示す図である。 第2表示モードによる具体的な表示例を示す図である。 第3表示モードによる具体的な表示例を示す図である。 第4表示モードによる具体的な表示例を示す図である。 第5表示モードによる具体的な表示例を説明する図である。 第5表示モードによる具体的な表示例を示す図である。 第5表示モードによる具体的な表示例を示す図である。 第6表示モードによる具体的な表示例を説明する図である。 第6表示モードによる具体的な表示例を示す図である。 第6表示モードによる具体的な表示例を示す図である。 第1,第2,第4および第5表示モードを組み合わせた場合の具体的な表示例を示す図である。 図18に示す表示例に基づいて配線修正を行なった後の具体的な表示例を示す図である。 (A)および(B)は配線修正手順の例を説明する図である。
以下、図面を参照して本発明の実施の形態を説明する。
〔1〕本実施形態の構成
まず、図2(A)〜(C)を参照しながら、LSI設計を行なう際の階層化形態について説明する。
図2(A)および図2(B)に示すように、LSI設計を行なう際、設計対象のLSIチップ1は、例えば最上位階層であるチップレベル,中位階層であるサブチップレベルおよび最下位階層であるLSG(Layout Sub Group)レベルの3つに階層化される。そして、サブチップレベルもしくは最下層のLSGレベルでセル配置/セル間配線が行なわれる。なお、本実施形態では、サブチップレベルでセル配置/セル間配線を行なう。
図2(A)において、符号1aはサブチップ、1bはLSG、1cは外部入出力領域(External I/O area)、1dはカスタムマクロ、1eはサブチップ1aもしくはLSG1b内のスタンダードセルを示している。なお、カスタムマクロ1dは、スタンダードセル1eに比べてサイズが巨大なマクロセルであって、プリミティブなRAM,ROM,RFなどのラージセルのことである。
このようなカスタムマクロ1dは、スタンダードセル1eと同様に取り扱われ、図2(C)に示すように、サブチップ1aもしくはLSG1bにおいて、スタンダードセル1eとともに配置される。そして、配置されたカスタムマクロ1dやスタンダードセル1eやモジュールピン1fの間にワイヤ&ビア1gの配線が施される。
さて、図1は、例えば図2(A)〜(C)に示すようなLSIチップ1を設計対象とする本実施形態の回路設計装置10の機能構成を示すブロック図である。この図1に示すように、本実施形態の回路設計装置10は、HDLデータベース11,セルライブラリ12,論理・配置・配線データベース13,情報作成部20,表示部30,レイアウト修正部40,タイミングチェック部50およびノイズチェック部60を有している。
HDLデータベース11は、ハードウェア技術言語であるVerilogやVHDL等のHDL(Hardware Description Language)によって記述された、回路設計対象についての設計情報を保存する。
セルライブラリ12は、回路設計やスタティックタイミング解析やスタティックノイズチェックなどに必要になる、カスタムマクロ1dやスタンダードセル1eに係る各種情報を保存する。
論理・配置・配線データベース(設計データベース)13は、設計情報やセルに係る各種情報などに基づいて得られた、論理合成結果(図4のステップS12参照)や、サブチップ1a毎のセル配置結果/セル間配線結果(図4のステップS16参照)を保存する。また、論理・配置・配線データベース13は、各サブチップでの設計完了後にチップ上の配線を行なって得られる、回路設計対象全体の配置結果/配線結果(図4のステップS20参照)を保存する。
なお、上述したデータベース11,13やライブラリ12は、ハードディスク等の記憶装置によって構成される。
情報作成部20は、論理・配置・配線データベース13に保存される配置結果/配線結果に基づいて、タイミングチェック部50およびノイズチェック部60でのチェックに必要な配置情報および配線情報を作成する。ここで、配置情報は、配置後のマクロ1dやセル1eに関する情報で、この配置情報には、配置後のマクロ1dやセル1eについての配置位置(座標情報),インスタンス名,回転・反転情報などが含まれている。また、配線情報は、配置後のマクロ1dやセル1eの間における配線に関する情報で、この配線情報には、配線位置情報,通過ビア位置情報,配線層情報などが含まれている。
表示部30は、後述する表示情報作成部54,67によって表示状態を制御され、これらの表示情報作成部54,67によって作成された表示情報を表示する。この表示部30では、後述するごとくノイズチェック部60によって得られる1対1チェックリストや1対2チェックリストが表示される。また、表示部30では、後述するごとくタイミングチェック部50によって得られるタイミング解析結果がATW(Arrival Timing Window)で表示される。さらに、表示部30では、図7〜図19を参照しながら後述する第1〜第6表示モードでの表示が行なわれる。なお、表示部30は、CRT(Cathode Ray Tube),LCD(Liquid Crystal Display)などの表示装置によって構成される。
レイアウト修正部40は、表示部30を参照したオペレータによって操作されるキーボード,マウス等の入力操作機器、および、この入力操作機器と上記処理部との間のインタフェースによって構成される。このレイアウト修正部40は、ノイズチェック後(ノイズエラー発生時)に、オペレータの操作によって修正対象配線(注目配線/注目ネット)を指定する指定部として機能する。また、レイアウト修正部40は、オペレータの操作に従って、修正対象配線等の配線情報や、修正対象配線等に係るセル/マクロの配置情報の修正を行なう。そして、レイアウト修正部40は、修正後の配線情報や配置情報を、タイミングチェック部50,ノイズチェック部60,論理・配置・配線データベース13に入力する。さらに、レイアウト修正部40は、オペレータの操作に従って、表示部30での表示状態を、図8〜図19を参照しながら後述する第1〜第6表示モードから選択する機能も果たす。
タイミングチェック部50は、スタティックタイミング解析を行なうもので、タイミング上の問題(信号の遅延/レーシング等のエラー)の有無をチェックする。このタイミングチェック部50は、チェックデータ作成部51,タイミング算出部52,ディレイ値/スラック値算出部53および表示情報作成部54を有している。
チェックデータ作成部51は、情報作成部20からの配置情報および配線情報に基づいて、タイミングチェック用データを作成する。
タイミング算出部52は、セル配置およびセル間配線の結果(上記タイミングチェック用データ)に基づいてスタティックタイミング解析によるディレイシミュレーションを行なうことにより、各配線における信号伝播のタイミングを算出し、タイミングチャートを得る。
ディレイ値/スラック値算出部53は、各配線のディレイ値を算出するとともに、各配線のドライバのタイミング余裕度であるスラック値を算出する。ここで、スラック値とは、ディレイシミュレーションの結果から求められるタイミング余裕度で、サイクルタイムに対するパス到達タイムから計算されるものである。このスラック値は、各パス(配線)のドライバ端子に対して与えられる。このようなスラック値は、各配線に設定された最大許容ディレイ値と各配線毎に算出されたディレイ値との差分として算出される。
なお、配線毎の最大許容ディレイ値は、データベース13に保持されている。また、タイミングチェック部50において得られたタイミングチャート,スラック値,ディレイ値などは、データベース13に保存される。
ここで、上記タイミングチャートは、タイミングチェック部50によるディレイシミュレーション結果として表示部30上のATWで表示される。また、そのATWでの表示を行なうべく取得されたタイミングチャート情報は、後述するエラー判定部66でのタイミング判定に用いられる。
表示情報作成部(表示制御部)54は、タイミング算出部52やディレイ値/スラック値算出部53による算出結果に基づく表示情報を作成し、その表示情報を表示部30で表示するよう表示部30の表示状態を制御する。これにより、タイミングチェック部50で得られたタイミングチャート(ATW),スラック値,ディレイ値などが、表示部30によりオペレータに通知される。
ノイズチェック部60は、セル配置およびセル間配線の結果についてのスタティックノイズチェック(平行配線長チェック)を行なう。このノイズチェック部60は、チェックデータ作成部61,1対1ノイズ値算出部62,1対1ノイズ値判定部63,1対2ノイズ値算出部64,1対2ノイズ値判定部65,エラー判定部66および表示情報作成部67を有している。
チェックデータ作成部61は、情報作成部20からの配置情報および配線情報に基づいて、スタティックノイズチェック用データを作成する。
1対1ノイズ値算出部62は、チェック対象配線(victim)の信号に対し、このチェック対象配線と近接平行する一の影響配線(aggressor)がノイズを載せる度合いを1対1ノイズ値Nv11として算出する。この1対1ノイズ値Nv11は、例えば下記(1)式によって算出される。
Nv11=Σ{Ln×Ka×f(C,L)} (1)
ただし、Nv11は1対1ノイズ値(1:1ノイズ値;victim:aggressor)であり、Lnはある特定ネット(aggressorネット)がvictimネット(チェック対象配線)の隣接領域を平行に走る部分の線長(平行区間長/平行長;例えば図3参照)である。また、Kaはvictimネットとaggressorネットのチェック係数であり、f(C,L)は、距離Lおよび容量Cをパラメータとする緩和関数である。
1対1ノイズ値判定部63は、1対1ノイズ値算出部62によって算出された1対1ノイズ値Nv11が1対1ノイズの制限値Lx1を超えているか否かを判定する。制限値Lx1はvictimネットとaggressorネットとの組合せで決まるものである。この1対1ノイズ値判定部63は、1対1ノイズ値Nv11が制限値Lx1以下である場合(Nv11≦Lx1)、チェック対象配線では、ノイズエラーは発生していないものと判断する。一方、1対1ノイズ値判定部63は、1対1ノイズ値Nv11が制限値Lx1を超えている場合(Nv11>Lx1)、チェック対象配線を、ノイズエラーが発生しているものと判断する。このように判断されたチェック対象配線に関する情報(エラーネットデータ)は、エラーリストとして出力される。ここで、当該エラーリストはデータベース13等に保存されてもよい。
ここで、チェック対象配線(victim)のノイズチェック対象となる影響配線(aggressor)は、例えば以下のように抽出される。つまり、チェック対象配線との間に所定間隔以内の間隔をあけて平行する配線区間を有する配線が、影響配線として抽出される。より具体的には、例えば、チェック対象配線の配線パタンと上記配線区間の配線パタンとの平行間隔が8グリッド以内である場合、このような配線区間を有する配線が影響配線として抽出される。
また、例えば図3では、チェック対象配線(victim)83とそれぞれ距離L1,L2に亘って近接平行する配線区間93a,93bを有する配線が、影響配線(aggressor)93として取り扱われる。そして、この影響配線93における配線区間93a,93bがチェック対象配線83の信号に対しノイズを載せる度合いが、1対1ノイズ値Nv11として算出され、制限値Lx1と比較される。この図5に示すモデルでは、チェック対象配線83は、チェック対象配線ネット(victimネット)80に含まれ、ドライバセル81のドライバ端子81aとレシーバセル82のレシーバ端子82aとを接続する。また、影響配線93は、影響配線ネット(aggressorネット)90に含まれ、ドライバセル91のドライバ端子91aとレシーバセル92のレシーバ端子92aとを接続する。なお、セル81,82,91,92はスタンダードセルやカスタムマクロである。
1対2ノイズ値算出部64は、1対1ノイズ値判定部62によってNv11がLx1以下であると判定されたチェック対象配線に対し、このチェック対象配線と近接平行する2つの影響配線(aggressor1,aggressor2)がノイズを載せる度合いを、1対2ノイズ値Nv12として算出する。この1対2ノイズ値Nv12は、例えば下記(2)式によって算出される。
Nv12=(Nv11a+Nv11b)×Kc (2)
ただし、Nv11aは1対1ノイズ値算出部62により上記(1)式に従って算出された、チェック対象配線(victim)と一方の影響配線(aggressor1)との1対1ノイズ値(1:1ノイズ値;victim:aggressor1)である。Nv11bは1対1ノイズ値算出部62により上記(1)式に従って算出された、チェック対象配線(victim)と他方の影響配線(aggressor2)との1対1ノイズ値(1:1ノイズ値;victim:aggressor2)である。Kcはvictimネットとaggressorネットのチェック係数である。
1対2ノイズ値判定部65は、1対2ノイズ値算出部64によって算出された1対2ノイズ値Nv12が制限値Lx2を超えているか否かを判定するものである。制限値Lx2はvictimネットとaggressorネットとの組合せで決まるものである。この1対2ノイズ値判定部65は、1対2ノイズ値Nv12が制限値Lx2以下である場合(Nv12≦Lx2)、チェック対象配線では、ノイズエラーは発生していないものと判断する。一方、1対2ノイズ値判定部65は、1対2ノイズ値Nv12が制限値Lx2を超えている場合(Nv12>Lx2)、チェック対象配線を、ノイズエラーが発生している可能性の高いエラー候補配線として取り扱う。
エラー判定部66は、タイミング算出部52によって得られたタイミングチャート情報(ATW用データ)をデータベース13から読み出す。そして、エラー判定部66は、そのタイミングチャート情報に基づいて、Nv12>Lx2であると判定されたチェック対象配線における信号波形の最終エッジ発生タイミングと2つの影響配線における信号波形の最終エッジ発生タイミングとを比較する。その比較の結果に応じて、エラー判定部66は、各チェック対象配線(エラー候補配線)のノイズエラーの判定を行なう。このとき、エラー判定部66は、図6を参照しながら具体的に説明するごとく、2つの影響配線(aggressor1,2)の信号波形を合成し、合成された信号波形(2つの信号波形の論理和)の最終エッジ発生タイミングと、チェック対象配線(victim)における信号波形の最終エッジの発生タイミングとを比較する。
ここで、影響配線における合成信号波形の最終の信号変化がチェック対象配線の最終の信号変化よりも後に発生した場合、その信号変化の影響を受けチェック対象配線で発生したノイズのためにチェック対象配線の信号が不安定になる可能性が高くなる。しかしながら、上述したタイミング以外では、チェック対象配線でのノイズ値が制限値をオーバしていても、チェック対象配線の信号は不安定にならないことが判明している。
そこで、合成信号波形の最終エッジの発生タイミングがチェック対象配線における信号波形の最終エッジの発生タイミングよりも遅い場合、エラー判定部66は、そのチェック対象配線(エラー候補配線)でノイズエラーが発生しているものと判定する。そして、そのチェック対象配線に関する情報(エラーネットデータ)は、エラーリストとして出力され、データベース13等に保存される。これに対し、合成信号波形の最終エッジの発生タイミングがチェック対象配線の信号波形の最終エッジの発生タイミング以前であると判定した場合、そのチェック対象配線は、Nv12がLx2をオーバしていてもタイミング的に問題のないものと判断され、エラー候補配線から取り除かれる。
表示情報作成部67は、表示制御部671,影響配線抽出部672,ノイズ値分布算出部673および被害/加害配線数取得部674を有している。
表示制御部671は、ノイズチェック部60によるチェック結果等(エラーリストを含む)に基づく表示情報を作成し、その表示情報を表示部30で表示するよう表示部30の表示状態を制御する。これにより、ノイズチェック部60でのチェック結果等が、表示部30によりオペレータに通知される。
影響配線抽出部672は、後述する第1表示モードの選択時に用いられるもので、オペレータによりレイアウト修正部40から指定された注目配線のノイズチェック対象となる配線区間を有する全ての配線を、影響配線として、データベース13から抽出する。例えば、注目配線との間に所定間隔以内の間隔をあけて平行する配線区間を有する全ての配線が、影響配線として抽出される。この配線区間を、以下、平行配線区間という場合がある。より具体的に、例えば、注目配線の配線パタンと上記配線区間の配線パタンとの平行間隔が8グリッド以内である場合、このような配線区間を有する配線が影響配線として抽出される。
ノイズ値分布算出部673は、後述する第3表示モードの選択時に用いられるもので、ノイズチェック部60のノイズチェック結果、例えば1対1ノイズ値算出部62によって算出されたノイズ値に基づいて、回路設計対象全体(チップ1全体)におけるノイズ値分布を算出する。このノイズ値分布算出部673は、例えば図10に示すごとく、回路設計対象全体(チップ1全体)をマトリクス状に分割して得られる各エリア毎に、そのエリア内で算出されたノイズ値の合計値を算出する。
被害/加害配線数取得部674は、後述する第5,第6表示モードの選択時に用いられる。この被害/加害配線数取得部674は、オペレータ指定の注目配線および影響配線抽出部672で抽出された影響配線のそれぞれについて、被害配線の数(被害ネット数)および加害配線の数(加害ネット数)をノイズチェック結果に基づき取得する。ここで、被害配線(被害ネット)は、各配線がノイズの影響を受ける配線(ネット)であり、加害配線(加害ネット)は、各配線がノイズの影響を与える配線(ネット)である。このとき、被害/加害配線数取得部674は、被害配線/加害配線の数とともに、被害配線/加害配線の配線名(ネット名)も併せて取得する。
ここで、上述した1対1ノイズ値算出部62および1対1ノイズ値判定部63は、スタティックノイズチェック時以外に後述する第2表示モードの選択時にも用いられる。
第2表示モードの選択時、1対1ノイズ値算出部62は、各影響配線において、各平行配線区間が注目配線にノイズを載せる度合いを示す区間ノイズ値Ln×Ka×f(C,L)を
算出する(上記(1)式参照)。また、1対1ノイズ値算出部62は、平行配線区間毎に算
出された区間ノイズ値Ln×Ka×f(C,L)の総和Σ{Ln×Ka×f(C,L)}を各影響配線の全体ノイズ値Nv11として算出する(上記(1)式参照)。なお、第2表示モードの選択時には、1対1ノイズ値算出部62は動作させず、スタティックノイズチェック時に1対1ノイズ値算出部62が配線毎に算出して保存した、区間ノイズ値Ln×Ka×f(C,L)
と全体ノイズ値Nv11とを読み出して用いてもよい。
また、第2表示モードの選択時、1対1ノイズ値判定部63は、1対1ノイズ値算出部62で算出された全体ノイズ値Nv11や区間ノイズ値Ln×Ka×f(C,L)に基づく判定を行なうもので、全体ノイズ値判定部および区間ノイズ判定部としての機能を果たす。ここで、全体ノイズ値判定部は、1対1ノイズ値算出部62によって影響配線毎に算出された全体ノイズ値Nv11が第1制限値Lx1を超えているか否かを判定する。そして、区間ノイ
ズ値判定部は、全体ノイズ値Nv11が第1制限値Lx1を超えていると判定された影響配線について、各区間ノイズ値Ln×Ka×f(C,L)が第2制限値K*Nv11を超えているか否かを判定する。ただし、Kは0<K<1の正値の係数である。
さらに、上述したディレイ値/スラック値算出部53は、スタティックタイミング解析(タイミングチェック)時以外に後述する第4表示モードの選択時にも用いられる。
第4表示モードの選択時、ディレイ値/スラック値算出部53は、オペレータ指定の注目配線および影響配線抽出部672で抽出された影響配線のそれぞれのスラック値を、各配線のディレイ値および最大許容ディレイ値に基づいて算出する。具体的には、各配線毎に、このディレイ値/スラック値算出部53で算出されたディレイ値と、データベース13等から読み出された最大許容ディレイ値との差が、スラック値として算出される。なお、第4表示モードの選択時には、ディレイ値/スラック値算出部53は動作させず、スタティックタイミング解析時にディレイ値/スラック値算出部53が配線毎に算出して保存したディレイ値やスラック値を読み出して用いてもよい。
ここで、表示制御部671は、ノイズチェック部60によりノイズエラーが発生していると判定された場合、オペレータの配線修正を行なう参考情報を表示部30に表示するよう表示部30の表示状態を制御する。その参考情報は、例えば、各種配線情報や、ノイズチェック部60によるチェック結果等(エラーリストを含む)に基づく情報である。このとき、表示制御部671は、ノイズチェック部60によるチェック結果等に基づいて、且つ、後述する第1〜第6表示モードから選択された表示モードで、各種配線情報を表示部30に表示するよう表示部30の表示状態を制御する。
第1表示モードの選択時、表示制御部671は、オペレータ指定の注目配線と影響配線抽出部672で抽出された影響配線とを表示部30で表示する制御を行なう。この第1表示モードによる具体的な表示例については図8を参照しながら後述する。
第2表示モードの選択時、表示制御部671は、第1表示モードによる表示に加え、1対1ノイズ値判定部63により区間ノイズ値Ln×Ka×f(C,L)が第2制限値K*Nv11を超えていると判定された平行配線区間を、ノイズ改善の優先修正箇所として表示部30で強調表示する制御を行なう。このとき、表示制御部671は、1対1ノイズ値判定部63により区間ノイズ値Ln×Ka×f(C,L)が第2制限値K*Nv11以下であると判定された配線区間を、ノイズ改善の修正候補箇所として表示部30で強調表示する制御を行なう。また、表示制御部671は、1対1ノイズ値判定部63により全体ノイズ値Nv11が第
1制限値Lx1以下であると判定された影響配線における平行配線区間を、ノイズ改善の修正候補箇所として表示部30で強調表示する制御を行なう。この第2表示モードによる具体的な表示例については図9を参照しながら後述する。
第3表示モードの選択時、表示制御部671は、ノイズ値分布算出部673により算出された回路設計対象全体(チップ1全体)におけるノイズ値分布を、表示部30で表示する制御を行なう。このノイズ値分布は、表示部30において、第1,第2,第4〜第6表示モードの表示を行なうウィンドウと別のウィンドウで表示される。この第3表示モードによる具体的な表示例については図10を参照しながら後述する。
第4表示モードの選択時、表示制御部671は、第1表示モードによる表示に加え、ディレイ値/スラック値算出部53により各配線毎に算出されたスラック値を、各配線に対応させて表示部30で表示する制御を行なう。このとき、表示制御部671は、各配線の信号伝播方向を示す矢印を、各配線毎に算出されたスラック値に応じた表示状態で、各配線に対応させて表示部30で表示する制御を行なう。また、表示制御部671は、各配線のディレイ値および最大許容ディレイ値を、各配線に対応させて表示部30で表示する制御を行なう。この第4表示モードによる具体的な表示例については図11を参照しながら後述する。
第5表示モードの選択時、表示制御部671は、第2表示モードによる表示に加え、被害/加害配線数取得部674により取得された被害配線(被害ネット)/加害配線(加害ネット)の数を、各配線に対応させテーブルとして表示部30で表示する制御を行なう。その際、表示制御部671は、そのテーブルにおいて、被害配線/加害配線の配線名(ネット名)を表示する制御を行なう。この第5表示モードによる具体的な表示例については図12〜14を参照しながら後述する。
第6表示モードの選択時、表示制御部671は、第5表示モードで表示されたテーブルにおいて、各配線に係る情報を、各配線のスラック値に応じて強調表示する制御を行なう。この第6表示モードによる具体的な表示例については図15〜図17を参照しながら後述する。
なお、上述した第1,第2,第4〜第6表示モードによる表示は、表示部30で表示される同一ウィンドウで行なわれてもよいし、それぞれ異なるウィンドウで行なわれてもよい。また、第5,第6表示モードにおけるテーブルの表示は、別個のウィンドウで行なわれてもよい。
また、上述した情報作成部20,レイアウト修正部40の一部,タイミングチェック部50およびノイズチェック部60としての機能は、CPU(Central Processing Unit)等の処理部が所定の回路設計プログラムを実行することによって実現される。
〔2〕本実施形態の動作および効果
〔2−1〕回路設計装置10によるLSI設計手順
次に、上述のごとく構成された回路設計装置10の動作について、図4〜図19を参照しながら説明する。
図4に示すフローチャート(ステップS11〜S24)に従って、図1に示す回路設計装置10によるLSI設計手順を説明する。
まず、RTL(Register Transfer Level)での設計を行ない(ステップS11)、論理合成を行ない(ステップS12)、フロアプランおよび階層分割(ここではチップ1からサブチップ1aへの分割)を行なう(ステップS13)。この時点で、タイミングチェック部50において、セル間の論理長に基づきスタティックタイミング解析によるディレイシミュレーションが行なわれる(ステップS14)。論理長に基づくスタティックタイミング解析を行なった結果、タイミング上の問題(例えば信号の遅延/レーシング等のエラー)がある場合には、ステップS13に戻って、再度、フロアプランおよび階層分割を行なう。一方、タイミング上の問題が生じていない場合、階層分割された各サブチップ1aについての設計が行なわれる(ステップS15)。
各サブチップ1aの設計に際しては、ステップS13でのフロアプラン結果に従って、スタンダードセル1eやカスタムマクロ(ラージセル)1dの配置およびセル間配線を行なう(ステップS16)。そして、タイミングチェック部50において、スタンダードセル1eやカスタムマクロ(ラージセル)1dの配置結果およびこれらのセル1e,1d間の配線結果に基づき、スタティックタイミング解析によるディレイシミュレーションが行なわれる(ステップS17)。これにより、各配線における信号伝播のタイミングチャート(ATW用データ)が取得されるとともに、各配線のドライバのスラック値が算出され、これらのタイミングチャートおよびスラック値がデータベース13等に保存される。
スタティックタイミング解析を行なった結果、タイミング上の問題(例えば信号の遅延/レーシング等のエラー)がある場合には、ステップS16に戻って、再度、セル配置およびセル間配線が行なわれる。一方、タイミング上の問題が生じていない場合には、ノイズチェック部60において、セル配置およびセル間配線の結果についてスタティックノイズチェックが行なわれる(ステップS18)。このスタティックノイズチェックの手順、つまり、図1に示すノイズチェック部60の動作については図5(A)および(B)を参照しながら後述する。
スタティックノイズチェックの結果、エラーリストが得られた場合(つまりノイズエラーが発生している場合;ステップS19のYルート)、ステップS16に戻り、再度、セル配置およびセル間配線が行なわれる。その際、オペレータがセル配置/セル間配線の修正を行なう参考情報として、各種配線情報や、ノイズチェック部60によるチェック結果等(エラーリストを含む)に基づく情報が表示部30で表示される。その表示動作を伴うセル配置・配線修正手順については図7を参照しながら後述する。また、その表示動作に係る第1〜第6表示モードについては図8〜図19を参照しながら後述する。
このようなステップS16〜S19による処理は、サブチップ1a毎に行なわれる。そして、全てのサブチップ1aについてセル配置およびセル間配線を行ないノイズ値についてエラーが生じていないと判断されると、全てのサブチップ1aの設計結果(セル配置およびセル間配線の結果)を組み合わせチップ1上の配線を行なう(ステップS20)。そして、タイミングチェック部50において、チップ1上の配線結果に基づき、スタティックタイミング解析によるディレイシミュレーションが行なわれる(ステップS21)。これにより、各配線における信号伝播のタイミングチャート(ATW用データ)が取得されるとともに、各配線のドライバのスラック値が算出され、これらのタイミングチャートおよびスラック値がデータベース13等に保存される。
スタティックタイミング解析を行なった結果、タイミング上の問題(例えば信号の遅延/レーシング等のエラー)がある場合には、ステップS15に戻って各サブチップ1aでの設計が再度行なわれるか、または、チップ1上の配線(ステップS20)が再度行なわれる。一方、タイミング上の問題が生じていない場合には、ノイズチェック部60において、チップ1上の配線結果についてのスタティックノイズチェックが、上述したステップS18と同様にして行なわれる(ステップS22)。このスタティックノイズチェックの手順、つまり、図1に示すノイズチェック部60の動作については図5(A)および(B)を参照しながら後述する。
スタティックノイズチェックの結果、エラーリストが得られた場合(つまりノイズエラーが発生している場合;ステップS23のYルート)、ステップS15に戻って各サブチップ1aでの設計が再度行なわれるか、または、チップ1上の配線(ステップS20)が再度行なわれる。そして、このときも、オペレータがセル配置/セル間配線の修正を行なう参考情報として、各種配線情報や、ノイズチェック部60によるチェック結果等(エラーリストを含む)に基づく情報が表示部30で表示される。その表示に係る動作等については、図7〜図19を参照しながら後述する。
上述と同様の処理(ステップS15〜S23)は、ステップS23でN判定となるまで繰り返し実行される。そして、ノイズエラーが発生しなくなった場合(ステップS23のNルート)、チップ1全体の設計結果(セル配置およびセル間配線の結果)に従ってLSIチップ1の製造データを作成し(ステップS24)、LSIチップ1の設計を終了する。
〔2−2〕ノイズチェック部60の動作
次に、図5(A)および図5(B)に示すフローチャート(ステップS30,S40,S31〜S39)に従って、図4のステップS18,S22におけるノイズチェック部60の動作を説明する。
セル配置およびセル間配線を行ないスタティックタイミング解析およびその解析結果の判定を行なうと(図4のステップS16,S17またはS20,S21)、ノイズチェック部60が起動される。これにより、図5(A)に示すように、各チェック対象配線ネット(victimネット)について図5(B)に示すノイズチェック処理が実行され(ステップS30)、その処理によって取得されたエラーリストが出力される(ステップS50)。
ついで、図5(A)のステップS30で実行される処理、つまり図5(B)に示すノイズチェック処理について説明する。
一のチェック対象配線ネット(victimネット)に対して影響を及ぼしうる影響配線ネット(aggressorネット)が、セル間配線の結果からフィルタリングによって抽出される(ステップS31)。この後、1対1ノイズ値算出部62により、チェック対象配線(victim)に対する各影響配線(aggressor)の1対1ノイズ値Nv11が上記(1)式に従って算出される。そして、1対1ノイズ値判定部63により、1対1ノイズ値算出部62によって算出された1対1ノイズ値Nv11が制限値Lx1を超えているか否かが判定される(ステップS32)。
Nv11がLx1を超えている場合、そのチェック対象配線でノイズエラーが発生しているものと判定され(ステップS33のYルート)、エラーネットデータが、エラーリスト(1対1ノイズ値チェック結果)として出力されデータベース13等に保存される(ステップS34)。
一方、Nv11がLx1以下である場合、チェック対象配線(victim)では、ノイズエラーは発生していないものと判定され(ステップS33のNルート)、ノイズチェック部60の処理は、ステップS35へ移行する。このステップS35では、1対2ノイズ値算出部64により、Nv11≦Lx1であると判定されたチェック対象配線(victim)とこのチェック対象配線に影響を及ぼしうる2つの影響配線(aggressor1,2)との1対2ノイズ値Nv12が上記(2)式に従って算出される。そして、1対2ノイズ値判定部65により、1対2ノイズ値算出部64によって算出された1対2ノイズ値Nv12が制限値Lx2を超えているか否かが判定される。
Nv12がLx2以下である場合、チェック対象配線(victim)では、ノイズエラーは発生していないものと判定され(ステップS36のNルート)、ノイズチェック部60は当該チェック対象配線に対する処理を終了する。一方、Nv12がLx2を超えている場合(ステップS36のYルート)、チェック対象配線(victim)は、ノイズエラーが発生している可能性の高いエラー候補配線として取り扱われる。
エラー候補配線が得られると、タイミングチェック部50(タイミング算出部52)によって得られたタイミングチャート情報(ATW用データ)がデータベース13から読出される。そして、エラー判定部66が、そのタイミングチャート情報に基づいて、1対2ノイズ値判定部65によってNv12>Lx2であると判定されたチェック対象配線における信号波形の最終エッジ発生タイミングと2つの影響配線における信号波形の最終エッジ発生タイミングとを比較する。その比較の結果に応じて当該チェック対象配線のノイズエラーの判定が行なわれる(ステップS37)。
より具体的に説明すると、エラー判定部66は、影響配線(aggressor1,2)およびチェック対象配線(victim)における信号波形を、例えば図6に示すようなタイミングチャート(ATW用データ)として得ることができる。そこで、ノイズチェック部60では、まず、図6に示すように、2つの影響配線(aggressor1,2)における信号波形を合成してこれらの信号波形の論理和を得る。そして、その合成信号波形の最終エッジ発生タイミングが、チェック対象配線(victim)における信号波形の最終エッジ発生タイミングよりも遅いか(図6のNG領域)、あるいは、それ以前か(図6のOK領域)を比較/判定する。
最終エッジ発生タイミングの比較の結果、合成信号波形の最終エッジの発生タイミングがチェック対象配線における信号波形の最終エッジの発生タイミングよりも遅い場合(図6のNG領域)、エラー判定部66によって、そのチェック対象配線でノイズエラーが発生しているものと判定される(ステップS38のYルート)。そして、エラーネットデータが、エラーリスト(1対2ノイズ値チェック結果)として出力されデータベース等に保存される(ステップS39)。一方、合成信号波形の最終エッジの発生タイミングがチェック対象配線における信号波形の最終エッジの発生タイミング以前である場合(図6のOK領域)、そのチェック対象配線は、Nv12がLx2をオーバしていてもタイミング的に問題のないものと判断される(ステップS38のNルート)。そして、そのチェック対象配線は、エラー候補配線から取り除かれ、ノイズチェック部60は当該チェック対象配線に対する処理を終了する。
このようなノイズチェック部60を用いることにより、ATW用に取得された各配線における信号伝播のタイミングチャート情報に基づいて、ステップS37で最終エッジ発生タイミングのチェックが行なわれる。そして、そのチェック結果に応じてエラー候補配線のノイズエラーがタイミング的に問題あるか否かが判定され、タイミング的に問題のある配線のみが抽出される。
このようにして抽出された配線のみを対象として修正(再セル配置/再セル間配線)を行なうことにより、ノイズエラーに対応した修正量が低減されるので、エラー回避の修正に要する手間が大幅に削減される。また、レイアウト設計の自由度が大幅に向上しDA(Design Automation)への負担も大幅に低減されるとともに、最適なセル配置やセル間配線を実現することが可能になる。なお、ステップS37と同様の最終エッジ発生タイミングのチェックは、ステップS33でY判定となったチェック対象配線に対して行なわれてもよい。
〔2−3〕ノイズチェック結果の表示動作を伴うセル配置・配線修正手順
次に、図7に示すフローチャート(ステップS51〜S56)に従って、ノイズチェック結果の表示動作を伴うセル配置・配線修正手順を説明する。つまり、ノイズチェック部60によりノイズエラーが発生していると判定され(ステップS19/S23のNルート)、ステップS16/S20で、再度、配線修正等を行なう際の処理手順について説明する。
ノイズチェック部60によりノイズエラーが発生していると判定され、ステップS16/S20に戻ると、表示部30では、図1に示すように、エラーリストがデータベース13等から読み出されて表示される(ステップS51)。このエラーリストは、図5(B)のステップS34,S39で保存されたもので、1:1チェックリスト(1対1ノイズ値チェック結果)および1:2チェックリスト(1対2ノイズ値チェック結果)である。
このエラーリストを参照したオペレータは、修正対象配線の注目配線(Victim)をレイアウト修正部(指定部)40により指定する(ステップS52)。注目配線が指定されると、表示部30では、所定表示モードでの表示が行なわれる(ステップS53)。このとき、所定表示モードは、第1〜第6表示モードの中から予めデフォルトとして設定されている1以上の表示モードであってもよい。また、所定表示モードは、オペレータがレイアウト修正部40により注目配線の指定とともに第1〜第6表示モードの中から選択した1以上の表示モードであってもよい。
これにより、表示部30には、オペレータが注目配線の配線修正等を行なう際に有効な各種参考情報が表示され、その参考情報を参照したオペレータは、レイアウト修正部40を操作してセル配置の修正や注目配線の修正を行なう(ステップS54のYルートからステップS55)。指定した注目配線に係る修正を終了した場合もしくは修正を行なわない場合(ステップS54のNルート)で、且つ、他の注目配線を指定して配線修正等を行なう場合(ステップS56のYルート)は、ステップS52に戻り、同様の処理が行なわれる。一方、指定した注目配線に係る修正を終了した場合もしくは修正を行なわない場合(ステップS54のNルート)で、且つ、他の注目配線を指定して配線修正等を行なわない場合(ステップS56のNルート)は、図4のステップS17またはS21の処理へ移行することになる。
〔2−4〕表示モードの説明
以下、第1〜第6表示モードのそれぞれについて説明する。
〔2−4−1〕第1表示モード
図8は第1表示モードによる具体的な表示例を示す図である。
第1表示モードの選択時には、影響配線抽出部672によって、オペレータがレイアウト修正部40から指定した注目配線の、ノイズチェック対象となる平行配線区間を有する全ての配線が、影響配線として、データベース13から抽出される。このとき、前述したように、注目配線の配線パタンのエッジと平行配線区間の配線パタンのエッジとの間隔が8グリッド以内である場合、このような平行配線区間を有する配線が影響配線として抽出される。
そして、オペレータ指定の注目配線と、影響配線抽出部672で抽出された影響配線とが、図8に示すように、表示制御部671により表示部30で表示される。図8に示す表示例では、オペレータ指定の注目配線(修正対象配線)が実線Victimで示され、ノイズチェック対象となる平行配線区間を有する全ての影響配線4本が点線Aggressor 1-4で示されている。ここで、第1表示モードで表示される影響配線(ネット)は、注目配線との隣接関係でノイズチェック対象となる配線区間を有するものであり、注目配線において実際にノイズエラーを発生させる配線区間を有するだけに限られない。
これにより、ノイズエラーの発生している配線のみならず、ノイズエラーは発生していないが注目配線に近接していてノイズチェック対象となる配線区間を有する配線も影響配線として抽出されて表示される。つまり、オペレータは、表示部30において、注目配線に対しノイズの影響を与える可能性のある平行配線区間を有する全ての影響配線を参照しながら、注目配線の配線修正を行なうことができる。従って、オペレータは、配線修正に伴って平行配線長ノイズエラーが生じ得る影響配線を全て認識しながら配線修正を行なえ、GUI機能を利用してスタティックノイズの改善を効率よく行なえる。
〔2−4−2〕第2表示モード
図9は第2表示モードによる具体的な表示例を示す図である。
第2表示モードの選択時には、表示制御部671によって、第1表示モードによる表示に加え、以下のような表示が行なわれる。
つまり、第1表示モードで抽出・表示される各影響配線において、1対1ノイズ値算出部62によって、各平行配線区間が注目配線にノイズを載せる度合いを示す区間ノイズ値Ln×Ka×f(C,L)が算出される。ここで、図8,図9に示す表示例では、影響配線Aggressor 1-3のそれぞれにおいて平行配線区間は1箇所だけであり、影響配線Aggressor 4において平行配線区間は2箇所ある。
また、1対1ノイズ値算出部62によって、平行配線区間毎に算出された区間ノイズ値Ln×Ka×f(C,L)の総和Σ{Ln×Ka×f(C,L)}が各影響配線の全体ノイズ値Nv11として算出される。ここで、図8,図9に示す表示例では、影響配線Aggressor 1-3のそれぞれにおいて平行配線区間は1箇所だけであるので、これら影響配線Aggressor 1-3の全体ノイズ値Nv11は、1箇所の平行配線区間の区間ノイズ値そのものとなる。また、影響配線Aggressor 4において平行配線区間は2箇所あるので、この影響配線Aggressor 4の全体ノイズ値Nv11は、2箇所の平行配線区間の区間ノイズ値の和となる。なお、これらの区間ノイズ値Ln×Ka×f(C,L)および全体ノイズ値Nv11としては、スタティックノイズチェック時に算出して保存したものをデータベース13等から読み出して用いてもよい。
この後、1対1ノイズ値判定部63によって、1対1ノイズ値算出部62によって影響配線毎に算出された全体ノイズ値Nv11が第1制限値Lx1を超えているか否かが判定される。そして、1対1ノイズ値判定部63によって、全体ノイズ値Nv11が第1制限値Lx1を超えていると判定された影響配線について、各区間ノイズ値Ln×Ka×f(C,L)が第2制限値K*Nv11(0<K<1)を超えているか否かが判定される。
そして、表示制御部671によって、1対1ノイズ値判定部63により区間ノイズ値Ln×Ka×f(C,L)が第2制限値K*Nv11を超えていると判定された平行配線区間は、図9に示すように、ノイズ改善の優先修正箇所として表示部30で強調表示される。このとき、表示制御部671によって、1対1ノイズ値判定部63により区間ノイズ値Ln×Ka×f(C,L)が第2制限値K*Nv11以下であると判定された配線区間は、図9に示すように、ノイズ改善の修正候補箇所として表示部30で強調表示される。また、表示制御部671によって、1対1ノイズ値判定部63により全体ノイズ値Nv11が第1制限値Lx1以下であると判定された影響配線における平行配線区間は、ノイズ改善の修正候補箇所として表示部30で強調表示される。ここで、優先修正箇所は、修正候補箇所よりも修正優先順位が高い部分であり、輝度調整や色変更を行なうことで、修正候補箇所よりも強調されるような表示が行なわれる。なお、図9に示す表示例では、影響配線Aggressor 4における2箇所の平行配線区間のうちの一方が優先修正箇所であり、他方が修正候補箇所となっている。
ここで、上述した優先修正箇所および修正候補箇所の判定基準をまとめると以下のようになる。
Nv11>Lx1(VictimとAggressorとがノイズエラー関係であるとき)
修正候補箇所:区間ノイズ=Ln×Ka×f(C,L)≦Κ*Nv11
優先修正箇所:区間ノイズ=Ln×Ka×f(C,L)>Κ*Nv11
Nv11≦Lx1(VictimとAggressorとがノイズエラー関係でないとき)
修正候補箇所:各隣接区間
これにより、注目配線に対しノイズの影響を大きく与えている平行配線区間が、優先修正箇所として強調表示されるとともに、優先修正箇所ほどではないが注目配線に対しノイズの影響を与えている平行配線区間が修正候補箇所として強調表示される。つまり、オペレータは、表示部30において、注目配線で配線修正を行なうべき箇所を、優先修正箇所および修正候補箇所として認識することができ、さらに、より修正優先度の高い区間を優先修正箇所として認識することができる。従って、オペレータは、注目配線のどこを修正すべきであるかに関する情報を認識しながら配線修正を行なえ、GUI機能を利用してスタティックノイズの改善を効率よく行なえる。
〔2−4−3〕第3表示モード
図10は第3表示モードによる具体的な表示例を示す図である。
第3表示モードの選択時には、ノイズ値分布算出部673によって、ノイズチェック部60で得られるノイズ値(例えば1対1ノイズ値算出部62による算出結果)に基づき、回路設計対象全体(チップ1全体)におけるノイズ値分布が算出される。そして、表示制御部671によって、ノイズ値分布算出部673により算出された回路設計対象全体(チップ1全体)におけるノイズ値分布が、表示部30で表示される。
ノイズ値分布表示は、例えば図10に示すごとく行なわれる。この図10に示す表示例(上段右側)では、回路設計対象全体(チップ1全体)がマトリクス状に14×12のエリアに分割される。そして、各エリアの輝度調整や色変更を行なうことで、各エリアで算出されたノイズ値の合計値に応じた複数段階(図10では5段階)の表示が行なわれる。このとき、ノイズ値が大きいエリアほどより強調的な表示が行なわれる。また、このノイズ値分布表示は、表示部30において第1,第2,第4〜第6表示モードの表示を行なうウィンドウと別のウィンドウで表示される。
ノイズ値合計の高いエリアは、熱が多く発生したり誤作動の可能性が高いものと考えられ、図10に示すように回路設計対象全体(チップ1全体)におけるノイズ値分布を表示することで、オペレータは、表示部30において、そのようなエリアを直ちに認識することができる。オペレータは、そのようなエリアを認識して選択し、他の表示モード(第1,第2,第4〜第6表示モード)による表示を参照しながら配線修正を行なえ、GUI機能を利用してスタティックノイズの改善を効率よく行なえる。
なお、図10に示すノイズ分布表示状態でオペレータが特定セルをクリックすることにより、第3表示モードから、その特定セルの内容を他の表示モード(第1,第2,第4〜第6表示モード)で表示する状態へ移行する構成をそなえてもよい。これにより、オペレータは、第3表示モードからそのエリアにおけるより詳細な表示モードに移行し、注目配線の配線修正等の処理を直ちに行なうことができ、より効率よく配線修正を行なうことができる。
〔2−4−4〕第4表示モード
図11は第4表示モードによる具体的な表示例を示す図である。
第4表示モードの選択時には、表示制御部671によって、第1表示モードによる表示に加え、以下のような表示が行なわれる。
つまり、第1表示モードで抽出・表示される注目配線および影響配線のそれぞれのスラック値が、ディレイ値/スラック値算出部53によって、各配線のディレイ値および最大許容ディレイ値に基づいて算出される。具体的には、各配線毎に、このディレイ値/スラック値算出部53で算出されたディレイ値と、データベース13等から読み出された最大許容ディレイ値との差が、スラック値として算出される。なお、スラック値としては、スタティックタイミング解析時に算出して保存したものを、データベース13等から読み出して用いてもよい。
そして、表示制御部671によって、第1表示モードによる表示に加え、図11に示すように、ディレイ値/スラック値算出部53により各配線毎に算出されたスラック値が、各配線のディレイ値および最大許容ディレイ値とともに表示部30で表示される。また、図11に示すように、各配線の信号伝播方向(タイミング方向)を示す矢印が、各配線毎に算出されたスラック値に応じた表示状態で、各配線に沿って表示部30で表示される。このとき、各矢印の輝度調整や色変更を行なうことで、各配線のスラック値の大きさ(タイミング余裕度)に応じた複数段階(図11では3段階)の表示が行なわれる。なお、図11では、矢印の線種(点線,破線,一点鎖線)を変えることで、矢印の段階表示が示されている。
これにより、スラック値,ディレイ値,最大許容ディレイ値(MAX値)が配線毎に表示されるとともに、各配線の信号伝播方向を示す矢印が、タイミング余裕度に応じた表示状態(色分け表示)で表示される。つまり、オペレータは、表示部30において、スラック値の大きい配線(タイミングに余裕のある配線)を、表示状態によって一目で認識できる。また、オペレータは、表示部30に表示されたスラック値,ディレイ値,最大許容ディレイ値を参照することで、スラック値の大きい影響配線における平行配線区間を、優先的に配線修正を行なうべき区間として直ちに認識することができる。従って、オペレータは、注目配線のどこを修正すべきであるかに関する情報を認識しながら配線修正を行なえ、GUI機能を利用してスタティックノイズの改善を効率よく行なえる。
〔2−4−5〕第5表示モード
図12は第5表示モードによる具体的な表示例を説明する図、図13および図14は第5表示モードによる具体的な表示例を示す図である。
第5表示モードの選択時には、表示制御部671によって、例えば図12に示す第2表示モードによる表示に加え、以下のような表示が行なわれる。
つまり、第2表示モードで表示される注目配線および影響配線のそれぞれについて、被害/加害配線数取得部674によって、被害配線の数および加害配線の数が、それぞれ被害ネット数および加害ネット数として、ノイズチェック結果に基づき取得される。このとき、被害配線/加害配線の数とともに、被害配線/加害配線の配線名(ネット名)も併せて取得される。なお、図12〜図17に示す表示例では、注目配線のネット名(配線名)をV、4つの影響配線のネット名(配線名)をそれぞれA1〜A4としている。
そして、表示制御部671によって、図12に示す第2表示モードによる表示に加え、被害/加害配線数取得部674で取得された被害配線(被害ネット)/加害配線(加害ネット)の数が、図13に示すごきテーブルとして、各配線に対応させた状態で表示部30で表示される。その際、そのテーブルにおいて、被害配線/加害配線の配線名(ネット名)も表示される。このテーブルは、図12に示す第2表示モードによる表示ウィンドウ内に表示されてもよいし、図12に示す第2表示モードによる表示ウィンドウとは別のウィンドウで表示されてもよい。
図13に示すテーブルを参照することで、オペレータ指定の注目配線Vは、配線A1,A2,A3,A4からノイズの影響を受け配線A1,A2,A3にノイズの影響を与えることが分かる。また、図13に示すテーブルでは、影響配線A1,A3は、いずれも、配線Vからノイズの影響を受け配線Vにノイズの影響を与えることが分かる。同様に、影響配線A2は、配線Vからノイズの影響を受け配線V, otherにノイズの影響を与えることが分かる。ここで、配線A3が影響を与える配線otherは、図12の表示例では表示されない配線であって、配線A3と隣接関係にある配線である。そして、影響配線A4は、他配線からノイズの影響を受けないが配線Vにノイズの影響を与えることが分かる。ここで、各配線における信号強度によっては、他配線にノイズの影響を与えるが他配線からノイズの影響を受けない場合もあり、被害ネット数と加害ネット数とは必ずしも一致しない。
このようなテーブルを参照したオペレータは、加害ネット数/被害ネット数の多い配線を選択し、その配線についてノイズ改善の配線修正を優先的に行なうことで、作業数や手戻り数を少なくすることができる。例えば、図13に示すテーブルを参照したオペレータは、まず、配線Vを選択し、その配線Vの修正を行なう。このとき、オペレータが、図12に破線で示すごとく配線Vの修正を行なった場合、その配線修正結果について、被害/加害配線数取得部674によって、再度、被害ネット数および加害ネット数や、ネット名が取得され、図13に示すテーブルは、図14に示すように書き換えられて表示される。
ここで、図12に示すような配線修正を行なった後のテーブル(図14)では、注目配線Vは、配線A2,A3からノイズの影響を受け配線A2,A3にノイズの影響を与えることが分かる。また、影響配線A1,A4は、いずれも他配線からノイズの影響を受けず且つ他配線にノイズの影響も与えないことが分かる。影響配線A2,A3については、図12に示すテーブルにおける状態と何ら変わっていない。この図14に示すテーブルを参照したオペレータは、次に、影響配線A2もしくはA3を対象とした配線修正を行なうことになる。
〔2−4−6〕第6表示モード
図15は第6表示モードによる具体的な表示例を説明する図、図16および図17は第6表示モードによる具体的な表示例を示す図である。
第6表示モードの選択時には、表示制御671によって、例えば、図15に示す第2表示モードによる表示および図16に示すテーブル表示に加え、以下のような表示が行なわれる。なお、図15は、図12に示す表示例において注目配線Vの配線修正を行なった後の配線状態を示しており、図16は、図12に示す配線修正を行なった後のテーブル(図14)に対し、第6表示モードによる表示を行なった状態を示している。
第6表示モードの選択時には、第4表示モードと同様、各配線のスラック値が取得され、表示制御部671によって、図16に示すように、第5表示モードで表示されたテーブルにおける各配線に係る情報が、各配線のスラック値に応じて強調表示される。また、第4表示モードと同様、図15に示すように、配線修正対象の配線A2,A3について、スラック値,ディレイ値および最大許容ディレイ値が表示部30で表示され、信号伝播方向(タイミング方向)を示す矢印もスラック値に応じた表示状態で各配線に沿って表示部30で表示される。
このとき、配線A2のスラック値は5(MAX値400)、配線A3のスラック値は140(MAX値400)であり、配線A2についてはタイミングの余裕がほとんど無く、配線3についてはタイミングに余裕がある。このため、配線A2は、ディレイ的に修正が厳しいものとし、図16に示すテーブルでは、配線A2に係る情報について網がけ表示が行なわれ、オペレータに対し配線A2の修正優先度が低いことが明示される。このとき、網がけ表示に代え、配線A2に係る情報をテーブルの下方に配置し、修正優先度の高い配線に係る情報(ここでは配線A3に係る情報)をテーブルの情報に配置する表示を行なってもよい。また、輝度調整や色変更を行なうことで、修正優先度(スラック値)に応じた段階的強調表示を行なってもよい。
このようなテーブルを参照したオペレータは、修正優先度の高い配線A3を選択し、その配線についてノイズ改善の配線修正を優先的に行なうことで、作業数や手戻り数を少なくすることができる。例えば、図16に示すテーブルを参照したオペレータは、まず、配線A3を選択し、その配線A3の修正を行なう。このとき、オペレータが、図15に破線で示すごとく配線Vの修正を行なった場合、その配線修正結果について、被害/加害配線数取得部674によって、再度、被害ネット数および加害ネット数や、ネット名が取得され、図16に示すテーブルは、図17に示すように書き換えられて表示される。
ここで、図15に示すような配線修正を行なった後のテーブル(図17)では、注目配線Vは、配線A2からノイズの影響を受け配線A2にノイズの影響を与えることが分かる。また、影響配線A1,A3,A4は、いずれも他配線からノイズの影響を受けず且つ他配線にノイズの影響も与えないことが分かる。影響配線A2については、図16に示すテーブルにおける状態と何ら変わっていない。この図17に示すテーブルを参照したオペレータは、次に、影響配線A3を注目配線として指定し、影響配線A3についての配線修正を行なうことになる。
〔2−4−7〕その他の表示モード
上述した第1〜第6表示モードは、各モード単体による表示を行なってもよいし、複数のモードを組み合わせて表示してもよい。例えば、図18は第1,第2,第4および第5表示モードを組み合わせた場合の具体的な表示例を示す図、図19は図18に示す表示例に基づいて配線修正を行なった後の具体的な表示例を示す図である。なお、表示モードの組合せは、図18や図19に示した表示例に限定されるものでなく、各種組合せが考えられる。
〔3〕その他
なお、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上述した第2実施形態では、1対1ノイズ値および1対2ノイズ値を組み合わせてノイズエラーの判定を行なう場合について説明したが、本発明はこれに限定されるものではなく、1対1ノイズ値と1対m(mは3以上の自然数)ノイズ値とを組み合わせてノイズエラーの判定を行なってもよいし、1対1ノイズ値および1対2ノイズ値に、さらに少なくとも1種類の1対m(mは3以上の自然数)ノイズ値を組み合わせてノイズエラーの判定を行なってもよい。
また、上述したタイミングチェック部50およびノイズチェック部60としての機能(全部もしくは一部の機能)は、コンピュータ(CPU,情報処理装置,各種端末を含む)が所定のアプリケーションプログラム(回路設計プログラム)を実行することによって実現される。
そのプログラムは、例えばフレキシブルディスク,CD(CD−ROM,CD−R,CD−RWなど),DVD(DVD−ROM,DVD−RAM,DVD−R,DVD−RW,DVD+R,DVD+RW,ブルーレイディスクなど)等のコンピュータ読取可能な記録媒体に記録された形態で提供される。この場合、コンピュータはその記録媒体からプログラムを読み取って内部記憶装置または外部記憶装置に転送し格納して用いる。
ここで、コンピュータとは、ハードウエアとOS(オペレーティングシステム)とを含む概念であり、OSの制御の下で動作するハードウエアを意味している。また、OSが不要でアプリケーションプログラム単独でハードウェアを動作させるような場合には、そのハードウェア自体がコンピュータに相当する。ハードウエアは、少なくとも、CPU等のマイクロプロセッサと、記録媒体に記録されたコンピュータプログラムを読み取る手段とをそなえている。上記回路設計プログラムは、上述のようなコンピュータに、タイミングチェック部50およびノイズチェック部60としての機能を実現させるプログラムコードを含んでいる。また、その機能の一部は、アプリケーションプログラムではなくOSによって実現されてもよい。
〔4〕付記
以上の本実施形態を含む実施形態に関し、さらに以下の付記を開示する。
(付記1)
ノイズチェック結果に基づき回路設計を行なう回路設計装置であって、
表示部と、
前記表示部の制御を行なう表示制御部と、
注目配線を指定する指定部と、
前記指定部によって指定された前記注目配線のノイズチェック対象となる配線区間を有する全ての配線を、影響配線として、配線結果を保持するデータベースから抽出する影響配線抽出部とを有し、
前記表示制御部は、前記注目配線と前記影響配線抽出部によって抽出された前記影響配線とを前記表示部で表示する制御を行なうことを特徴とする、回路設計装置。
(付記2)
各影響配線における前記配線区間は、前記注目配線との間隔が所定間隔以内の区間であることを特徴とする、付記1記載の回路設計装置。
(付記3)
各影響配線において、前記配線区間が前記注目配線にノイズを載せる度合いを示す区間ノイズ値を算出するとともに、前記配線区間毎に算出された前記区間ノイズ値の総和を当該影響配線の全体ノイズ値として算出するノイズ値算出部と、
前記全体ノイズ値が第1制限値を超えているか否かを判定する全体ノイズ値判定部と、
前記全体ノイズ値が前記第1制限値を超えていると判定された影響配線について、前記区間ノイズ値が第2制限値を超えているか否かを判定する区間ノイズ値判定部とを有し、
前記表示制御部は、前記区間ノイズ値が前記第2制限値を超えていると判定された配線区間を、ノイズ改善の優先修正箇所として前記表示部で強調表示する制御を行なうことを特徴とする、付記1または付記2に記載の回路設計装置。
(付記4)
前記表示制御部は、前記区間ノイズ値が前記第2制限値以下であると判定された配線区間を、ノイズ改善の修正候補箇所として前記表示部で強調表示する制御を行なうことを特徴とする、付記3記載の回路設計装置。
(付記5)
前記表示制御部は、前記全体ノイズ値が前記第1制限値以下であると判定された影響配線における前記配線区間を、ノイズ改善の修正候補箇所として前記表示部で強調表示する制御を行なうことを特徴とする、付記3または付記4に記載の回路設計装置。
(付記6)
前記第2制限値は、前記第1制限値に対し1未満の正値を係数として乗じた値であることを特徴とする、付記3〜付記5のいずれか一項記載の記載の回路設計装置。
(付記7)
前記ノイズチェック結果に基づいて、回路設計対象全体におけるノイズ値分布を算出するノイズ値分布算出部を有し、
前記表示制御部は、前記回路設計対象全体における前記ノイズ値分布を前記表示部で表示する制御を行なうことを特徴とする、付記3〜付記6のいずれか一項に記載の回路設計装置。
(付記8)
前記注目配線および前記影響配線のそれぞれのスラック値を、各配線のディレイ値および最大許容ディレイ値に基づいて算出するスラック値算出部を有し、
前記表示制御部は、各配線毎に算出された前記スラック値を、各配線に対応させて前記表示部で表示する制御を行なうことを特徴とする、付記1〜付記7のいずれか一項に記載の回路設計装置。
(付記9)
前記表示制御部は、各配線の信号伝播方向を示す矢印を、各配線毎に算出された前記スラック値に応じた表示状態で、各配線に対応させて前記表示部で表示する制御を行なうことを特徴とする、付記8記載の回路設計装置。
(付記10) 前記表示制御部は、各配線の前記ディレイ値および前記最大許容ディレイ値を、各配線に対応させて前記表示部で表示する制御を行なうことを特徴とする、付記8または付記9に記載の回路設計装置。
(付記11)
前記注目配線および前記影響配線のそれぞれについて、各配線がノイズの影響を受ける配線である被害配線の数と、各配線がノイズの影響を与える配線である加害配線の数とを、前記ノイズチェック結果から取得する被害/加害配線数取得部を有し、
前記表示制御部は、前記被害配線の数および前記加害配線の数を、各配線に対応させテーブルとして前記表示部で表示する制御を行なうことを特徴とする、付記1〜付記10のいずれか一項に記載の回路設計装置。
(付記12)
前記表示制御部は、前記テーブルにおいて、前記被害配線の配線名および前記加害配線の配線名を表示する制御を行なうことを特徴とする、付記11記載の回路設計装置。
(付記13)
前記表示制御部は、前記テーブルにおいて、各配線に係る情報を、各配線のスラック値に応じて強調表示する制御を行なうことを特徴とする、付記11記載の回路設計装置。
(付記14)
ノイズチェック結果に基づき回路設計を行なう回路設計装置であって、
表示部と、
前記表示部の制御を行なう表示制御部と、
前記ノイズチェック結果に基づいて、回路設計対象全体におけるノイズ値分布を算出するノイズ値分布算出部を有し、
前記表示制御部は、前記回路設計対象全体における前記ノイズ値分布を前記表示部で表示する制御を行なうことを特徴とする、回路設計装置。
(付記15)
ノイズチェック結果に基づき回路設計を行なう回路設計装置としてコンピュータを機能させる回路設計プログラムであって、
表示部の制御を行なう表示制御部、
注目配線を指定する指定部、および、
前記指定部によって指定された前記注目配線のノイズチェック対象となる配線区間を有する全ての配線を、影響配線として、配線結果を保持するデータベースから抽出する影響配線抽出部として、前記コンピュータを機能させるとともに、
前記表示制御部は、前記注目配線と前記影響配線抽出部によって抽出された前記影響配線とを前記表示部で表示する制御を行なうように、前記コンピュータを機能させることを特徴とする、回路設計プログラム。
(付記16)
各影響配線において、前記配線区間が前記注目配線にノイズを載せる度合いを示す区間ノイズ値を算出するとともに、前記配線区間毎に算出された前記区間ノイズ値の総和を当該影響配線の全体ノイズ値として算出するノイズ値算出部、
前記全体ノイズ値が第1制限値を超えているか否かを判定する全体ノイズ値判定部、および、
前記全体ノイズ値が前記第1制限値を超えていると判定された影響配線について、前記区間ノイズ値が第2制限値を超えているか否かを判定する区間ノイズ値判定部として、前記コンピュータを機能させるとともに、 前記表示制御部は、前記区間ノイズ値が前記第2制限値を超えていると判定された配線区間を、ノイズ改善の優先修正箇所として前記表示部で強調表示する制御を行なうように、前記コンピュータを機能させることを特徴とする、付記15記載の回路設計プログラム。
(付記17)
前記表示制御部は、前記区間ノイズ値が前記第2制限値以下であると判定された配線区間を、ノイズ改善の修正候補箇所として前記表示部で強調表示する制御を行なうように、前記コンピュータを機能させることを特徴とする、付記16記載の回路設計プログラム。
(付記18)
前記ノイズ値算出部によって算出された前記区間ノイズ値または前記全体ノイズ値に基づいて、回路設計対象全体におけるノイズ値分布を算出するノイズ値分布算出部として、前記コンピュータを機能させるとともに、
前記表示制御部は、前記回路設計対象全体における前記ノイズ値分布を前記表示部で表示する制御を行なうように、前記コンピュータを機能させることを特徴とする、付記16または付記17に記載の回路設計プログラム。
(付記19)
前記注目配線および前記影響配線のそれぞれのスラック値を、各配線のディレイ値および最大許容ディレイ値に基づいて算出するスラック値算出部として、前記コンピュータを機能させるとともに、
前記表示制御部は、各配線毎に算出された前記スラック値を、各配線に対応させて前記表示部で表示する制御を行なうように、前記コンピュータを機能させることを特徴とする、付記15〜付記18のいずれか一項に記載の回路設計プログラム。
(付記20)
前記注目配線および前記影響配線のそれぞれについて、各配線がノイズの影響を受ける配線である被害配線の数と、各配線がノイズの影響を与える配線である加害配線の数とを、前記ノイズチェック結果から取得する被害/加害配線数取得部として、前記コンピュータを機能させるとともに、
前記表示制御部は、前記被害配線の数および前記加害配線の数を、各配線に対応させテーブルとして前記表示部で表示する制御を行なうように、前記コンピュータを機能させることを特徴とする、付記15〜付記19のいずれか一項に記載の回路設計プログラム。
1 LSIチップ
1a サブチップ
1b LSG
1c 外部入出力領域(External I/O area)
1d カスタムマクロ(ラージセル)
1e スタンダードセル
1f モジュールピン
1g ワイヤ&ビア(セル間配線)
1h 端子
1i 内部配線
10 回路設計装置
11 HDLデータベース
12 セルライブラリ
13 論理・配置・配線データベース(設計データベース) 20 情報作成部
30 表示部
40 レイアウト修正部(指定部)
50 タイミングチェック部
51 チェックデータ作成部
52 タイミング算出部
53 ディレイ値/スラック値算出部
54 表示情報作成部(表示制御部)
60 ノイズチェック部
61 チェックデータ作成部
62 1対1ノイズ値算出部
63 1対1ノイズ値判定部(全体ノイズ値判定部,区間ノイズ値判定部)
64 1対2ノイズ値算出部
65 1対2ノイズ値判定部
66 エラー判定部
67 表示情報作成部
671 表示制御部
672 影響配線抽出部
673 ノイズ値分布算出部
674 被害/加害配線数取得部
80 チェック対象配線ネット(victimネット)
81 ドライバセル
81a ドライバ端子
82 レシーバセル
82a レシーバ端子
83 チェック対象配線(victim)
90 影響配線ネット(aggressorネット)
91 ドライバセル
91a ドライバ端子
92 レシーバセル
92a レシーバ端子
93 影響配線(aggressor)
93a,93b ノイズチェック対象配線区間

Claims (8)

  1. ノイズチェック結果に基づき回路設計を行なう回路設計装置であって、
    表示部と、
    前記表示部の制御を行なう表示制御部と、
    注目配線を指定する指定部と、
    前記指定部によって指定された前記注目配線のノイズチェック対象となる配線区間を有する全ての配線を、影響配線として、配線結果を保持するデータベースから抽出する影響配線抽出部と、
    前記注目配線および前記影響配線のそれぞれのスラック値を、各配線のディレイ値および最大許容ディレイ値に基づいて算出するスラック値算出部とを有し、
    前記表示制御部は、前記注目配線と前記影響配線抽出部によって抽出された前記影響配線とを前記表示部で表示するとともに、各配線毎に算出された前記スラック値を、各配線に対応させて前記表示部で表示する制御を行なうことを特徴とする、回路設計装置。
  2. 前記表示制御部は、各配線の信号伝播方向を示す矢印を、各配線毎に算出された前記スラック値に応じた表示状態で、各配線に対応させて前記表示部で表示する制御を行なうことを特徴とする、請求項1記載の回路設計装置。
  3. 前記表示制御部は、各配線の前記ディレイ値および前記最大許容ディレイ値を、各配線に対応させて前記表示部で表示する制御を行なうことを特徴とする、請求項1または請求項2に記載の回路設計装置。
  4. ノイズチェック結果に基づき回路設計を行なう回路設計装置であって、
    表示部と、
    前記表示部の制御を行なう表示制御部と、
    注目配線を指定する指定部と、
    前記指定部によって指定された前記注目配線のノイズチェック対象となる配線区間を有する全ての配線を、影響配線として、配線結果を保持するデータベースから抽出する影響配線抽出部と、
    前記注目配線および前記影響配線のそれぞれについて、各配線がノイズの影響を受ける配線である被害配線の数と、各配線がノイズの影響を与える配線である加害配線の数とを、前記ノイズチェック結果から取得する被害/加害配線数取得部とを有し、
    前記表示制御部は、前記注目配線と前記影響配線抽出部によって抽出された前記影響配線とを前記表示部で表示するとともに、前記被害配線の数および前記加害配線の数を、各配線に対応させテーブルとして前記表示部で表示する制御を行なうことを特徴とする、回路設計装置。
  5. 前記表示制御部は、前記テーブルにおいて、前記被害配線の配線名および前記加害配線の配線名を表示する制御を行なうことを特徴とする、請求項4記載の回路設計装置。
  6. 前記表示制御部は、前記テーブルにおいて、各配線に係る情報を、各配線のスラック値に応じて強調表示する制御を行なうことを特徴とする、請求項4記載の回路設計装置。
  7. ノイズチェック結果に基づき回路設計を行なう回路設計装置としてコンピュータを機能させる回路設計プログラムであって、
    表示部の制御を行なう表示制御部、
    注目配線を指定する指定部、
    前記指定部によって指定された前記注目配線のノイズチェック対象となる配線区間を有する全ての配線を、影響配線として、配線結果を保持するデータベースから抽出する影響配線抽出部、および、
    前記注目配線および前記影響配線のそれぞれのスラック値を、各配線のディレイ値および最大許容ディレイ値に基づいて算出するスラック値算出部として、前記コンピュータを機能させ、
    前記表示制御部は、前記注目配線と前記影響配線抽出部によって抽出された前記影響配線とを前記表示部で表示するとともに、各配線毎に算出された前記スラック値を、各配線に対応させて前記表示部で表示する制御を行なうように、前記コンピュータを機能させることを特徴とする、回路設計プログラム。
  8. ノイズチェック結果に基づき回路設計を行なう回路設計装置としてコンピュータを機能させる回路設計プログラムであって、
    表示部の制御を行なう表示制御部、
    注目配線を指定する指定部、
    前記指定部によって指定された前記注目配線のノイズチェック対象となる配線区間を有する全ての配線を、影響配線として、配線結果を保持するデータベースから抽出する影響配線抽出部、および、
    前記注目配線および前記影響配線のそれぞれについて、各配線がノイズの影響を受ける配線である被害配線の数と、各配線がノイズの影響を与える配線である加害配線の数とを、前記ノイズチェック結果から取得する被害/加害配線数取得部として、前記コンピュータを機能させ、
    前記表示制御部は、前記注目配線と前記影響配線抽出部によって抽出された前記影響配線とを前記表示部で表示するとともに、前記被害配線の数および前記加害配線の数を、各配線に対応させテーブルとして前記表示部で表示する制御を行なうように、前記コンピュータを機能させることを特徴とする、回路設計プログラム。
JP2013077739A 2013-04-03 2013-04-03 回路設計装置および回路設計プログラム Expired - Fee Related JP5565493B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013077739A JP5565493B2 (ja) 2013-04-03 2013-04-03 回路設計装置および回路設計プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013077739A JP5565493B2 (ja) 2013-04-03 2013-04-03 回路設計装置および回路設計プログラム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009149320A Division JP5287540B2 (ja) 2009-06-24 2009-06-24 回路設計装置および回路設計プログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014092282A Division JP2014170575A (ja) 2014-04-28 2014-04-28 回路設計装置および回路設計プログラム

Publications (2)

Publication Number Publication Date
JP2013152748A JP2013152748A (ja) 2013-08-08
JP5565493B2 true JP5565493B2 (ja) 2014-08-06

Family

ID=49048983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013077739A Expired - Fee Related JP5565493B2 (ja) 2013-04-03 2013-04-03 回路設計装置および回路設計プログラム

Country Status (1)

Country Link
JP (1) JP5565493B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000123060A (ja) * 1998-10-16 2000-04-28 Hitachi Ltd 回路情報と線路情報との表示方法
JP3775999B2 (ja) * 2001-04-23 2006-05-17 富士通テン株式会社 ノイズ可視化システム及びその表示方法
JP4868412B2 (ja) * 2007-11-16 2012-02-01 シャープ株式会社 解析装置、解析方法、解析プログラムおよび解析プログラムが格納された記録媒体

Also Published As

Publication number Publication date
JP2013152748A (ja) 2013-08-08

Similar Documents

Publication Publication Date Title
JP5092752B2 (ja) ノイズチェック方法および装置並びにノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体
US10318686B2 (en) Methods for reducing delay on integrated circuits by identifying candidate placement locations in a leveled graph
US9754070B2 (en) Path-based floorplan analysis
US7707528B1 (en) System and method for performing verification based upon both rules and models
TWI719090B (zh) 用於修改界定電路組件之標準單元布局之電腦實施系統及方法
JP2004502259A (ja) 階層型金属末端、包囲、および曝露をチェックする方法およびシステム
US10031996B2 (en) Timing based net constraints tagging with zero wire load validation
US8522182B2 (en) Generation of an end point report for a timing simulation of an integrated circuit
JP2006251933A (ja) クロストークエラー制御装置、クロストークエラー制御方法およびクロストークエラー制御プログラム
US9436795B2 (en) Layout verification method and verification apparatus
JP2007026170A (ja) 半導体集積回路の自動レイアウト方法、自動レイアウトプログラム、および自動レイアウト装置
JP2005158075A (ja) 相互接続対応の集積回路設計
KR100704577B1 (ko) 타이밍 버지트 설계 방법
CN116542212A (zh) 使用自动焊接和自动克隆的电路中的连接的交互式布线
JP2006004056A (ja) レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体
JP5287540B2 (ja) 回路設計装置および回路設計プログラム
JP2005149273A (ja) 半導体集積回路のフロアプラン装置及びフロアプラン方法
JP5565493B2 (ja) 回路設計装置および回路設計プログラム
JP2014170575A (ja) 回路設計装置および回路設計プログラム
US20090241082A1 (en) Method and System for Generating an Accurate Physical Realization for an Integrated Circuit Having Incomplete Physical Constraints
JP5510280B2 (ja) 設計支援装置、設計支援方法および設計支援プログラム
JP2009271607A (ja) 回路解析方法、半導体集積回路の製造方法、回路解析プログラム、及び回路解析装置
US9026974B2 (en) Semiconductor integrated circuit partitioning and timing
US8843866B2 (en) Support apparatus, design support method, and computer-readable recording medium
JP2006171818A (ja) クロストーク検証装置およびクロストーク検証方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140602

R150 Certificate of patent or registration of utility model

Ref document number: 5565493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees