JP3049822B2 - 故障選択順序制御装置 - Google Patents
故障選択順序制御装置Info
- Publication number
- JP3049822B2 JP3049822B2 JP3122565A JP12256591A JP3049822B2 JP 3049822 B2 JP3049822 B2 JP 3049822B2 JP 3122565 A JP3122565 A JP 3122565A JP 12256591 A JP12256591 A JP 12256591A JP 3049822 B2 JP3049822 B2 JP 3049822B2
- Authority
- JP
- Japan
- Prior art keywords
- fault
- signal
- observability
- propagation distance
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、論理回路の故障を検出
するための入力を求めるテストパターン生成において、
これからテストパターン生成の対象とする故障の選択順
序を決定する故障選択順序制御装置に関する。
するための入力を求めるテストパターン生成において、
これからテストパターン生成の対象とする故障の選択順
序を決定する故障選択順序制御装置に関する。
【０００２】
【従来の技術】テストパターン生成においては、未検出
の故障の中から対象とする故障を１個選択してそれを検
出するためのパターンを生成する、という処理を繰り返
すのが一般的である。従来は、対象故障の選択の仕方に
関しては特に戦略はなく、複数の未検出故障の中から無
作為に１個を選択していた。
の故障の中から対象とする故障を１個選択してそれを検
出するためのパターンを生成する、という処理を繰り返
すのが一般的である。従来は、対象故障の選択の仕方に
関しては特に戦略はなく、複数の未検出故障の中から無
作為に１個を選択していた。
【０００３】
【発明が解決しようとする課題】従来の方法のように無
作為の順序で対象故障を決定しテストパターンの生成を
行なった場合、論理回路の規模が大きい場合には全故障
に対するテストパターンを生成し終えるまでに非常に多
くの時間を要する。そこで、従来の故障選択順序決定方
式にはテストパターンの生成時間の短縮という課題があ
った。
作為の順序で対象故障を決定しテストパターンの生成を
行なった場合、論理回路の規模が大きい場合には全故障
に対するテストパターンを生成し終えるまでに非常に多
くの時間を要する。そこで、従来の故障選択順序決定方
式にはテストパターンの生成時間の短縮という課題があ
った。
【０００４】
【課題を解決するための手段】本発明の故障選択順序制
御装置は、論理回路の故障毎にその位置を記憶する故障
位置記憶手段と、信号の値が故障信号に設定されている
信号線を故障信号の位置として故障毎に記憶する故障信
号位置記憶手段と、全信号線の観測する容易さを表す可
観測性の値を記憶する可観測性記憶手段と、前記故障位
置記憶手段から出力される故障位置と前記故障信号位置
記憶手段から出力される故障信号の位置と前記可観測性
記憶手段から出力される可観測性の値とを入力とし、前
記故障位置の可観測性の値と前記故障信号の位置のうち
最大の可観測性の値との差を求めることによって故障信
号の伝搬距離の最大値を故障毎に計算し出力する伝搬距
離計算手段と、前記伝搬距離計算手段から出力される各
故障の故障信号の伝搬距離の最大値を入力とし伝搬距離
の大きい順に故障の位置を整列し出力する故障整列手段
と、前記故障整列手段より出力される故障の位置を入力
としその順序を記憶する故障選択順序記憶手段とを備え
る。
御装置は、論理回路の故障毎にその位置を記憶する故障
位置記憶手段と、信号の値が故障信号に設定されている
信号線を故障信号の位置として故障毎に記憶する故障信
号位置記憶手段と、全信号線の観測する容易さを表す可
観測性の値を記憶する可観測性記憶手段と、前記故障位
置記憶手段から出力される故障位置と前記故障信号位置
記憶手段から出力される故障信号の位置と前記可観測性
記憶手段から出力される可観測性の値とを入力とし、前
記故障位置の可観測性の値と前記故障信号の位置のうち
最大の可観測性の値との差を求めることによって故障信
号の伝搬距離の最大値を故障毎に計算し出力する伝搬距
離計算手段と、前記伝搬距離計算手段から出力される各
故障の故障信号の伝搬距離の最大値を入力とし伝搬距離
の大きい順に故障の位置を整列し出力する故障整列手段
と、前記故障整列手段より出力される故障の位置を入力
としその順序を記憶する故障選択順序記憶手段とを備え
る。
【０００５】
【作用】テストパターン生成において、未検出の故障の
中から対象とする故障を１個選択しそれを検出するため
のパターンを生成する、という処理を繰り返してすべて
の故障に対するテストパターンを求めるという方法を用
いる場合を考える。ある故障に対するテストパターンの
生成が終了した時点では、それまでに生成したパターン
が回路に印加されているため回路内部の信号線の値は、
既に何らかの値に設定されているはずである。ここで、
次にテストパターン生成を行なう対象となる故障を選択
しなければならないが、このときの回路の内部の信号線
の値によってこの選択を行なう。
中から対象とする故障を１個選択しそれを検出するため
のパターンを生成する、という処理を繰り返してすべて
の故障に対するテストパターンを求めるという方法を用
いる場合を考える。ある故障に対するテストパターンの
生成が終了した時点では、それまでに生成したパターン
が回路に印加されているため回路内部の信号線の値は、
既に何らかの値に設定されているはずである。ここで、
次にテストパターン生成を行なう対象となる故障を選択
しなければならないが、このときの回路の内部の信号線
の値によってこの選択を行なう。
【０００６】回路にある１個の故障を仮定した時に、信
号線の値が故障の無い正常な回路と故障のある回路とで
異なる値に設定されている場合がある。このように正常
回路と故障回路で異なる値をとるような信号値を故障信
号と呼ぶことにする。各故障についてそれまでに生成し
たパターンで故障シミュレーションを行なうことによ
り、故障を選択する段階で回路内部のどの信号線に故障
信号が現れているかという情報を得ることができる。従
って、各故障とその故障信号の位置によって次にテスト
パターン生成の対象とすべき故障を選択することができ
る。
号線の値が故障の無い正常な回路と故障のある回路とで
異なる値に設定されている場合がある。このように正常
回路と故障回路で異なる値をとるような信号値を故障信
号と呼ぶことにする。各故障についてそれまでに生成し
たパターンで故障シミュレーションを行なうことによ
り、故障を選択する段階で回路内部のどの信号線に故障
信号が現れているかという情報を得ることができる。従
って、各故障とその故障信号の位置によって次にテスト
パターン生成の対象とすべき故障を選択することができ
る。
【０００７】論理回路内部の各信号線について、その信
号線の値を外部入力で観測する容易さを理論回路の構造
から求めた尺度が可観測性である。すなわち、可観測性
の良い信号線ほど回路の外部出力線に近いことを表して
おり、逆に可観測性が悪いことは外部出力線から遠いこ
とを表している。ある故障に対するテストパターン生成
とは、その故障について故障信号を発生させそれを外部
出力まで伝搬させる入力パターンを求めることである。
故障信号の設定されている信号線の可観測性が良いとそ
の故障信号は外部出力まで伝搬させやすい、つまりその
故障は検出しやすいということである。ある故障の故障
信号のうち最も可観測性の良い信号線にあるものをその
故障の先頭故障信号と呼ぶことにすると、故障と先頭故
障信号の可観測性から対象故障を選択する。
号線の値を外部入力で観測する容易さを理論回路の構造
から求めた尺度が可観測性である。すなわち、可観測性
の良い信号線ほど回路の外部出力線に近いことを表して
おり、逆に可観測性が悪いことは外部出力線から遠いこ
とを表している。ある故障に対するテストパターン生成
とは、その故障について故障信号を発生させそれを外部
出力まで伝搬させる入力パターンを求めることである。
故障信号の設定されている信号線の可観測性が良いとそ
の故障信号は外部出力まで伝搬させやすい、つまりその
故障は検出しやすいということである。ある故障の故障
信号のうち最も可観測性の良い信号線にあるものをその
故障の先頭故障信号と呼ぶことにすると、故障と先頭故
障信号の可観測性から対象故障を選択する。
【０００８】以下の説明において、故障の存在する信号
線を故障線と称し、この故障線の影響を受け、信号の値
が故障信号に設定されている信号線を故障信号線と称
し、先頭故障信号の設定されている信号線を先頭故障信
号線と称する。可観測性の最も良い先頭故障信号を持つ
故障を対象故障として選んだ場合、その故障に対するテ
ストパターン生成は成功する確率が高い。しかし、他の
故障は選択した対象故障より検出が難しいため、その故
障のために生成されたパターンで偶然検出される他の故
障は少ない。一方、最も可観測性の悪い故障を対象故障
に選んだ場合には、テストパターンの生成に成功する確
率が低くなるが、一度生成に成功すると、生成されたパ
ターンで同時に他の多くの故障を検出できる可能性があ
る。そこで、故障と先頭故障信号の位置をともに考慮に
入れ、対象故障を故障と先頭故障信号の距離によって選
択する。２本の信号線の距離は、両線の可観測性の値の
差として定義する。さらに、故障信号の伝搬距離は、故
障線とその先頭故障信号線との距離として定義される。
伝搬距離が大きいということは、故障線で発生した故障
信号が回路の外部出力線により近くまで伝搬していると
いうことである。従って、故障信号の伝搬距離が最大の
故障を対象故障として選択すればよい。ある故障の故障
信号が遠くまで伝わっているなら、故障信号を発生させ
それを外部出力に向かって伝えていくという処理の一部
が既に終了しているのと等価であり、これから行なわな
ければならない処理は少なくて済む。つまり、故障信号
の伝搬距離が最大の故障を対象故障として選択すること
により、テストパターン生成の処理の量を減らし、その
ために要する時間も減少させることができる。
線を故障線と称し、この故障線の影響を受け、信号の値
が故障信号に設定されている信号線を故障信号線と称
し、先頭故障信号の設定されている信号線を先頭故障信
号線と称する。可観測性の最も良い先頭故障信号を持つ
故障を対象故障として選んだ場合、その故障に対するテ
ストパターン生成は成功する確率が高い。しかし、他の
故障は選択した対象故障より検出が難しいため、その故
障のために生成されたパターンで偶然検出される他の故
障は少ない。一方、最も可観測性の悪い故障を対象故障
に選んだ場合には、テストパターンの生成に成功する確
率が低くなるが、一度生成に成功すると、生成されたパ
ターンで同時に他の多くの故障を検出できる可能性があ
る。そこで、故障と先頭故障信号の位置をともに考慮に
入れ、対象故障を故障と先頭故障信号の距離によって選
択する。２本の信号線の距離は、両線の可観測性の値の
差として定義する。さらに、故障信号の伝搬距離は、故
障線とその先頭故障信号線との距離として定義される。
伝搬距離が大きいということは、故障線で発生した故障
信号が回路の外部出力線により近くまで伝搬していると
いうことである。従って、故障信号の伝搬距離が最大の
故障を対象故障として選択すればよい。ある故障の故障
信号が遠くまで伝わっているなら、故障信号を発生させ
それを外部出力に向かって伝えていくという処理の一部
が既に終了しているのと等価であり、これから行なわな
ければならない処理は少なくて済む。つまり、故障信号
の伝搬距離が最大の故障を対象故障として選択すること
により、テストパターン生成の処理の量を減らし、その
ために要する時間も減少させることができる。
【０００９】
【実施例】図１は、本発明の一実施例の構成を示すブロ
ック図である。本図を参照すると、１は論理回路の故障
の位置を記憶する故障位置記憶手段、２は値が故障信号
に設定されている信号線を故障毎に記憶する故障信号位
置記憶手段、３は全信号線の可観測性の値を記憶する可
観測性記憶手段、４は各故障の故障信号の伝搬距離の最
大値を計算する伝搬距離計算手段、５は伝搬距離の大き
い順に故障を整列する故障整列手段、６は伝搬距離の大
きい順序で故障を記憶する故障選択順序記憶手段であ
る。
ック図である。本図を参照すると、１は論理回路の故障
の位置を記憶する故障位置記憶手段、２は値が故障信号
に設定されている信号線を故障毎に記憶する故障信号位
置記憶手段、３は全信号線の可観測性の値を記憶する可
観測性記憶手段、４は各故障の故障信号の伝搬距離の最
大値を計算する伝搬距離計算手段、５は伝搬距離の大き
い順に故障を整列する故障整列手段、６は伝搬距離の大
きい順序で故障を記憶する故障選択順序記憶手段であ
る。
【００１０】以下、本装置の動作に関して説明する。ま
ず、伝搬距離計算手段４により各故障について故障信号
のうち最大の可観測性の値を持つものと故障線の可観測
性との差、すなわち伝搬距離が計算される。次に、故障
整列手段５により伝搬距離の大きい順に故障が整列さ
れ、その順序が故障選択順序記憶手段６に記憶される。
ず、伝搬距離計算手段４により各故障について故障信号
のうち最大の可観測性の値を持つものと故障線の可観測
性との差、すなわち伝搬距離が計算される。次に、故障
整列手段５により伝搬距離の大きい順に故障が整列さ
れ、その順序が故障選択順序記憶手段６に記憶される。
【００１１】図２は伝搬距離計算手段４の動作を表すフ
ローチャートである。まず、ｍ個ある未検出故障１〜ｍ
の位置を入力しＦ1 〜Ｆm とし、回路の全信号線１〜ｎ
の可観測性の値を入力しＢ1 〜Ｂn とする。次にｉを１
〜ｍに変化させながら、故障ｉの故障信号線Ｓ1 〜Ｓp
を入力し、それらの故障信号線の可観測性の値Ｂs1〜Ｂ
spのうち最大のものをＢmax とし、Ｂmax と故障線ｉの
可観測性の値Ｂｉとの差をとって故障ｉの伝搬距離Ｄi
を求める。すべての未検出故障１〜ｎについて伝搬距離
Ｄ1〜Ｄnを計算したら、最後にそれらを出力する。
ローチャートである。まず、ｍ個ある未検出故障１〜ｍ
の位置を入力しＦ1 〜Ｆm とし、回路の全信号線１〜ｎ
の可観測性の値を入力しＢ1 〜Ｂn とする。次にｉを１
〜ｍに変化させながら、故障ｉの故障信号線Ｓ1 〜Ｓp
を入力し、それらの故障信号線の可観測性の値Ｂs1〜Ｂ
spのうち最大のものをＢmax とし、Ｂmax と故障線ｉの
可観測性の値Ｂｉとの差をとって故障ｉの伝搬距離Ｄi
を求める。すべての未検出故障１〜ｎについて伝搬距離
Ｄ1〜Ｄnを計算したら、最後にそれらを出力する。
【００１２】本発明の装置の動作によって得られた故障
選択順序記憶手段６に記憶される内容は、故障信号の伝
搬距離が大きい順に故障が整列されており、この順序で
テストパターン生成の対象とする故障を選択することに
より、故障信号の発生と伝搬の処理をより多く削減する
ことが可能となる。
選択順序記憶手段６に記憶される内容は、故障信号の伝
搬距離が大きい順に故障が整列されており、この順序で
テストパターン生成の対象とする故障を選択することに
より、故障信号の発生と伝搬の処理をより多く削減する
ことが可能となる。
【００１３】
【発明の効果】以上に述べたとおり本発明により、論理
回路のテストパターン生成でこれからテストパターン生
成を行なう故障を選択する際に、テストパターン生成の
処理を削減する選択順序を求めることが可能となり、論
理回路のテストパターンの生成を従来より短時間に行う
ことができる。
回路のテストパターン生成でこれからテストパターン生
成を行なう故障を選択する際に、テストパターン生成の
処理を削減する選択順序を求めることが可能となり、論
理回路のテストパターンの生成を従来より短時間に行う
ことができる。
【図１】本発明の一実施例を示す構成図。
【図２】故障信号の伝搬距離を計算するためのフローチ
ャート。
ャート。
１ 故障位置記憶手段 ２ 故障信号位置記憶手段 ３ 可観測性記憶手段 ４ 伝搬距離計算手段 ５ 故障整列手段 ６ 故障選択順序記憶手段
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/3183 G06F 11/22 310 G06F 17/50
Claims (1)
- 【請求項１】 論理回路の故障毎にその位置を記憶する
故障位置記憶手段と、信号の値が故障信号に設定されて
いる信号線を故障信号の位置として故障毎に記憶する故
障信号位置記憶手段と、全信号線の観測する容易さを表
す可観測性の値を記憶する可観測性記憶手段と、前記故
障位置記憶手段から出力される故障位置と前記故障信号
位置記憶手段から出力される故障信号の位置と前記可観
測性記憶手段から出力される可観測性の値とを入力と
し、前記故障位置の可観測性の値と前記故障信号の位置
のうち最大の可観測性の値との差を求めることによって
故障信号の伝搬距離の最大値を故障毎に計算し出力する
伝搬距離計算手段と、前記伝搬距離計算手段から出力さ
れる各故障の故障信号の伝搬距離の最大値を入力とし伝
搬距離の大きい順に故障の位置を整列し出力する故障整
列手段と、前記故障整列手段より出力される故障の位置
を入力としその順序を記憶する故障選択順序記憶手段と
を備えることを特徴とする故障選択順序制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3122565A JP3049822B2 (ja) | 1991-04-24 | 1991-04-24 | 故障選択順序制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3122565A JP3049822B2 (ja) | 1991-04-24 | 1991-04-24 | 故障選択順序制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04324380A JPH04324380A (ja) | 1992-11-13 |
| JP3049822B2 true JP3049822B2 (ja) | 2000-06-05 |
Family
ID=14839043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3122565A Expired - Lifetime JP3049822B2 (ja) | 1991-04-24 | 1991-04-24 | 故障選択順序制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3049822B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4554340B2 (ja) * | 2004-11-19 | 2010-09-29 | 株式会社半導体理工学研究センター | テストパターンの圧縮方法および装置、並びに、テストパターンの圧縮プログラムおよび該プログラムを記録した媒体 |
-
1991
- 1991-04-24 JP JP3122565A patent/JP3049822B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04324380A (ja) | 1992-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3961250A (en) | Logic network test system with simulator oriented fault test generator | |
| US7787577B2 (en) | Asynchronous interface methods and apparatus | |
| EP0222392A2 (en) | Method for test generation | |
| GB2070779A (en) | Apparatus for testing digital electronic circuits | |
| JP3040328B2 (ja) | 順序回路テスト方法 | |
| US6334199B1 (en) | Method of generating test patterns for a logic circuit, a system performing the method, and a computer readable medium instructing the system to perform the method | |
| JP3049822B2 (ja) | 故障選択順序制御装置 | |
| JPS58225453A (ja) | 診断回路の誤り検出方式 | |
| US6754864B2 (en) | System and method to predetermine a bitmap of a self-tested embedded array | |
| WO2008010648A1 (en) | Matching method for multiple stuck-at faults diagnosis | |
| Pomeranz et al. | Location of stuck-at faults and bridging faults based on circuit partitioning | |
| JPH0641968B2 (ja) | デイジタル回路試験装置 | |
| KR100901522B1 (ko) | 심볼릭 시뮬레이션을 이용한 스캔 체인 고장 진단 방법 및장치 | |
| JP3612381B2 (ja) | 論理シミュレーション装置 | |
| US6581192B1 (en) | Method and system for providing a heuristic approach for testing cell libraries | |
| JPH1183959A (ja) | テストパターン発生装置、テストパターン発生方法およびテストパターン発生プログラムを記録した媒体 | |
| US7246292B2 (en) | Apparatus and method for bit pattern learning and computer product | |
| JP2957016B2 (ja) | ディレー故障シミュレーション方式 | |
| JP3727417B2 (ja) | 論理シミュレーション装置 | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| JPH04358273A (ja) | 論理回路の故障シミュレーション装置 | |
| JPS58148975A (ja) | カ−ドテスタ− | |
| JP2003344491A (ja) | 半導体装置の試験回路および試験方法 | |
| JP2000353187A (ja) | クリティカルパステスト方法、装置及び記憶媒体 | |
| JPH07128400A (ja) | 半導体装置の自己検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000229 |