JP3062208B2 - Ａｔｍ交換機における加入者線信号処理方式 - Google Patents
Ａｔｍ交換機における加入者線信号処理方式Info
- Publication number
- JP3062208B2 JP3062208B2 JP1676790A JP1676790A JP3062208B2 JP 3062208 B2 JP3062208 B2 JP 3062208B2 JP 1676790 A JP1676790 A JP 1676790A JP 1676790 A JP1676790 A JP 1676790A JP 3062208 B2 JP3062208 B2 JP 3062208B2
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- circuit
- information
- signal
- subscriber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 ［目次］ 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用（第１図） 実施例（第２〜４図） 発明の効果 ［概要］ ATM通話路と、このATM通話路に接続されるとともに複
数の加入者（端末）が利用しうる加入者線につながる加
入者回路と、ATM通話路を通過してきた加入者線からのA
TMセルについて所要の信号処理を施す信号処理装置とを
そなえてなるATM交換機における加入者線信号処理方式
に関し、 信号処理装置を加入者端末対応でそなえることなく、
発呼数に見合った数の信号処理装置で信号処理を行なえ
るようにし、回路構成の簡素化をはかることを目的と
し、 信号処理装置が複数の加入者端末からの発呼にそれぞ
れ対応するために複数設置されるとともに、加入者回路
が、加入者線を通じて送られてくる信号セルから得た送
り元情報に基づいて所要の信号処理装置までのパス情報
を得る手段をそなえてなり、加入者回路において、新し
い送り元情報が到着するたびに、この新しい送り元情報
に対応する加入者用のパス情報を割り当てることによ
り、信号セルと信号処理装置との対応付けを発呼数に見
合った分だけ行なって、信号処理を施すように構成す
る。
数の加入者（端末）が利用しうる加入者線につながる加
入者回路と、ATM通話路を通過してきた加入者線からのA
TMセルについて所要の信号処理を施す信号処理装置とを
そなえてなるATM交換機における加入者線信号処理方式
に関し、 信号処理装置を加入者端末対応でそなえることなく、
発呼数に見合った数の信号処理装置で信号処理を行なえ
るようにし、回路構成の簡素化をはかることを目的と
し、 信号処理装置が複数の加入者端末からの発呼にそれぞ
れ対応するために複数設置されるとともに、加入者回路
が、加入者線を通じて送られてくる信号セルから得た送
り元情報に基づいて所要の信号処理装置までのパス情報
を得る手段をそなえてなり、加入者回路において、新し
い送り元情報が到着するたびに、この新しい送り元情報
に対応する加入者用のパス情報を割り当てることによ
り、信号セルと信号処理装置との対応付けを発呼数に見
合った分だけ行なって、信号処理を施すように構成す
る。
［産業上の利用分野］ 本発明は、ATM通話路と、このATM通話路に接続される
とともに複数の加入者端末が利用しうる加入者線につな
がる加入者回路と、ATM通話路を通過してきた加入者線
からのATMセルについて所要の信号処理を施す信号処理
装置とをそなえてなるATM交換機における加入者線信号
処理方式に関する。
とともに複数の加入者端末が利用しうる加入者線につな
がる加入者回路と、ATM通話路を通過してきた加入者線
からのATMセルについて所要の信号処理を施す信号処理
装置とをそなえてなるATM交換機における加入者線信号
処理方式に関する。
［従来の技術］ 近年、ATM交換機の開発が進められてきている。このA
TM交換機は、端末を接続された加入者線につながる加入
者回路と、ATM通話路を通過してきた加入者線からのATM
セルについて所要の信号処理（LAPD処理等）を施す信号
処理装置とをATM通話路に接続して構成される。
TM交換機は、端末を接続された加入者線につながる加入
者回路と、ATM通話路を通過してきた加入者線からのATM
セルについて所要の信号処理（LAPD処理等）を施す信号
処理装置とをATM通話路に接続して構成される。
そして、このATM交換機における信号処理系は、現在
の時分割（TD）スイッチでの信号処理系をそのまま当て
はめると、加入者線に接続された各端末ごとに対応し
て、信号処理装置をそなえることにより構成される。
の時分割（TD）スイッチでの信号処理系をそのまま当て
はめると、加入者線に接続された各端末ごとに対応し
て、信号処理装置をそなえることにより構成される。
［発明が解決しようとする課題］ ところで、ATM交換においては、加入者当たり（加入
者線１本当たり）150Mbpsの情報チャネルを任意の帯域
に分割して複数のチャネルを利用することが可能であ
る。このとき、一人の加入者が全てのチャネルを利用す
るのであれば、加入者線１本につき１つの信号処理装置
を割り当てておけば足りるが、必ずしも一人で専有する
とは限らず、ISDNなどでは１本の加入者線に複数の端末
が接続され、複数の人が同時に１本の加入者線を利用す
る場合がある。このような場合、各端末ごとに対応して
信号処理装置を置く必要があり、厖大な数の信号処理装
置が必要で、回路構成も複雑・大規模となり好ましくな
い。
者線１本当たり）150Mbpsの情報チャネルを任意の帯域
に分割して複数のチャネルを利用することが可能であ
る。このとき、一人の加入者が全てのチャネルを利用す
るのであれば、加入者線１本につき１つの信号処理装置
を割り当てておけば足りるが、必ずしも一人で専有する
とは限らず、ISDNなどでは１本の加入者線に複数の端末
が接続され、複数の人が同時に１本の加入者線を利用す
る場合がある。このような場合、各端末ごとに対応して
信号処理装置を置く必要があり、厖大な数の信号処理装
置が必要で、回路構成も複雑・大規模となり好ましくな
い。
本発明は、このような課題に鑑みてなされたもので、
信号処理装置を加入者端末対応でそなえることなく、発
呼数に見合った数の信号処理装置で信号処理を行なえる
ようにし、回路構成の簡素化をはかった、ATM交換機に
おける加入者線信号処理方式を提供することを目的とす
る。
信号処理装置を加入者端末対応でそなえることなく、発
呼数に見合った数の信号処理装置で信号処理を行なえる
ようにし、回路構成の簡素化をはかった、ATM交換機に
おける加入者線信号処理方式を提供することを目的とす
る。
［課題を解決するための手段］ 第１図は本発明の原理ブロック図である。
第１図において、１はATM通話路、２は複数の端末３
を接続され複数の加入者（端末）が利用しうる加入者
線、４は各加入者線２につながる加入者回路、５はATM
通話路１を通過してきた加入者線２からのATMセルにつ
いて所要の信号処理を施す複数の信号処理装置である。
を接続され複数の加入者（端末）が利用しうる加入者
線、４は各加入者線２につながる加入者回路、５はATM
通話路１を通過してきた加入者線２からのATMセルにつ
いて所要の信号処理を施す複数の信号処理装置である。
ここで、信号処理装置５は、全加入者線２に接続され
た全端末３からの発呼にそれぞれ対応するために複数設
置されるとともに、各加入者回路４は、分離回路6,変換
回路7,送り元情報使用中設定手段8,パス情報要求回路９
および合成回路10から構成されている。
た全端末３からの発呼にそれぞれ対応するために複数設
置されるとともに、各加入者回路４は、分離回路6,変換
回路7,送り元情報使用中設定手段8,パス情報要求回路９
および合成回路10から構成されている。
分離回路６は、加入者線２を通じて送られてくる信号
セルと情報セルから信号セルを分離するものであり、変
換回路７は、分離回路６で分離された信号セルから得ら
れる送り元情報より、所要の信号処理装置５までのパス
情報を得るためのものであり、送り元情報使用中設定手
段８は、送り元情報からパス情報に変換する際に当該送
り元情報は使用中である旨の情報を設定するものであ
る。また、パス情報要求回路９は、新たに受信した送り
元情報が送り元情報使用中設定手段８による判定結果に
より新しい送り元情報であると判定されると、この新し
い送り元情報に対して呼制御装置11に所要の信号処理装
置５までのパス情報を要求するものである。そして、10
は分離回路６にて分離された情報セルと変換回路７にて
パス情報を割り当てられた信号セルとを合成してATM通
話路１へ出力する合成回路である。
セルと情報セルから信号セルを分離するものであり、変
換回路７は、分離回路６で分離された信号セルから得ら
れる送り元情報より、所要の信号処理装置５までのパス
情報を得るためのものであり、送り元情報使用中設定手
段８は、送り元情報からパス情報に変換する際に当該送
り元情報は使用中である旨の情報を設定するものであ
る。また、パス情報要求回路９は、新たに受信した送り
元情報が送り元情報使用中設定手段８による判定結果に
より新しい送り元情報であると判定されると、この新し
い送り元情報に対して呼制御装置11に所要の信号処理装
置５までのパス情報を要求するものである。そして、10
は分離回路６にて分離された情報セルと変換回路７にて
パス情報を割り当てられた信号セルとを合成してATM通
話路１へ出力する合成回路である。
［作用］ 上述の構成により、加入者回路４では、加入者線２か
らのATMセルが、まず、分離回路６にて信号セルと情報
セルとに分離され、分離された信号セルは、変換回路７
へ送られる。この変換回路７では、信号セルから得られ
る送り元情報に基づいて、所要の信号処理装置５までの
パス情報が得られるが、この変換回路７にて送り元情報
からパス情報に変換する際に、送り元情報使用中設定手
段８により、当該送り元情報が使用中である否かの判定
を行なう。
らのATMセルが、まず、分離回路６にて信号セルと情報
セルとに分離され、分離された信号セルは、変換回路７
へ送られる。この変換回路７では、信号セルから得られ
る送り元情報に基づいて、所要の信号処理装置５までの
パス情報が得られるが、この変換回路７にて送り元情報
からパス情報に変換する際に、送り元情報使用中設定手
段８により、当該送り元情報が使用中である否かの判定
を行なう。
この判定の結果、当該送り元情報が新しいもの（未使
用）であった場合には、パス情報要求回路９により、当
該送り元情報に対して所要の信号処理装置５までのパス
情報が、呼制御装置11に対して要求され、この後、変換
装置７にて所要のパス情報の割り当てが行なわれる。
用）であった場合には、パス情報要求回路９により、当
該送り元情報に対して所要の信号処理装置５までのパス
情報が、呼制御装置11に対して要求され、この後、変換
装置７にて所要のパス情報の割り当てが行なわれる。
そして、合成回路10により、分離回路６にて分離され
た情報セルと、変換回路７にて所要のパス情報を割り当
てられた信号セルとが合成され、ATM通話路１へ出力さ
れる。
た情報セルと、変換回路７にて所要のパス情報を割り当
てられた信号セルとが合成され、ATM通話路１へ出力さ
れる。
このようにして、加入者回路４において、新しい送り
元情報が到着するたびに、この新しい送り元情報に対応
する加入者用のパス情報を割り当てることにより、信号
セルと信号処理装置５との対応付けが発呼数に見合った
分だけ行なわれる。従って、信号処理装置５を各端末３
に対応して全端末３の数だけそなえる必要はなく、発呼
数に見合った数だけそなえればよく、空いている信号処
理装置５が適宜使用されて信号処理が行なわれる。
元情報が到着するたびに、この新しい送り元情報に対応
する加入者用のパス情報を割り当てることにより、信号
セルと信号処理装置５との対応付けが発呼数に見合った
分だけ行なわれる。従って、信号処理装置５を各端末３
に対応して全端末３の数だけそなえる必要はなく、発呼
数に見合った数だけそなえればよく、空いている信号処
理装置５が適宜使用されて信号処理が行なわれる。
［実施例］ 以下、図面を参照して本発明の実施例を説明する。
第２図は本発明の一実施例を示すブロック図で、この
第２図に示すように、本実施例においても、複数の端末
３を接続され複数の加入者が利用しうる加入者線２につ
ながる加入者回路と、ATM通話路１を通過してきた加入
者数２からのATMセルについて所要の信号処理（LAPD）
を施す複数の信号処理装置（SIG）５とが、ATM通話路１
に接続されている。
第２図に示すように、本実施例においても、複数の端末
３を接続され複数の加入者が利用しうる加入者線２につ
ながる加入者回路と、ATM通話路１を通過してきた加入
者数２からのATMセルについて所要の信号処理（LAPD）
を施す複数の信号処理装置（SIG）５とが、ATM通話路１
に接続されている。
そして、信号処理装置５は、全加入者線２に接続され
た全端末３からの発呼にそれぞれ対応するためにｎだけ
設置されるとともに、各信号処理装置５に対して直列的
に、信号メッセージのみを取り出すATMアダプション回
路（CAD）12がそなえられている。
た全端末３からの発呼にそれぞれ対応するためにｎだけ
設置されるとともに、各信号処理装置５に対して直列的
に、信号メッセージのみを取り出すATMアダプション回
路（CAD）12がそなえられている。
また、各加入者回路4Aは、分離回路6,変換回路7A,MID
使用中設定手段8A,CPUインターフェイス9A,合成回路10,
論理ゲート13,フリップフロップ14および遅延回路15か
ら構成されている。各構成要素について、以下に説明す
る。
使用中設定手段8A,CPUインターフェイス9A,合成回路10,
論理ゲート13,フリップフロップ14および遅延回路15か
ら構成されている。各構成要素について、以下に説明す
る。
分離回路６は、加入者線２を通じて送られてくる信号
セルと情報セルから信号セルを分離するものである。
セルと情報セルから信号セルを分離するものである。
変換回路7Aは、分離回路６で分離された信号セルから
得られる加入者識別子である送り元情報（以下、MIDと
いう）より、所要の信号処理装置５までのパス情報（以
下、VCIという）を得るためのものであり、本実施例で
は、信号待合せバッファ16,MID保持部17,VCI変換テーブ
ル18,遅延回路19およびVCI変換回路20から構成されてい
る。ここで、信号待合せバッファ16は、分離回路６から
の信号セル（特定パタンVCIを書き込まれたもの）を溜
め、フリップフロップ14からの信号に応じて信号セルを
順次読み出されるものである。MID保持部17は、信号待
合せバッファ16から読み出された信号セル内のMIDを保
持するものである。VCI変換テーブル18は、MIDに対応し
て所要の信号処理装置５までのパス情報であるVCIを格
納し、MID保持部17に保持されたMIDに対応するVCIを出
力するものである。遅延回路19は、VCI変換テーブル18
の検索時間だけ信号セルを遅延させるものである。VCI
変換回路20は、信号セル内の特定のパタンVCIをVCI変換
テーブル18からのVCIに変換するものである。
得られる加入者識別子である送り元情報（以下、MIDと
いう）より、所要の信号処理装置５までのパス情報（以
下、VCIという）を得るためのものであり、本実施例で
は、信号待合せバッファ16,MID保持部17,VCI変換テーブ
ル18,遅延回路19およびVCI変換回路20から構成されてい
る。ここで、信号待合せバッファ16は、分離回路６から
の信号セル（特定パタンVCIを書き込まれたもの）を溜
め、フリップフロップ14からの信号に応じて信号セルを
順次読み出されるものである。MID保持部17は、信号待
合せバッファ16から読み出された信号セル内のMIDを保
持するものである。VCI変換テーブル18は、MIDに対応し
て所要の信号処理装置５までのパス情報であるVCIを格
納し、MID保持部17に保持されたMIDに対応するVCIを出
力するものである。遅延回路19は、VCI変換テーブル18
の検索時間だけ信号セルを遅延させるものである。VCI
変換回路20は、信号セル内の特定のパタンVCIをVCI変換
テーブル18からのVCIに変換するものである。
MID情報使用中設定手段8Aは、VCI変換テーブル18から
の索引情報を受けて、MIDからVCIに変換する際に当該MI
Dは使用中である旨の情報を設定するもので、使用中のM
ID（VCI変換テーブル18内にVCIを書き込まれているも
の）については‘1'を設定される。
の索引情報を受けて、MIDからVCIに変換する際に当該MI
Dは使用中である旨の情報を設定するもので、使用中のM
ID（VCI変換テーブル18内にVCIを書き込まれているも
の）については‘1'を設定される。
CPUインターフェイス（パス情報要求回路）9Aは、新
たに受信しMID保持部17に保持したMIDがMID使用中設定
手段8Aによる判定結果により新しいMIDであると判断さ
れると、この新しいMIDに対して呼制御装置11に所要の
信号処理装置５までのVCIを要求し、得たVCIをVCI変換
テーブル18内のMIDの対応する位置に格納するものであ
る。
たに受信しMID保持部17に保持したMIDがMID使用中設定
手段8Aによる判定結果により新しいMIDであると判断さ
れると、この新しいMIDに対して呼制御装置11に所要の
信号処理装置５までのVCIを要求し、得たVCIをVCI変換
テーブル18内のMIDの対応する位置に格納するものであ
る。
合成回路10は、分離回路６にて分離された情報セルと
変換回路7Aにて所要のVCIを割り当てられた信号セルと
を合成してATM通話路１へ出力するものである。
変換回路7Aにて所要のVCIを割り当てられた信号セルと
を合成してATM通話路１へ出力するものである。
論理ゲート13は、MID保持部17からのMID保持情報とMI
D使用中設定手段8Aからの現MIDの使用情報とを受けて動
作するもので、MID保持部17がMID保持中（‘1'）に当該
MIDが未使用‘0'である場合に立ち上がり、当該MIDが新
しいものであると判断して、CPUインターフェイス9Aに
対しVCI要求を指令するとともに、フリップフロップ14
をセットし、信号待合せバッファ16からの読出動作をVC
I割当終了まで停止させるものである。なお、フリップ
フロップ14は、VCI割当が終了するとCPUインターフェイ
ス9Aによりリセットされ、信号待合せバッファ16からの
読出動作を再開させるようになっている。
D使用中設定手段8Aからの現MIDの使用情報とを受けて動
作するもので、MID保持部17がMID保持中（‘1'）に当該
MIDが未使用‘0'である場合に立ち上がり、当該MIDが新
しいものであると判断して、CPUインターフェイス9Aに
対しVCI要求を指令するとともに、フリップフロップ14
をセットし、信号待合せバッファ16からの読出動作をVC
I割当終了まで停止させるものである。なお、フリップ
フロップ14は、VCI割当が終了するとCPUインターフェイ
ス9Aによりリセットされ、信号待合せバッファ16からの
読出動作を再開させるようになっている。
遅延回路15は、変換回路7AにおけるVCI割当時間だけ
分離回路６からの情報セルを遅延させるためのものであ
る。
分離回路６からの情報セルを遅延させるためのものであ
る。
なお、第３図はATMセルの信号フォーマットを示す図
であり、同図中、最上段はATMセル全体を、中断はATMセ
ルのペイロード部を、最下段は信号メッセージ部分を示
している。また、Ａはアドレス、Ｃはコントロールフィ
ールド、FCSはフレームチェックシーケンスを示す。
であり、同図中、最上段はATMセル全体を、中断はATMセ
ルのペイロード部を、最下段は信号メッセージ部分を示
している。また、Ａはアドレス、Ｃはコントロールフィ
ールド、FCSはフレームチェックシーケンスを示す。
上述の構成により、第４図に示すように、発加入者の
端末３から加入者線２を介して発呼があると、まず、加
入者線２からのATMセルが、加入者回路4Aにおいて、分
離回路６により信号セルと情報セルとに分離され、分離
された信号セルが、変換回路7Aへ送られる。
端末３から加入者線２を介して発呼があると、まず、加
入者線２からのATMセルが、加入者回路4Aにおいて、分
離回路６により信号セルと情報セルとに分離され、分離
された信号セルが、変換回路7Aへ送られる。
この変換回路7Aでは、特定パタンVCIが欠かれた信号
セルが、まず信号待合せバッファ16に溜められ、フリッ
プフロップ14からの信号により順次読み出される。そし
て、信号待合せバッファ16から読み出された信号セル
は、遅延回路19に出力されると同時に、当該信号セル内
のMIDがMID保持部17に保持され、当該MIDでVCI変換テー
ブル18を検索する。
セルが、まず信号待合せバッファ16に溜められ、フリッ
プフロップ14からの信号により順次読み出される。そし
て、信号待合せバッファ16から読み出された信号セル
は、遅延回路19に出力されると同時に、当該信号セル内
のMIDがMID保持部17に保持され、当該MIDでVCI変換テー
ブル18を検索する。
当該MIDに対応するVCI変換テーブル18内の位置にVCI
格納されていない場合、即ち、MID使用中設定手段8Aの
当該MID位置には未使用‘0'が設定されているので、論
理ゲート13からの出力が立ち上がる。これにより、当該
MIDが新しいものであると判断され、CPUインターフェイ
ス9Aにより、当該MIDに対して呼制御装置11に所要の信
号処理装置５までのVCIが要求され、呼制御装置により
割り当てられたVCIが、VCI変換テーブル18内の当該MID
の対応する位置に格納される。また、これと同時に、論
理ゲート13の立上がりにより、フリップフロップ14がセ
ットされ、信号待合せバッファ16からの読出動作が、上
述したVCI割当終了まで停止される。そして、VCI割当が
終了するとCPUインターフェイス9Aによりフリップフロ
ップ14はリセットされ、信号待合せバッファ16からの読
出動作が再開される。
格納されていない場合、即ち、MID使用中設定手段8Aの
当該MID位置には未使用‘0'が設定されているので、論
理ゲート13からの出力が立ち上がる。これにより、当該
MIDが新しいものであると判断され、CPUインターフェイ
ス9Aにより、当該MIDに対して呼制御装置11に所要の信
号処理装置５までのVCIが要求され、呼制御装置により
割り当てられたVCIが、VCI変換テーブル18内の当該MID
の対応する位置に格納される。また、これと同時に、論
理ゲート13の立上がりにより、フリップフロップ14がセ
ットされ、信号待合せバッファ16からの読出動作が、上
述したVCI割当終了まで停止される。そして、VCI割当が
終了するとCPUインターフェイス9Aによりフリップフロ
ップ14はリセットされ、信号待合せバッファ16からの読
出動作が再開される。
このようにして一旦VCIの割当が行なわれると、後続
する信号セルは、信号待合せバッファ16で待たされるこ
となく順次読み出され、VCI変換回路20において、信号
セル内の特定パタンVCIが、VCI格納テーブル18の当該MI
D位置に格納された所定のVCIに変換される。
する信号セルは、信号待合せバッファ16で待たされるこ
となく順次読み出され、VCI変換回路20において、信号
セル内の特定パタンVCIが、VCI格納テーブル18の当該MI
D位置に格納された所定のVCIに変換される。
この後、合成回路10により、分離回路６にて分離され
た情報セルと、変換回路7Aにて所要のパス情報であるVC
Iを割り当てられた信号セルとが合成され、ATM通話路１
へ出力される。ATM通話路１を通過したセルは、ATMセル
から、信号メッセージを組み立てるATMアダプション回
路12を通り、所要の信号処理装置５へ送られ、加入者ご
との信号処理が実行される。
た情報セルと、変換回路7Aにて所要のパス情報であるVC
Iを割り当てられた信号セルとが合成され、ATM通話路１
へ出力される。ATM通話路１を通過したセルは、ATMセル
から、信号メッセージを組み立てるATMアダプション回
路12を通り、所要の信号処理装置５へ送られ、加入者ご
との信号処理が実行される。
以降、第４図に示すように、呼制御装置11への発呼信
号，着側の加入者回路4Aへの着呼信号，着側の加入者端
末３への着呼信号が送られる。なお、着側の加入者端末
３から応答信号が送り返された場合にも、着側の加入者
回路4Aにおいて、上述と同様のVCIの割当が行なわれた
後、応答信号が発側の加入者端末３へ送り返され、通信
状態となる。
号，着側の加入者回路4Aへの着呼信号，着側の加入者端
末３への着呼信号が送られる。なお、着側の加入者端末
３から応答信号が送り返された場合にも、着側の加入者
回路4Aにおいて、上述と同様のVCIの割当が行なわれた
後、応答信号が発側の加入者端末３へ送り返され、通信
状態となる。
通信終了後には、第４図に示すように、発側の加入者
端末３から切断信号が送出されると、この切断信号を受
けた呼制御装置11は、着側の加入者回路4Aに対して切断
確認信号とともにVCI解放信号を送出し、今まで当該MID
に対して使用していた所要のVCIを解放する。また、切
断信号を受けた着側の加入者端末３からも切断確認信号
が呼制御装置11へ送出され、これを受けた呼制御装置11
は、前述と同様にして着側の加入者回路4Aにおける所要
のVCIの解放を行なう。
端末３から切断信号が送出されると、この切断信号を受
けた呼制御装置11は、着側の加入者回路4Aに対して切断
確認信号とともにVCI解放信号を送出し、今まで当該MID
に対して使用していた所要のVCIを解放する。また、切
断信号を受けた着側の加入者端末３からも切断確認信号
が呼制御装置11へ送出され、これを受けた呼制御装置11
は、前述と同様にして着側の加入者回路4Aにおける所要
のVCIの解放を行なう。
なお、信号セルの加入者識別子であるMIDと加入者と
の対応付けは、上述のような通信が開始される前に予め
加入者端末３側からの呼制御装置11に対するMID割当要
求により行なわれている。
の対応付けは、上述のような通信が開始される前に予め
加入者端末３側からの呼制御装置11に対するMID割当要
求により行なわれている。
このように、本実施例の加入者線信号処理方式によれ
ば、加入者回路4Aにおいて、新しいMIDをもつATMセルが
到着するたびに、この新しいMIDに対応する加入者用のV
CIを割り当てることにより、信号セルと信号処理装置５
との対応付けが発呼数に見合った分だけ行なわれる。従
って、信号処理装置５を各端末３に対応して全端末３の
数だけそなえる必要はなく、空いている信号処理装置５
が適宜使用されて（動作して）信号処理が行なわれる。
つまり、加入者線２の数をＮ、各加入者線２に接続され
た端末３の数をｍとした場合、信号処理装置５およびAT
Mアダプション回路12の数ｎは、ｍ×Ｎよりも少なくす
ることができる。
ば、加入者回路4Aにおいて、新しいMIDをもつATMセルが
到着するたびに、この新しいMIDに対応する加入者用のV
CIを割り当てることにより、信号セルと信号処理装置５
との対応付けが発呼数に見合った分だけ行なわれる。従
って、信号処理装置５を各端末３に対応して全端末３の
数だけそなえる必要はなく、空いている信号処理装置５
が適宜使用されて（動作して）信号処理が行なわれる。
つまり、加入者線２の数をＮ、各加入者線２に接続され
た端末３の数をｍとした場合、信号処理装置５およびAT
Mアダプション回路12の数ｎは、ｍ×Ｎよりも少なくす
ることができる。
これにより、信号処理装置５が有効に利用され、信号
処理装置５およびATMアダプション回路12を削減でき、
回路構成を大幅に簡素化することができる。
処理装置５およびATMアダプション回路12を削減でき、
回路構成を大幅に簡素化することができる。
［発明の効果］ 以上詳述したように、本発明のATM交換機における加
入者線信号処理方式（請求項1,2）によれば、信号処理
装置を複数の加入者端末からの発呼にそれぞれ対応する
ために複数設置し、加入者回路において、新しい送り元
情報が到着するたびに、この新しい送り元情報に対応す
る加入者用のパス情報を割り当てることにより、信号セ
ルと信号処理装置との対応付けを発呼数に見合った分だ
け行なって、信号処理を施すように構成したので、空い
ている信号処理装置が適宜動作して信号処理を行なうこ
とができ、信号処理装置を加入者端末に対応させてそな
える必要がなく、信号処理装置が削減され回路構成を簡
素化できる効果がある。
入者線信号処理方式（請求項1,2）によれば、信号処理
装置を複数の加入者端末からの発呼にそれぞれ対応する
ために複数設置し、加入者回路において、新しい送り元
情報が到着するたびに、この新しい送り元情報に対応す
る加入者用のパス情報を割り当てることにより、信号セ
ルと信号処理装置との対応付けを発呼数に見合った分だ
け行なって、信号処理を施すように構成したので、空い
ている信号処理装置が適宜動作して信号処理を行なうこ
とができ、信号処理装置を加入者端末に対応させてそな
える必要がなく、信号処理装置が削減され回路構成を簡
素化できる効果がある。
第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示すブロック図、 第３図はATMセルの信号フォーマットを示す図、 第４図は本実施例の動作を説明するための信号シーケン
スを示す図である。 図において、 １はATM通話路、 ２は加入者数、 ３は端末、 4,4Aは加入者回路、 ５は信号処理装置、 ６は分離回路、 7,7Aは変換回路、 ８は送り元情報使用中設定手段、 8AはMID使用中設定手段、 ９はパス情報要求回路、 9AはCPUインターフェイス、 10は合成回路、 11は呼制御装置、 12はATMアダプション回路、 13は論理ゲート、 14はフリップフロップ、 15は遅延回路、 16は信号待合せバッファ、 17はMID保持部、 18はVCI変換テーブル、 19は遅延回路、 20はVCI変換回路である。
スを示す図である。 図において、 １はATM通話路、 ２は加入者数、 ３は端末、 4,4Aは加入者回路、 ５は信号処理装置、 ６は分離回路、 7,7Aは変換回路、 ８は送り元情報使用中設定手段、 8AはMID使用中設定手段、 ９はパス情報要求回路、 9AはCPUインターフェイス、 10は合成回路、 11は呼制御装置、 12はATMアダプション回路、 13は論理ゲート、 14はフリップフロップ、 15は遅延回路、 16は信号待合せバッファ、 17はMID保持部、 18はVCI変換テーブル、 19は遅延回路、 20はVCI変換回路である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鴨井 條益 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭63−78637（ＪＰ，Ａ) 特開 平２−140037（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28 H04L 12/56
Claims (2)
- 【請求項１】ATM交換機において、 ATM通話路と、 該ATM通話路に接続されるとともに複数の加入者端末が
利用しうる加入者線につながる加入者回路と、 該ATM通話路を通過してきた該加入者線からのATMセルに
ついて所要の信号処理を施すとともに上記複数の加入者
端末からの発呼にそれぞれ対応するために複数設置され
た信号処理装置とをそなえ、 該加入者回路が、該加入者線を通じて送られてくる信号
セルから得た送り元情報に基づいて所要の信号処理装置
までのパス情報を得る手段をそなえてなり、 該加入者回路において、新しい送り元情報が到着するた
びに、この新しい送り元情報に対応する加入者端末用の
パス情報を割り当てることにより、信号セルと信号処理
装置との対応付けを発呼数に見合った分だけ行なって、
信号処理を施すことを特徴とする、ATM交換機における
加入者線信号処理方式。 - 【請求項２】該加入者回路が、該加入者線を通じて送ら
れてくる信号セルと情報セルから該信号セルを分離する
分離回路と、 該分離回路で分離された該信号セルから得られる送り元
情報より信号処理装置までのパス情報を得る変換回路
と、 該送り元情報から該パス情報に変換する際に当該送り元
情報は使用中である旨の情報を設定する送り元情報使用
中設定手段と、 新たに受信した送り元情報が該送り元情報使用中設定手
段による判定結果により新しい送り元情報であると判定
されるとこの新しい送り元情報に対して呼制御装置に所
要の信号処理装置までのパス情報を要求するパス情報要
求回路とをそなえて構成されたことを特徴とする、請求
項１記載のATM交換機における加入者線信号処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1676790A JP3062208B2 (ja) | 1990-01-26 | 1990-01-26 | Ａｔｍ交換機における加入者線信号処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1676790A JP3062208B2 (ja) | 1990-01-26 | 1990-01-26 | Ａｔｍ交換機における加入者線信号処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03220958A JPH03220958A (ja) | 1991-09-30 |
| JP3062208B2 true JP3062208B2 (ja) | 2000-07-10 |
Family
ID=11925370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1676790A Expired - Lifetime JP3062208B2 (ja) | 1990-01-26 | 1990-01-26 | Ａｔｍ交換機における加入者線信号処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3062208B2 (ja) |
-
1990
- 1990-01-26 JP JP1676790A patent/JP3062208B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03220958A (ja) | 1991-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1281398C (en) | Time division circuit switch | |
| JP2837651B2 (ja) | 通信システム | |
| US4785446A (en) | Distributed bit switching of a multistage interconnection network | |
| JPH05122240A (ja) | Ａｔｍ伝送におけるｖｐｉ，ｖｃｉ割り当て方式 | |
| JPH04506290A (ja) | 通信交換網用交換ノード | |
| JPH09121217A (ja) | バースト転送方法 | |
| WO1987007463A1 (en) | Method and apparatus for providing variable reliability in a telecommunication switching system | |
| JPH0311159B2 (ja) | ||
| JPS6365735A (ja) | 仮想ｐｂｘ呼処理方法 | |
| JPH04229747A (ja) | パケット交換方法、およびパケット交換システム | |
| JP3183351B2 (ja) | 固定長セルを使用した移動通信の基地局と交換局間の伝送システム | |
| JP2972257B2 (ja) | パケット交換機 | |
| JPH08307432A (ja) | 通信方法 | |
| GB2066624A (en) | Time division switching system | |
| US6618372B1 (en) | Packet switching system having-having self-routing switches | |
| JP3062208B2 (ja) | Ａｔｍ交換機における加入者線信号処理方式 | |
| JP2002524889A (ja) | 遠隔通信スイッチノードのためのリソースインタフェイスユニット | |
| JPH11331267A (ja) | 加入者線伝送装置 | |
| US7058062B2 (en) | Packet switching system having self-routing switches | |
| JP3530998B2 (ja) | 交換システムにおけるａｔｍバス拡張方式 | |
| JPH06350651A (ja) | ハイブリッド型通信処理装置 | |
| JPS58123258A (ja) | 回線・パケツト併合交換方式 | |
| JP3101861B2 (ja) | 共通付加遅延制御装置 | |
| JP3398678B2 (ja) | スイッチング方式 | |
| JPH0799541A (ja) | クロスコネクト網を利用した通信システム及び通信方法 |