JPH06350651A - ハイブリッド型通信処理装置 - Google Patents
ハイブリッド型通信処理装置Info
- Publication number
- JPH06350651A JPH06350651A JP5135844A JP13584493A JPH06350651A JP H06350651 A JPH06350651 A JP H06350651A JP 5135844 A JP5135844 A JP 5135844A JP 13584493 A JP13584493 A JP 13584493A JP H06350651 A JPH06350651 A JP H06350651A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- communication processing
- variable length
- frame
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 パケット信号、フレームリレー信号、及びＡ
ＴＭセルを扱うことのできる通信処理装置を提供するこ
と。 【構成】 ＶＰＩ／ＶＣＩを用いて経路選択が行われる
ＡＴＭ固定長セルを受ける固定長セルインターフェース
部１２と可変長フレーム信号を受ける可変長フレームイ
ンターフェース部１３を備えている。可変長フレームイ
ンターフェース部では可変長フレーム信号にＶＰＩ／Ｖ
ＣＩを付加する。通信処理部１１ではＡＴＭ固定長セル
及び可変長フレーム信号ともにＶＰＩ／ＶＣＩに基づい
て通信処理を行う。 【効果】 このようにパケット信号、フレームリレー信
号、及びＡＴＭセルを扱うことができるので技術革新に
対して長期間対応できる。
ＴＭセルを扱うことのできる通信処理装置を提供するこ
と。 【構成】 ＶＰＩ／ＶＣＩを用いて経路選択が行われる
ＡＴＭ固定長セルを受ける固定長セルインターフェース
部１２と可変長フレーム信号を受ける可変長フレームイ
ンターフェース部１３を備えている。可変長フレームイ
ンターフェース部では可変長フレーム信号にＶＰＩ／Ｖ
ＣＩを付加する。通信処理部１１ではＡＴＭ固定長セル
及び可変長フレーム信号ともにＶＰＩ／ＶＣＩに基づい
て通信処理を行う。 【効果】 このようにパケット信号、フレームリレー信
号、及びＡＴＭセルを扱うことができるので技術革新に
対して長期間対応できる。
Description
【０００１】
【産業上の利用分野】本発明にハイブリッド型通信処理
装置に関し、特に、可変長フレーム信号と固定長ＡＴＭ
セルとを扱う通信処理装置に関する。
装置に関し、特に、可変長フレーム信号と固定長ＡＴＭ
セルとを扱う通信処理装置に関する。
【０００２】
【従来の技術】一般に同期転送モード情報と非同期転送
モード情報とを同一網で伝送する方式が知られている
（例えば、特開平１−１４８０００号公報）。
モード情報とを同一網で伝送する方式が知られている
（例えば、特開平１−１４８０００号公報）。
【０００３】ところで、データ通信の分野ではフレーム
リレーからセルリレーへと伝送形態が移りつつあるが、
現状では経済的にみると低速のフレームリレーが有利で
ある。
リレーからセルリレーへと伝送形態が移りつつあるが、
現状では経済的にみると低速のフレームリレーが有利で
ある。
【０００４】
【発明が解決しようとする課題】上述のように、現状で
は低速のフレームリレーが有利であるが、フレームリレ
ーのみに対応する通信処理装置では現在の要求は満たす
ものの将来的にみると拡張性のないシステムとなってし
まう。また、当初からセルリレー機能のみの通信処理装
置では経済的な面からシステム構築が不利になるという
問題点がある。
は低速のフレームリレーが有利であるが、フレームリレ
ーのみに対応する通信処理装置では現在の要求は満たす
ものの将来的にみると拡張性のないシステムとなってし
まう。また、当初からセルリレー機能のみの通信処理装
置では経済的な面からシステム構築が不利になるという
問題点がある。
【０００５】本発明の目的はフレームリレー及びセルリ
レー両方に対応できる通信処理装置を提供することにあ
る。
レー両方に対応できる通信処理装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明によれば、ＶＰＩ
／ＶＣＩを用いて経路選択が行われるＡＴＭ固定長セル
を受けるＡＴＭ固定長インターフェース部と、可変長フ
レーム信号を受け前記ＶＰＩ／ＶＣＩをセルヘッダ情報
として前記可変長フレーム信号に付加する可変長フレー
ムインターフェース部と、前記ＶＰＩ／ＶＣＩに基づい
て通信処理を行う通信処理部とを有することを特徴とす
るハイブリッド型通信処理装置が得られる。
／ＶＣＩを用いて経路選択が行われるＡＴＭ固定長セル
を受けるＡＴＭ固定長インターフェース部と、可変長フ
レーム信号を受け前記ＶＰＩ／ＶＣＩをセルヘッダ情報
として前記可変長フレーム信号に付加する可変長フレー
ムインターフェース部と、前記ＶＰＩ／ＶＣＩに基づい
て通信処理を行う通信処理部とを有することを特徴とす
るハイブリッド型通信処理装置が得られる。
【０００７】
【実施例】以下本発明について実施例によって説明す
る。
る。
【０００８】図１を参照して、図示の通信処理装置は通
信処理部１１を備えており、この通信処理部１１には固
定長セルインターフェース部１２及び可変長フレームイ
ンターフェース部１３が接続されている。そして、固定
長セルインターフェース部１２にはＡＴＭ固定長セルが
供給され、可変長フレームインターフェース部１３には
可変長フレーム信号が与えられる。
信処理部１１を備えており、この通信処理部１１には固
定長セルインターフェース部１２及び可変長フレームイ
ンターフェース部１３が接続されている。そして、固定
長セルインターフェース部１２にはＡＴＭ固定長セルが
供給され、可変長フレームインターフェース部１３には
可変長フレーム信号が与えられる。
【０００９】図２（ａ）に示すように、ＡＴＭ固定長セ
ルはセルヘッダ及び固定長ペイロードを備えており、固
定長セルインターフェース部１２ではセル終端回路１２
ａでＡＴＭ固定長セルに対してセル同期等を取った後Ａ
ＴＭ固定長セルを通信処理部１１に与える。
ルはセルヘッダ及び固定長ペイロードを備えており、固
定長セルインターフェース部１２ではセル終端回路１２
ａでＡＴＭ固定長セルに対してセル同期等を取った後Ａ
ＴＭ固定長セルを通信処理部１１に与える。
【００１０】一方、可変長フレームインターフェース部
１３ではフレーム終端回路１３ａで固定長フレーム信号
に対してデリミタ検出等を行い、その後、ＶＰＩ／ＶＣ
Ｉ（Ｖｉｒｔｕａｌ Ｐａｔｈ ＩＤ／Ｖａｒｔｕａｌ
Ｃｏｎｎｅｃｔｉｏｎ ＩＤ）着脱回路でフレームヘ
ッダに基づいてＶＰＩ／ＶＣＩ等のセルヘッダ情報を付
加する。そして、セルヘッダ付加固定長フレーム信号と
して通信処理部１１に与える（図２（ｂ）にセルヘッダ
付加固定長フレーム信号の構成を示す）。
１３ではフレーム終端回路１３ａで固定長フレーム信号
に対してデリミタ検出等を行い、その後、ＶＰＩ／ＶＣ
Ｉ（Ｖｉｒｔｕａｌ Ｐａｔｈ ＩＤ／Ｖａｒｔｕａｌ
Ｃｏｎｎｅｃｔｉｏｎ ＩＤ）着脱回路でフレームヘ
ッダに基づいてＶＰＩ／ＶＣＩ等のセルヘッダ情報を付
加する。そして、セルヘッダ付加固定長フレーム信号と
して通信処理部１１に与える（図２（ｂ）にセルヘッダ
付加固定長フレーム信号の構成を示す）。
【００１１】通信処理部１１では、例えば、ルーティン
グ制御を行う。通信処理部１１ではＡＴＭ固定長セル及
びセルヘッダ付加固定長フレーム信号のセルヘッダ情報
を参照してルーティング制御を行い、破線で示す固定長
セルインターフェース部１４及び可変長フレームインタ
ーフェース部１５に与える。
グ制御を行う。通信処理部１１ではＡＴＭ固定長セル及
びセルヘッダ付加固定長フレーム信号のセルヘッダ情報
を参照してルーティング制御を行い、破線で示す固定長
セルインターフェース部１４及び可変長フレームインタ
ーフェース部１５に与える。
【００１２】ＡＴＭ固定長セルは可変長フレームの一形
態とみなすことができ、ＶＰＩ／ＶＣＩを共通のセルヘ
ッダとすれば、通信処理部１１は可変長フレーム（可変
長情報）に対する処理機能を備えることによって図２
（ａ）及び（ｂ）に示す構成の信号両方を扱うことが可
能となる。
態とみなすことができ、ＶＰＩ／ＶＣＩを共通のセルヘ
ッダとすれば、通信処理部１１は可変長フレーム（可変
長情報）に対する処理機能を備えることによって図２
（ａ）及び（ｂ）に示す構成の信号両方を扱うことが可
能となる。
【００１３】従って、当初は可変長フレーム信号を扱う
通信処理装置として用い、ＡＴＭ通信が広く普及した段
階でＡＴＭ固定長セルを扱うようにすることができる。
通信処理装置として用い、ＡＴＭ通信が広く普及した段
階でＡＴＭ固定長セルを扱うようにすることができる。
【００１４】次に図３を参照して、図示の通信処理装置
は制御ユニット２１を備えており、制御ユニット２１に
はバス２２によって可変長フレームインターフェース回
路２３及び２４、固定長セルインターフェース回路２５
及び２６、及びセル／フレーム変換トランク２７が接続
されている。
は制御ユニット２１を備えており、制御ユニット２１に
はバス２２によって可変長フレームインターフェース回
路２３及び２４、固定長セルインターフェース回路２５
及び２６、及びセル／フレーム変換トランク２７が接続
されている。
【００１５】可変長フレーム信号を処理する際には、例
えば、可変長フレームインターフェース回路２３に可変
長フレーム信号が供給される。この可変長フレーム信号
はフレーム受信回路２３ａで受信され、ＶＰＩ／ＶＣＩ
挿入回路２３ｂにおいてＶＰＩ／ＶＣＩ等のセルヘッダ
情報が可変長フレーム信号に付加されて第１の付加可変
長フレーム信号とされる。さらに、ヘッダトランスレー
タ２３ｃにおいて出側のインターフェース回路あるいは
トランク回路を指定するポートアドレス情報が付加され
て第２の付加可変長フレーム信号とされ（この結果、第
２の付加可変長フレーム信号は図４（ａ）に示す構成と
なる）、バス２２に出力される。
えば、可変長フレームインターフェース回路２３に可変
長フレーム信号が供給される。この可変長フレーム信号
はフレーム受信回路２３ａで受信され、ＶＰＩ／ＶＣＩ
挿入回路２３ｂにおいてＶＰＩ／ＶＣＩ等のセルヘッダ
情報が可変長フレーム信号に付加されて第１の付加可変
長フレーム信号とされる。さらに、ヘッダトランスレー
タ２３ｃにおいて出側のインターフェース回路あるいは
トランク回路を指定するポートアドレス情報が付加され
て第２の付加可変長フレーム信号とされ（この結果、第
２の付加可変長フレーム信号は図４（ａ）に示す構成と
なる）、バス２２に出力される。
【００１６】バス２２に対するアクセス競合制御及びヘ
ッダトランスレータ２３ｃ内のヘッダ変換テーブルの作
成・更新は制御ユニット２１によって行われる。
ッダトランスレータ２３ｃ内のヘッダ変換テーブルの作
成・更新は制御ユニット２１によって行われる。
【００１７】アドレスフィルタ２３ｄではバス２２上の
第２の付加可変長フレーム信号からポートアドレス情報
をフィルタリングして自己宛ての可変長フレーム信号を
受信する。そして、ＶＰＩ／ＶＣＩ除去回路２３ｅでは
可変長フレーム信号からセルヘッダ情報（ＶＰＩ／ＶＣ
Ｉ）を取り除いて元の可変長フレーム信号とする。フレ
ーム送信回路２３ｆによってこの可変長フレーム信号が
送出される。
第２の付加可変長フレーム信号からポートアドレス情報
をフィルタリングして自己宛ての可変長フレーム信号を
受信する。そして、ＶＰＩ／ＶＣＩ除去回路２３ｅでは
可変長フレーム信号からセルヘッダ情報（ＶＰＩ／ＶＣ
Ｉ）を取り除いて元の可変長フレーム信号とする。フレ
ーム送信回路２３ｆによってこの可変長フレーム信号が
送出される。
【００１８】ＡＴＭ固定長セルを処理する際には、例え
ば、固定長セルインターフェース回路２５に固定長セル
が供給される。この固定長セルはセル受信回路２５ａで
受信され、セルトランスレータ２５ｂにおいてＶＰＩ／
ＶＣＩの変換が行われるとともにポートアドレスが固定
長セルに付加されて固定長セル信号（この結果、固定長
セル信号は図４（ｂ）に示す構成となる）としてバス２
２に出力される。
ば、固定長セルインターフェース回路２５に固定長セル
が供給される。この固定長セルはセル受信回路２５ａで
受信され、セルトランスレータ２５ｂにおいてＶＰＩ／
ＶＣＩの変換が行われるとともにポートアドレスが固定
長セルに付加されて固定長セル信号（この結果、固定長
セル信号は図４（ｂ）に示す構成となる）としてバス２
２に出力される。
【００１９】アドレスフィルタ２５ｃではバス２２上の
固定長セル信号を受けた際ポートアドレスが自己宛てで
あるとポートアドレスを除去して元の固定長セルとして
セル送信回路２５ｄに与える。そして、この固定長セル
はフレーム送信回路２５ｄによって送出される。
固定長セル信号を受けた際ポートアドレスが自己宛てで
あるとポートアドレスを除去して元の固定長セルとして
セル送信回路２５ｄに与える。そして、この固定長セル
はフレーム送信回路２５ｄによって送出される。
【００２０】上述の実施例では、ポートアドレスを用い
てルーティング制御する例を示したが、ポートアドレス
を用いることなくＶＰＩ／ＶＣＩによってルーティング
制御を行うようにしてもよい。
てルーティング制御する例を示したが、ポートアドレス
を用いることなくＶＰＩ／ＶＣＩによってルーティング
制御を行うようにしてもよい。
【００２１】セル／フレーム変換クランク２７では固定
長セルと可変長フレームとの相互変換が行われる。アド
レスフィルタ２７ａを介して受信されたバス２２上の可
変長フレーム信号はセル／フレーム変換回路２７ｂによ
って固定長セルに分割されてヘッダトランスレータ２７
ｃを介してバス２２上に送出される。一方、アドレスフ
ィルタ２７ａを介して受信されたバス２２上の固定長セ
ルはセル／フレーム変換回路２７ｂに蓄積されて元の可
変長フレーム信号に戻される。そして、この可変長フレ
ーム信号はヘッダトランスレータ２７ｃを介してバス２
２上に送出される。
長セルと可変長フレームとの相互変換が行われる。アド
レスフィルタ２７ａを介して受信されたバス２２上の可
変長フレーム信号はセル／フレーム変換回路２７ｂによ
って固定長セルに分割されてヘッダトランスレータ２７
ｃを介してバス２２上に送出される。一方、アドレスフ
ィルタ２７ａを介して受信されたバス２２上の固定長セ
ルはセル／フレーム変換回路２７ｂに蓄積されて元の可
変長フレーム信号に戻される。そして、この可変長フレ
ーム信号はヘッダトランスレータ２７ｃを介してバス２
２上に送出される。
【００２２】上記のセル／フレーム変換トランク２７は
複数の可変長フレームインターフェース回路及び固定長
セルインターフェース回路で共用でき、その結果、経済
的に固定長セル通信及び可変長フレーム通信の相互乗り
入れを行うことができる。
複数の可変長フレームインターフェース回路及び固定長
セルインターフェース回路で共用でき、その結果、経済
的に固定長セル通信及び可変長フレーム通信の相互乗り
入れを行うことができる。
【００２３】ところで、固定長セルに対しては実時間サ
ービスを必要とする場合もあるので、固定長セルに対し
て高い優先度を与えるようにしてもよい。なお、制御ユ
ニット２１は各インターフェース回路からの送信要求信
号を受信して送信要求信号に基づいてバス２２に対する
アクセス権を割り当てる。この場合、固定長セルインタ
ーフェース回路に対して高い優先度を与え、これに基づ
いてアクセス権の割り当てを行うようにしてもよい。
ービスを必要とする場合もあるので、固定長セルに対し
て高い優先度を与えるようにしてもよい。なお、制御ユ
ニット２１は各インターフェース回路からの送信要求信
号を受信して送信要求信号に基づいてバス２２に対する
アクセス権を割り当てる。この場合、固定長セルインタ
ーフェース回路に対して高い優先度を与え、これに基づ
いてアクセス権の割り当てを行うようにしてもよい。
【００２４】
【発明の効果】以上説明したように本発明では可変長フ
レーム信号及びＡＴＭ固定長セル両方を扱うことがで
き、その結果、通信システムの技術革新に対して長期的
に対応可能となる。セル／フレーム変換トランクを多数
の固定長セルインターフェース回路及び可変長フレーム
インターフェース回路で共用することができるから、経
済的なシステム構築を行うことができる。加えて、固定
長セルに対して高い優先度を割り当てることによって固
定長セルによる実時間通信サービスを行うことができ
る。
レーム信号及びＡＴＭ固定長セル両方を扱うことがで
き、その結果、通信システムの技術革新に対して長期的
に対応可能となる。セル／フレーム変換トランクを多数
の固定長セルインターフェース回路及び可変長フレーム
インターフェース回路で共用することができるから、経
済的なシステム構築を行うことができる。加えて、固定
長セルに対して高い優先度を割り当てることによって固
定長セルによる実時間通信サービスを行うことができ
る。
【図１】本発明によるハイブリッド型通信処理装置の一
実施例を示すブロック図である。
実施例を示すブロック図である。
【図２】（ａ）は図１に示すハイブリッド型通信処理装
置で用いられる固定長セルのフレーム構成を示す図、
（ｂ）は図１に示すハイブリッド型通信処理装置で用い
られる可変長フレーム信号のフレーム構成を示す図であ
る。
置で用いられる固定長セルのフレーム構成を示す図、
（ｂ）は図１に示すハイブリッド型通信処理装置で用い
られる可変長フレーム信号のフレーム構成を示す図であ
る。
【図３】本発明によるハイブリッド型通信処理装置の他
の実施例を示すブロック図である。
の実施例を示すブロック図である。
【図４】（ａ）は図３に示すハイブリッド型通信処理装
置で用いられる固定長セルのフレーム構成を示す図、
（ｂ）は図３に示すハイブリッド型通信処理装置で用い
られる可変長フレーム信号のフレーム構成を示す図であ
る。
置で用いられる固定長セルのフレーム構成を示す図、
（ｂ）は図３に示すハイブリッド型通信処理装置で用い
られる可変長フレーム信号のフレーム構成を示す図であ
る。
１１ 通信処理部 １２，１４ 固定長セルインターフェース部 １３，１５ 可変長フレームインターフェース部 ２１ 制御ユニット ２２ バス ２３，２４ 可変長フレームインターフェース回路 ２５，２６ 固定長セルインターフェース回路 ２７ セル／フレーム変換トランク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9076−5Ｋ Ｈ０４Ｑ 11/04 Ｐ
Claims (3)
- 【請求項１】 ＶＰＩ／ＶＣＩを用いて経路選択が行わ
れるＡＴＭ固定長セルを受けるＡＴＭ固定長インターフ
ェース部と、可変長フレーム信号を受け前記ＶＰＩ／Ｖ
ＣＩをセルヘッダ情報として前記可変長フレーム信号に
付加する可変長フレームインターフェース部と、前記Ｖ
ＰＩ／ＶＣＩに基づいて通信処理を行う通信処理部とを
有することを特徴とするハイブリッド型通信処理装置。 - 【請求項２】 請求項１に記載されたハイブリッド型通
信処理装置において、前記通信処理部では前記通信処理
を行う際前記ＡＴＭ固定長セルに対して前記可変長フレ
ーム信号よりも高い優先度を与えるようにしたことを特
徴とするハイブリッド型通信処理装置。 - 【請求項３】 請求項１又は２に記載されたハイブリッ
ド型通信処理装置において、前記可変長フレームインタ
ーフェース部は前記可変長フレーム信号のフレームヘッ
ダ情報に基づいて前記セルヘッダ情報を付加するように
したことを土地くょうとするハイブリッド型通信処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5135844A JP2570573B2 (ja) | 1993-06-07 | 1993-06-07 | ハイブリッド型通信処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5135844A JP2570573B2 (ja) | 1993-06-07 | 1993-06-07 | ハイブリッド型通信処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06350651A true JPH06350651A (ja) | 1994-12-22 |
| JP2570573B2 JP2570573B2 (ja) | 1997-01-08 |
Family
ID=15161088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5135844A Expired - Lifetime JP2570573B2 (ja) | 1993-06-07 | 1993-06-07 | ハイブリッド型通信処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570573B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6205145B1 (en) | 1997-01-31 | 2001-03-20 | Nec Corporation | Fibre channel fabric |
| KR100298357B1 (ko) * | 1997-12-31 | 2001-08-07 | 윤종용 | 프레임릴레이-에이티엠간인터페이스회로및그작동방법 |
| JP2004503134A (ja) * | 2000-06-30 | 2004-01-29 | マルコーニ コミュニケーションズ，インコーポレイテッド | 正しくする受信器 |
| KR100921328B1 (ko) * | 2002-09-30 | 2009-10-13 | 주식회사 케이티 | 초고속 데이터망의 망간 연동점 구성 오더 관리 방법 |
-
1993
- 1993-06-07 JP JP5135844A patent/JP2570573B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6205145B1 (en) | 1997-01-31 | 2001-03-20 | Nec Corporation | Fibre channel fabric |
| EP2109249A2 (en) | 1997-01-31 | 2009-10-14 | Juniper Networks, Inc. | Fibre channel fabric |
| KR100298357B1 (ko) * | 1997-12-31 | 2001-08-07 | 윤종용 | 프레임릴레이-에이티엠간인터페이스회로및그작동방법 |
| JP2004503134A (ja) * | 2000-06-30 | 2004-01-29 | マルコーニ コミュニケーションズ，インコーポレイテッド | 正しくする受信器 |
| KR100921328B1 (ko) * | 2002-09-30 | 2009-10-13 | 주식회사 케이티 | 초고속 데이터망의 망간 연동점 구성 오더 관리 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2570573B2 (ja) | 1997-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0406842B1 (en) | Packet switch network for communication using packet having virtual connection identifier VCI | |
| JP3124647B2 (ja) | フレームリレーモジュール制御方式 | |
| JP3075163B2 (ja) | マルチポートフレーム交換方式 | |
| EP1098479A2 (en) | Packet switching system having self-routing switches | |
| WO1998038760A3 (en) | Data communication system utilizing a scalable, non-blocking, high bandwidth central memory controller and method | |
| JP2000349790A (ja) | Ａｔｍ通信装置およびそのセル処理方法 | |
| US5999537A (en) | Packet switching system having self-routing switches | |
| JP2570573B2 (ja) | ハイブリッド型通信処理装置 | |
| US6980557B1 (en) | Communications system with communication terminals which are connected to a switching system via a packet-oriented communication network | |
| JPH07202895A (ja) | セル多重化方式およびセル多重化装置 | |
| US6970460B2 (en) | Multiplexing apparatus | |
| JPH07101888B2 (ja) | 交換装置によるｌａｎ間接続方式 | |
| JP2730488B2 (ja) | Ａｔｍセル転送方式 | |
| JP3055547B2 (ja) | セル組立方法、セル分解方法、およびａｔｍセル通信装置 | |
| JP3530998B2 (ja) | 交換システムにおけるａｔｍバス拡張方式 | |
| JPH05252176A (ja) | ディジタル交換の入出力情報制御方式 | |
| KR0154089B1 (ko) | 입력 버퍼형 atm 사설망 교환기 | |
| JP3062208B2 (ja) | Ａｔｍ交換機における加入者線信号処理方式 | |
| JP3055548B2 (ja) | Ａｔｍ通信装置 | |
| JPH05316130A (ja) | ループ型ａｔｍ通信ノード | |
| JPH0690236A (ja) | Ｌａｎ間接続制御方式 | |
| JP2001103080A (ja) | データ伝送システム | |
| JPH1098493A (ja) | パケット交換機 | |
| JPH05316131A (ja) | ループ型ａｔｍ通信ノード | |
| JPH06205026A (ja) | ノード装置および通信ネットワーク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960827 |