JPH03220958A - Ａｔｍ交換機における加入者線信号処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［目　　次］ 概　　　要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段（第１図） 作　　用（第１図） 実施例（第２〜４図） 発明の効果 ［概　　要］ ＡＴＭ通話路に、複数の加入者が利用しうる加入者線に
つながる加入者回路と、ＡＴＭ通話路を通過してきた加
入者線からのＡＴＭセルについて所要の信号処理を施す
信号処理装置とを接続してなるＡＴＭ交換機における加
入者線信号処理方式信号処理装置を加入各端未対応でそ
なえることなく、発呼数に見合った数の信号処理装置で
信号処理を行なえるようにし、回路構成の簡素化をはか
ることを目的とし、 信号処理装置が発呼数に見合った数だけ設置されるとと
もに、加入者回路が、加入者線を通じて送られてくる信
号セルから得た送り元情報に基づいて所要の信号処理装
置までのパス情報を得る手段をそなえてなり、加入者回
路において、新しい送り元情報が到着するたびに、この
新しい送り元情報に対応する加入者用のパス情報を割り
当てることにより、信号セルと信号処理装置との対応付
けを行なって、信号処理を施すように構成する。

［産業上の利用分野］ 本発明は、ＡＴＭ通話路に、複数の加入者が利用しうる
加入者線につながる加入者回路と、ＡＴＭ通話路を通過
してきた加入者線からのＡＴＭセルについて所要の信号
処理を施す信号処理装置とを接続してなるＡＴＭ交換機
における加入者線信号処理方式に関する。

［従来の技術］ 近年、ＡＴＭ交換機の開発が進められてきている。この
ＡＴＭ交換機は、端末を接続された加入者線につながる
加入者回路と、ＡＴＭ通話路を通過してきた加入者線か
らのＡＴＭセルについて所要の信号処理（Ｌ　Ａ　Ｐ　
Ｄ処理等）を施す信号処理装置とをＡＴＭ通話路に接続
して構成される。

そして、このＡＴＭ交換機における信号処理系は、現在
の時分割（ＴＤ）スイッチでの信号処理系をそのまま当
てはめると、加入者線に接続された各端末ごとに対応し
て、信号処理装置をそなえることにより構成される。

［発明が解決しようとする課題］ ところで、ＡＴＭ交換においては、加入者当たり（加入
者線１本当たり）１５０Ｍｂｐｓの情報チャネルを任意
の帯域に分割して複数のチャネルを利用することが可能
である。このとき、−人の加入者が全てのチャネルを利
用するのであれば、加入者線１本につき１つの信号処理
装置を割り当てておけば足りるが、必ずしも一人で専有
するとは限らず、ｌ５ＤＮなどでは１本の加入者線に複
数の端末が接続され、複数の人が同時に１本の加入者線
を利用する場合がある。このような場合、各端末ごとに
対応して信号処理装置を置く必要があり、厖大な数の信
号処理装置が必要で、回路構成も複雑・大規模となり好
ましくない。

本発明は、このような課題に鑑みてなされたもので、信
号処理装置を加入各端未対応でそなえることなく、発呼
数に見合った数の信号処理装置で信号処理を行なえるよ
うにし、回路構成の簡素化をはかった。ＡＴＭ交換機に
おける加入者線信号処理方式を提供することを目的とす
る。

［課題を解決するための手段］ 第１図は本発明の原理ブロック図である。

第１図において、１はＡＴＭ通話路、２は複数の端末３
を接続され複数の加入者が利用しうる加入者線、４は各
加入者線２につながる加入者回路、５はＡＴＭ通話路１
を通過してきた加入者線２からのＡＴＭセルについて所
要の信号処理を施す複数の信号処理装置である。

ここで、信号処理装置！ｉ５は、全加入者線２に接続さ
れた全端末３からの発呼数に見合った数だけ設置される
とともに、各加入者回路４は、分離回路６．変換回路７
．送り元情報使用中設定手段８゜パス情報要求回路９お
よび合成回路１０から構成されている。

分離回路６は、加入者線２を通じて送られてくる信号セ
ルと情報セルから信号セルを分離するものであり、変換
回路７は、分離回路６で分離された信号セルから得られ
る送り元情報より、所要の信号処理装置５までのパス情
報を得るためのものであり、送り元情報使用中設定手段
８は、送り元情報からパス情報に変換する際に当該送り
元情報は使用中である旨の情報を設定するものである。

また、パス情報要求回路９は、新たに受信した送り元情
報が送り元情報使用中設定手段８による判定結果により
新しい送り元情報であると判定されると、この新しい送
り元情報に対して呼制御装置１１に所要の信号処理装置
５までのパス情報を要求するものである。そして、１０
は分離回路６にて分離された情報セルと変換回路７にて
パス情報を割り当てられた信号セルとを合成してＡＴＭ
通話路１へ出力する合成回路である。

［作　　用コ 上述の構成により、加入者回路４では、加入者線２から
のＡＴＭセルが、まず、分離回路６にて信号セルと情報
セルとに分離され、分離された信号セルは、変換回路７
へ送られる。この変換回路７では、信号セルから得られ
る送り元情報に基づいて、所要の信号処理装置５までの
パス情報が得られるが、この変換回路７にて送り元情報
からパス情報に変換する際に、送り元情報使用中設定手
段８により、当該送り元情報が使用中である否かの判定
を行なう。

この判定の結果、当該送り元情報が新しいもの（未使用
）であった場合には、パス情報要求回路９により、当該
送り元情報に対して所要の信号処理装置５までのパス情
報が、呼制御装置１１に対して要求され、この後、変換
装置７にて所要のパス情報の割り当てが行なわれる。

そして、合成回路１０により、分離回路６にて分離され
た情報セルと、変換回路７にて所要のパス情報を割り当
てられた信号セルとが合成され。

ＡＴＭ通話路１へ出力される。

このようにして、加入者回路４において、新しい送り元
情報が到着するたびに、この新しい送り元情報に対応す
る加入者用のパス情報を割り当てることにより、信号セ
ルと信号処理装置５との対応付けが行なわれる。従って
、信号処理装置５を各端末３に対応して全端末３の数だ
けそなえる必要はなく、発呼数に見合った数だけそなえ
ればよく、空いている信号処理袋［５が適宜使用されて
信号処理が行なわれる。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

第２図は本発明の一実施例を示すブロック図で、この第
２図に示すように、本実施例においても、複数の端末３
を接続され複数の加入者が利用しうる加入者線２につな
がる加入者回路４と、ＡＴＭ通話路１を通過してきた加
入者線２からのＡＴＭセルについて所要の信号処理（Ｌ
　Ａ　Ｐ　Ｄ）を施す複数の信号処理装置（Ｓ　Ｉ　Ｇ
）５とが、ＡＴＭ通話路１に接続されている。

そして、信号処理袋［５は、全加入者線２に接続された
全端末３からの発呼数に見合った数ｎだけ設置されると
ともに、各信号処理装置５に対して直列的に、信号メツ
セージのみを取り出すＡＴＭアダプション回路（ＣＡＤ
）１２がそなえられている。

また、各加入者回路４Ａは、分離回路Ｇ、変換回路７Ａ
、ＭＩＤ使用中設定手段８Ａ、ＣＰＵインターフェイス
９Ａ、合成回路１０．論理ゲート１３、フリップフロッ
プ１４および遅延回路１５から構成されている。各構成
要素について、以下に説明する。

分離回路６は、加入者線２を通じて送られてくる信号セ
ルと情報セルから信号セルを分離するものである。

変換回路７Ａは、分離回路６で分離された信号セルから
得られる加入者識別子である送り元情報（以下、ＭＩＤ
という）より、所要の信号処理装置５までのパス情報（
以下、ＶＣＩという）を得るためのものであり、本実施
例では、信号待合せバッファ１６．ＭＩＤＩＤ保持部質
７ＣＩ変換テーブル１８．遅延回路１９およびＶＣＩ変
換回路２０から構成されている。ここで、信号待合せバ
ッファ１６は、分離回路６からの信号セル（特定バタン
ＶＣＩを書き込まれたもの）を溜め、フリップフロップ
１４からの信号に応じて信号セルを順次読み出されるも
のである。ＭＩＤＩＤ保持部質７信号待合せバッファ１
６から読み出された信号セル内のＭＩＤを保持するもの
である。ＶＣＩ変換テーブル１８は、ＭＩＤに対応して
所要の信号処理装置５までのパス情報であるＶＣＩを格
納し、ＭＩＤＩＤ保持部質７持されたＭＩＤに対応する
ＶＣＩを出力するものである。遅延回路１９は、ＶＣＩ
変換テーブル１８の検索時間だけ信号セルを遅延させる
ものである。ＶＣＩ変換回路２０は、信号セル内の特定
パタンＶＣＩをＶＣＩ変換テーブル１８からのＶＣＩに
変換するものである。

ＭＩＤ情報使用中設定手段８Ａは、ＶＣＩ変換テーブル
１８からの索引情報を受けて、ＭＩＤからＶＣＩに変換
する際に当該ＭＩＤは使用中である旨の情報を設定する
もので、使用中のＭＩＤ（ＶＣＩ変換テーブル１８内に
ＶＣＩを書き込まれているもの）については１１′を設
定される。

ＣＰＵインターフェイス（パス情報要求回路）９Ａは、
新たに受信しＭＩＤＩＤ保持部質７持したＭＩＤがＭＩ
Ｄ使用中設定手段８Ａによる判定結果により新しいＭＩ
Ｄであると判定されると、この新しいＭＩＤに対して呼
制御装置１１に所要の信号処理装置５までのＶＣＩを要
求し、得たＶＣＩをＶＣＩ変換テーブル１８内のＭＩＤ
の対応する位置に格納するものである。

合成回路１０は、分離回路６にて分離された情報セルと
変換回路７Ａにて所要のＶＣＩを割り当てられた信号セ
ルとを合成してＡＴＭ通話路１へ出力するものである。

論理ゲート１３は、ＭＩＤＩＤ保持部質７のＭＩＤ保持
情報とＭＩＤ使用中設定手段８Ａからの現ＭＩＤの使用
情報とを受けて動作するもので、ＭＩＤＩＤ保持部質７
ＩＤ保持中（’１’）に当該ＭＩＤが未使用１０　Ｊで
ある場合に立ち上がり、当該ＭＩＤが新しいものである
と判断して、ＣＰＵインターフェイス９Ａに対しＶＣＩ
要求を指令するとともに、フリップフロップ１４をセッ
トし、信号待合せバッファ１６からの読出動作をＶ、Ｃ
Ｉ割当終了まで停止させるものである。なお、フリップ
フロップ１４は、ＶＣＩ割当が終了するとＣＰＵインタ
ーフェイス９Ａによりリセットされ、信号待合せバッフ
ァ１６からの読出動作を再開させるようになっている。

遅延回路１５は、変換回路７ＡにおけるＶＣＩ割当時間
だけ分離回路６からの情報セルを遅延させるためのもの
である。

なお、第３図はＡＴＭセルの信号フォーマットを示す図
であり、同図中、最上段はＡＴＭセル全体を、中段はＡ
ＴＭセルのペイロード部を、最下段は信号メツセージ部
分を示している。また、Ａはアドレス、Ｃはコントロー
ルフィールド、Ｆｅ２はフレームチエツクシーケンスを
示す。

上述の構成により、第４図に示すように、発加入者の端
末３から加入者線２を介して発呼があると、まず、加入
者線２からのＡＴＭセルが、加入者回路４Ａにおいて、
分離回路６により信号セルと情報セルとに分離され１分
離された信号セルが、変換回路７Ａへ送られる。

この変換回路７Ａでは、特定パタンＶＣＩが欠かれた信
号セルが、まず信号待合せバッファ１６に溜められ、フ
リップフロップ１４からの信号により順次読み出される
。そして、信号待合せバッファ１６から読み出された信
号セルは、遅延回路１９に出力されると同時に、当該信
号セル内のＭＩＤがＭＩＤ保持部１７に保持され、当該
ＭＩＤでＶＣＩ変換テーブル１８を検索する。

当該ＭＩＤに対応するＶＣＩ変換テーブル１８内の位置
にＶＣＩ格納されていない場合、即ち、ＭＩＤ使用中設
定手段８Ａの当該ＭＩＤ位置には未使用１０１が設定さ
れているので、論理ゲート１３からの出力が立ち上がる
。これにより、当該ＭＩＤが新しいものであると判断さ
れ、ＣＰＵインターフェイス９Ａにより、当該ＭＩＤに
対して呼制御装置１１に所要の信号処理装置５までのＶ
ＣＩが要求され、呼制御装置により割り当てられたＶＣ
Ｉが、ＶＣＩ変換テーブル１８内の当該ＭＩＤの対応す
る位置に格納される。また、これと同時に、論理ゲート
１３の立上がりにより、フリップフロップ１４がセット
され、信号待合せバッファ１６からの読出動作が、上述
したＶＣＩ割当終了まで停止される。そして、ＶＣＩ割
当が終了するとＣＰＵインターフェイス９Ａによりフリ
ップフロップ１４はリセットされ、信号待合せバッファ
１６からの読出動作が再開される。

このようにして−旦ＭＣＩの割当が行なわれると、後続
する信号セルは、信号待合せバッファ１６で待たされる
ことなく順次読み出され、ｖＣＩ変換回路２０において
、信号セル内の特定パタンＶＣＩが、ＶＣＩ格納テーブ
ル１８の当該ＭＩＤ位置に格納された所定のＶＣＩに変
換される。

この後、合成回路１０により、分離回路６にて分離され
た情報セルと、変換回路７Ａにて所要のパス情報である
ＶＣＩを割り当てられた信号セルとが合成され、ＡＴＭ
通話路１へ出力される。ＡＴＭ通話路１を通過したセル
は、ＡＴＭセルから、信号メツセージを組み立てるＡＴ
Ｍアダブション回路１２を通り、所要の信号処理装置５
へ送られ、加入者ごとの信号処理が実行される。

以降、第４図に示すように、呼制御装置１１への発呼信
号２着側の加入者回路４Ａへの着呼信号。

着側の加入者端末３への着呼信号が送られる。なお、着
側の加入者端末３から応答信号が送り返された場合にも
、着側の加入者回路４Ａにおいて、上述と同様のＶＣＩ
の割当が行なわれた後、応答信号が発側の加入者端末３
へ送り返され、通信状態となる。

通信終了時には、第４図に示すように、発側の加入者端
末３から切断信号が送出されると、この切断信号を受け
た呼制御装置１１は、着側の加入者回路４Ａに対して切
断確認信号とともにＶＣＩ解放信号を送出し、今まで当
該ＭＩＤに対して使用していた所要のＶＣＩを解放する
。また、切断信号を受けた着側の加入者端末３からも切
断確認信号が呼制御装置１１へ送出され、これを受けた
呼制御装置１１は、前述と同様にして着側の加入者回路
４Ａにおける所要のＶＣＩの解放を行なう。

なお、信号セルの加入者識別子であるＭＩＤと加入者と
の対応付けは、上述のような通信が開始される前に予め
加入者端末３側からの呼制御装置１１に対するＭＩＤ割
当要求により行なわれている。

このように、本実施例の加入者線信号処理方式によれば
、加入者回路４Ａにおいて、新しいＮＩＤをもつＡＴＭ
セルが到着するたびに、この新しいＭＩＤに対応する加
入者用のＶＣＩを割り当てることにより、信号セルと信
号処理装置５との対応付けが行なわれる。従って、信号
処理袋［５を各端末３に対応して全端末３の数だけそな
える必要はなく、発呼数に見合った数だけそなえればよ
く、空いている信号処理袋Ｗ５が適宜使用されて信号処
理が行なわれる。つまり、加入者線２の数をＮ、各加入
者線２に接続された端末３の数をｍとした場合、信号処
理装置５およびＡＴＭアダプション回路１２の数ｎは、
ｍＸＮよりも少なくすることができる。

これにより、信号処理装置５が有効に利用され、信号処
理装置５およびＡＴＭアダプション回路１２を削減でき
、回路構成を大幅に簡素化することができる。

［発明の効果］ 以上詳述したように、本発明のＡＴＭ交換機における加
入者線信号処理方式（請求項１，２）によれば、信号処
理装置を発呼数に見合った数だけ設置し、加入者回路に
おいて、新しい送り元情報が到着するたびに、この新し
い送り元情報に対応する加入者用のパス情報を割り当て
ることにより、信号セルと信号処理装置との対応付けを
行なって。

信号処理を施すように構成したので、信号処理装置を加
入者端末に対応させてそなえる必要がなく、発呼数に見
合った数の信号処理装置で信号処理を行なうことができ
、信号処理装置が削減され回路構成を簡素化できる効果
がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示すブロック図、第３図は
ＡＴＭセルの信号フォーマットを示す図、 第４図は本実施例の動作を説明するための信号シーケン
スを示す図である。 図において、 １はＡＴＭ通話路、 ２は加入者線、 ３は端末、 ４．４Ａは加入者回路、 ５は信号処理装置、 ６は分離回路、 ７．７Ａは変換回路、 ８は送り元情報使用中設定手段、 ８ＡはＭＩＤ使用中設定手段、 ９はパス情報要求回路、 ９ＡはＣＰＵインターフェイス、 １０は合成回路、 １１は呼制御装置、 １２はＡＴＭアダプション回路、 １３は論理ゲート、 １４はフリップフロップ、 １５は遅延回路、 ６は信号待合せバッファ、 ７はＭＩＤ保持部。 ８はＶＣＩ変換テーブル、 ９は遅延回路、 ＯはＶＣＩ変換回路である。

Claims (2)

【特許請求の範囲】
1. （１）ＡＴＭ通話路（１）に、複数の加入者が利用しう
   る加入者線（２）につながる加入者回路（４、４Ａ）と
   、該ＡＴＭ通話路（１）を通過してきた該加入者線（２
   ）からのＡＴＭセルについて所要の信号処理を施す複数
   の信号処理装置（５）とを接続してなるＡＴＭ交換機に
   おいて、 該信号処理装置（５）が発呼数に見合った数だけ設置さ
   れるとともに、 該加入者回路（４、４Ａ）が、該加入者線（２）を通じ
   て送られてくる信号セルから得た送り元情報に基づいて
   所要の信号処理装置（５）までのパス情報を得る手段（
   ７、７Ａ）をそなえてなり、 該加入者回路（４、４Ａ）において、新しい送り元情報
   が到着するたびに、この新しい送り元情報に対応する加
   入者用のパス情報を割り当てることにより、信号セルと
   信号処理装置（５）との対応付けを行なって、信号処理
   を施すことを 特徴とする、ＡＴＭ交換機における加入者線信号処理方
   式。
2. （２）該加入者回路（４、４Ａ）が、 該加入者線（２）を通じて送られてくる信号セルと情報
   セルから該信号セルを分離する分離回路（６）と、 該分離回路（６）で分離された該信号セルから得られる
   送り元情報より信号処理装置（５）までのパス情報を得
   る変換回路（７、７Ａ）と、 該送り元情報から該パス情報に変換する際に当該送り元
   情報は使用中である旨の情報を設定する送り元情報使用
   中設定手段（８、８Ａ）と、新たに受信した送り元情報
   が該送り元情報使用中設定手段（８、８Ａ）による判定
   結果により新しい送り元情報であると判定されるとこの
   新しい送り元情報に対して呼制御装置（１１）に所要の
   信号処理装置（５）までのパス情報を要求するパス情報
   要求回路（９、９Ａ）とをそなえて構成されたことを特
   徴とする、請求項１記載のＡＴＭ交換機における加入者
   線信号処理方式。