JP3060507B2 - ディジタル信号伝送装置 - Google Patents
ディジタル信号伝送装置Info
- Publication number
- JP3060507B2 JP3060507B2 JP2238932A JP23893290A JP3060507B2 JP 3060507 B2 JP3060507 B2 JP 3060507B2 JP 2238932 A JP2238932 A JP 2238932A JP 23893290 A JP23893290 A JP 23893290A JP 3060507 B2 JP3060507 B2 JP 3060507B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- data
- channels
- digital signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008054 signal transmission Effects 0.000 title claims description 22
- 230000005540 biological transmission Effects 0.000 claims description 24
- 238000006243 chemical reaction Methods 0.000 claims description 23
- 230000004044 response Effects 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims description 2
- 230000005236 sound signal Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 8
- 230000015654 memory Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
- H04N21/4342—Demultiplexing isochronously with video sync, e.g. according to bit-parallel or bit-serial interface formats, as SDI
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
- G11B27/031—Electronic editing of digitised analogue information signals, e.g. audio or video signals
- G11B27/032—Electronic editing of digitised analogue information signals, e.g. audio or video signals on tapes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
- H04N21/23602—Multiplexing isochronously with the video sync, e.g. according to bit-parallel or bit-serial interface formats, as SDI
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
- H04N5/9265—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation with processing of the sound signal
- H04N5/9267—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation with processing of the sound signal using time division multiplex of the PCM audio and PCM video signals
- H04N5/9268—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation with processing of the sound signal using time division multiplex of the PCM audio and PCM video signals with insertion of the PCM audio signals in the vertical blanking interval of the PCM video signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Television Signal Processing For Recording (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばいわゆるシリアルインターフェース
を使ってディジタル信号を伝送するディジタル信号伝送
装置に関するものである。
を使ってディジタル信号を伝送するディジタル信号伝送
装置に関するものである。
本発明は、伝送されたディジタル信号を複数チャンネ
ルの情報データに再現するディジタル信号伝送装置にお
いて、伝送された識別データの内容を変えることによ
り、単一の伝送路を介して伝送されたディジタル信号の
チャンネルの入れ換えを可能とし、また、複数チャンネ
ルの情報データと各チャンネルの識別データとを含むデ
ィジタル信号を伝送するディジタル信号伝送装置におい
て、伝送する識別データの内容を変えることにより、単
一の伝送路を介して伝送するディジタル信号のチャンネ
ルの入れ換えを可能とするディジタル信号伝送装置を提
供するものである。
ルの情報データに再現するディジタル信号伝送装置にお
いて、伝送された識別データの内容を変えることによ
り、単一の伝送路を介して伝送されたディジタル信号の
チャンネルの入れ換えを可能とし、また、複数チャンネ
ルの情報データと各チャンネルの識別データとを含むデ
ィジタル信号を伝送するディジタル信号伝送装置におい
て、伝送する識別データの内容を変えることにより、単
一の伝送路を介して伝送するディジタル信号のチャンネ
ルの入れ換えを可能とするディジタル信号伝送装置を提
供するものである。
従来より、アナログのビデオ信号，オーディオ信号を
扱うアナログVTR（ビデオテープレコーダ）におけるオ
ーディオ信号の入出力には、例えばいわゆるキャノンコ
ネクタ等を用いたアナログインターフェースが使用され
ていた。
扱うアナログVTR（ビデオテープレコーダ）におけるオ
ーディオ信号の入出力には、例えばいわゆるキャノンコ
ネクタ等を用いたアナログインターフェースが使用され
ていた。
第３図に、例えば２台のアナログVTR20,30間のアナロ
グインターフェースの接続例を示す。
グインターフェースの接続例を示す。
この第３図において、例えばプレーヤ側のVTR20のビ
デオ出力端子21からはビデオ信号が出力される。このVT
R20からのビデオ信号は、同軸ケーブル等の伝送路を介
して、例えば、レコーダ側のVTR30のビデオ入力端子31
に送られる。また、上記プレーヤ側のVTR20の例えば４
つのオーディオ出力端子22〜25からは、それぞれ１チャ
ンネルずつの計４チャンネル（CH1〜CH4）のオーディオ
信号が出力される。ただし、第３図の例では、上記オー
ディオ出力端子22からチャンネルCH1、端子23からチャ
ンネルCH2、端子24からチャンネルCH3、端子25からチャ
ンネルCH4のオーディオ信号が出力されるようになって
いる。これらVTR20のオーディオ出力端子22〜25と、例
えばレコーダ側のVTR30のオーディオ入力端子32〜35と
を、上記キャノンコネクタ等が両端に配された同軸ケー
ブルを介してそれぞれ接続することで、上記プレーヤ側
のVTR0からの各オーディオ信号がレコーダ側のVTR30に
伝送できるようになる。
デオ出力端子21からはビデオ信号が出力される。このVT
R20からのビデオ信号は、同軸ケーブル等の伝送路を介
して、例えば、レコーダ側のVTR30のビデオ入力端子31
に送られる。また、上記プレーヤ側のVTR20の例えば４
つのオーディオ出力端子22〜25からは、それぞれ１チャ
ンネルずつの計４チャンネル（CH1〜CH4）のオーディオ
信号が出力される。ただし、第３図の例では、上記オー
ディオ出力端子22からチャンネルCH1、端子23からチャ
ンネルCH2、端子24からチャンネルCH3、端子25からチャ
ンネルCH4のオーディオ信号が出力されるようになって
いる。これらVTR20のオーディオ出力端子22〜25と、例
えばレコーダ側のVTR30のオーディオ入力端子32〜35と
を、上記キャノンコネクタ等が両端に配された同軸ケー
ブルを介してそれぞれ接続することで、上記プレーヤ側
のVTR0からの各オーディオ信号がレコーダ側のVTR30に
伝送できるようになる。
この時、上記VTR20の各オーディオ出力端子と、VTR30
の各オーディオ入力端子との間の４本の同軸ケーブルに
よる接続を、任意に変えることにより、該VTR20からの
各チャンネルのオーディオ信号が、VTR30の任意のオー
ディオチャンネルに記録されるようになる。第３図に
は、上記オーディオ出力端子22とオーディオ入力端子3
4、上記端子23と端子35、端子24と端子32、端子25と端
子33を接続した例を示している。
の各オーディオ入力端子との間の４本の同軸ケーブルに
よる接続を、任意に変えることにより、該VTR20からの
各チャンネルのオーディオ信号が、VTR30の任意のオー
ディオチャンネルに記録されるようになる。第３図に
は、上記オーディオ出力端子22とオーディオ入力端子3
4、上記端子23と端子35、端子24と端子32、端子25と端
子33を接続した例を示している。
ところで、ディジタルのビデオ信号，オーディオ信号
を扱うディジタルVTR間のインターフェースにおいて
は、ディジタルビデオ信号とディジタルオーディオ信号
を合わせて１本の同軸ケーブルで伝送するいわゆるシリ
アルインターフェースが存在する。なお、この場合の同
軸ケーブルの両端に配されるコネクタとしては例えばい
わゆるBNC型のコネクタがある。
を扱うディジタルVTR間のインターフェースにおいて
は、ディジタルビデオ信号とディジタルオーディオ信号
を合わせて１本の同軸ケーブルで伝送するいわゆるシリ
アルインターフェースが存在する。なお、この場合の同
軸ケーブルの両端に配されるコネクタとしては例えばい
わゆるBNC型のコネクタがある。
このシリアルインターフェースのフォーマットによる
ディジタルビデオ信号とディジタルオーディオ信号の伝
送は、例えば以下のようにして行われる。
ディジタルビデオ信号とディジタルオーディオ信号の伝
送は、例えば以下のようにして行われる。
先ず、ディジタルビデオ信号には、タイミングリファ
レンスシグナル（TRS）として１水平同期期間毎の刻み
を表すパターン（例えばディジタルビデオ信号のシン
ク）情報と、ID（フィールドシーケンス，ライン番号
等）の情報が付加される。ディジタルオーディオ信号
は、複数チャンネルの信号がそれぞれ時間圧縮され、こ
れら時間圧縮されたデータがビデオ信号の帰線消去期間
のシンクチップ期間にAUX（補助，予備）データブロッ
クとして重畳される。このAUXデータブロックをビデオ
信号のシンクチップ期間に重畳した信号が、更にシリア
ルデータに変換されて伝送される。
レンスシグナル（TRS）として１水平同期期間毎の刻み
を表すパターン（例えばディジタルビデオ信号のシン
ク）情報と、ID（フィールドシーケンス，ライン番号
等）の情報が付加される。ディジタルオーディオ信号
は、複数チャンネルの信号がそれぞれ時間圧縮され、こ
れら時間圧縮されたデータがビデオ信号の帰線消去期間
のシンクチップ期間にAUX（補助，予備）データブロッ
クとして重畳される。このAUXデータブロックをビデオ
信号のシンクチップ期間に重畳した信号が、更にシリア
ルデータに変換されて伝送される。
ここで、上記シンクチップ期間のAUXデータブロック
は、第４図に示す水平同期期間のワードナンバ795〜849
の期間に配され、また、第５図に示す垂直同期期間では
ワードナンバ795〜260及び340〜715の期間に、第６図に
示す等化パルスの期間ではワードナンバ795〜815及び34
0〜360の期間に配される。
は、第４図に示す水平同期期間のワードナンバ795〜849
の期間に配され、また、第５図に示す垂直同期期間では
ワードナンバ795〜260及び340〜715の期間に、第６図に
示す等化パルスの期間ではワードナンバ795〜815及び34
0〜360の期間に配される。
更に、上記AUXデータブロックのフォーマットは、第
７図に示すように、先頭から順に、それぞれ10ビット
（ワード）のAUXデータフラグ（3FChex），データID
（例えばいわゆるAES/EBUディジタルオーディオ伝送時
は2FFhex），データブロックナンバ，データカウント
（以後に続くユーザーデータのバイト数）と続き、次に
ユーザーデータとしての最大255ワードのディジタルオ
ーディオ信号等が続き、最後が１ワードのチェックサム
となっている。
７図に示すように、先頭から順に、それぞれ10ビット
（ワード）のAUXデータフラグ（3FChex），データID
（例えばいわゆるAES/EBUディジタルオーディオ伝送時
は2FFhex），データブロックナンバ，データカウント
（以後に続くユーザーデータのバイト数）と続き、次に
ユーザーデータとしての最大255ワードのディジタルオ
ーディオ信号等が続き、最後が１ワードのチェックサム
となっている。
第１表に該ディジタルオーディオ信号が配される上記
ユーザーデータのフォーマットを示す。
ユーザーデータのフォーマットを示す。
この第１表において、例えばアドレスx3,x3＋1,x3＋
２の各バイト（10ビット）内の各９ビット（b0〜b8）が
データに使用され、10ビット目のb9はb8の反転とされ
る。ここで、上記b9以外の３バイト27ビットで１サンプ
ル分のディジタルオーディオデータが伝送される。この
27ビットの内訳としては、オーディオデータに20〜219
の20ビットが与えられ、例えばAES/EBUにおけるいわゆ
るアンシラリ情報としてのＶ（バリディティ）,U（ユー
ザービット）,C（チャンネルステイタス）に各１ビット
が、192サンプル毎の区切りを示すＺ（同期ビット）に
１ビットが、CH1〜CH4の各チャンネルを示すCHビット
（CH（MSB）,CH（LSB））に２ビットが、Ｐ（パリテ
ィ）に１ビットが与えられる。
２の各バイト（10ビット）内の各９ビット（b0〜b8）が
データに使用され、10ビット目のb9はb8の反転とされ
る。ここで、上記b9以外の３バイト27ビットで１サンプ
ル分のディジタルオーディオデータが伝送される。この
27ビットの内訳としては、オーディオデータに20〜219
の20ビットが与えられ、例えばAES/EBUにおけるいわゆ
るアンシラリ情報としてのＶ（バリディティ）,U（ユー
ザービット）,C（チャンネルステイタス）に各１ビット
が、192サンプル毎の区切りを示すＺ（同期ビット）に
１ビットが、CH1〜CH4の各チャンネルを示すCHビット
（CH（MSB）,CH（LSB））に２ビットが、Ｐ（パリテ
ィ）に１ビットが与えられる。
また、上記CH（MSB）,CH（LSB）のCHビットを用い、
例えば第２表に示すような条件で各チャンネルの識別が
行われている。
例えば第２表に示すような条件で各チャンネルの識別が
行われている。
すなわち、この第２表において、CH（MSB）とCH（LS
B）が共に“0"の時はCH1と識別し、CH（MSB）が“0"でC
H（LSB）が“1"の時はCH2、CH（MSB）が“1"でCH（LS
B）が“0"の時はCH3、CH（MSB）とCH（LSB）が共に“1"
の時はCH4と識別される。
B）が共に“0"の時はCH1と識別し、CH（MSB）が“0"でC
H（LSB）が“1"の時はCH2、CH（MSB）が“1"でCH（LS
B）が“0"の時はCH3、CH（MSB）とCH（LSB）が共に“1"
の時はCH4と識別される。
第８図に上述したシリアルインターフェースによって
ディジタルビデオ信号，ディジタルオーディオ信号を送
信，受信する送信回路60と受信回路80のブロック図を示
す。これら回路60,80がVTR内に設けられる。
ディジタルビデオ信号，ディジタルオーディオ信号を送
信，受信する送信回路60と受信回路80のブロック図を示
す。これら回路60,80がVTR内に設けられる。
この第８図において、送信回路60のタイミング情報発
生回路64は、入力端子61を介して供給されるビデオ信号
のタイミングに基づいて、上記タイミングリファレンス
シグナル（TRS）とID情報を発生する。このタイミング
情報発生回路64の出力は加算器66に送られる。また、端
子63を介して供給される４つのチャンネルのディジタル
オーディオ信号は、AUXエンコーダ65に送られ、このAUX
デコーダ65で上記シンクチップ期間に重畳される上記AU
Xデータブロックが形成される。該AUXデコーダ65からの
AUXデータブロックのデータが上記加算器66に送られ
る。また、該加算器66には、入力端子62を介してディジ
タルビデオ信号も入力される。したがって、この加算器
66での合成により、上記ディジタルビデオ信号に上記TR
S,IDが付加されると共に、このビデオ信号のシンクチッ
プ期間に、上記AUXデータブロックが重畳されるように
なる。この加算器66の出力は、前述した第１表に示した
ように10ビットパラレルの信号であり、このパラレル信
号がパラレル／シリアル（P/S）変換回路67に送られ
る。該P/S変換回路67では、上記TRSの基準に対して10倍
のクロックを用いて、上記パラレル信号をシリアルのデ
ータに変換する。このP/S変換回路67の出力はスクラン
ブラ68に送られる。該スクランブラ68では、上記シリア
ルデータがいわゆるスクランブルドNRZ−Ｉ信号に変換
される。該NRZ−Ｉ信号はバッファ69を介して出力端子7
0から出力される。
生回路64は、入力端子61を介して供給されるビデオ信号
のタイミングに基づいて、上記タイミングリファレンス
シグナル（TRS）とID情報を発生する。このタイミング
情報発生回路64の出力は加算器66に送られる。また、端
子63を介して供給される４つのチャンネルのディジタル
オーディオ信号は、AUXエンコーダ65に送られ、このAUX
デコーダ65で上記シンクチップ期間に重畳される上記AU
Xデータブロックが形成される。該AUXデコーダ65からの
AUXデータブロックのデータが上記加算器66に送られ
る。また、該加算器66には、入力端子62を介してディジ
タルビデオ信号も入力される。したがって、この加算器
66での合成により、上記ディジタルビデオ信号に上記TR
S,IDが付加されると共に、このビデオ信号のシンクチッ
プ期間に、上記AUXデータブロックが重畳されるように
なる。この加算器66の出力は、前述した第１表に示した
ように10ビットパラレルの信号であり、このパラレル信
号がパラレル／シリアル（P/S）変換回路67に送られ
る。該P/S変換回路67では、上記TRSの基準に対して10倍
のクロックを用いて、上記パラレル信号をシリアルのデ
ータに変換する。このP/S変換回路67の出力はスクラン
ブラ68に送られる。該スクランブラ68では、上記シリア
ルデータがいわゆるスクランブルドNRZ−Ｉ信号に変換
される。該NRZ−Ｉ信号はバッファ69を介して出力端子7
0から出力される。
この出力端子70は、上記両端にBNCコネクタ等が配さ
れた同軸ケーブルを介して、受信回路80の入力端子81と
接続される。該受信回路80で受信されたシリアルの送信
データは、ケーブルイコライザ82で、上記同軸ケーブル
を伝送することによる高域信号劣化の補償を行う。該ケ
ーブルイコライザ82の出力はPLL（位相同期ループ）回
路83で位相合わせが行われた後、デスクランブラ84に送
られる。該デスクランブラ84では上記NRZ−Ｉ信号のデ
コード処理を行う。該デスクランブラ84でデコード処理
された信号は、検出変換回路85に送られる。該回路85で
は、上記TRSを検出し、このTRSの基準に対して1/10のク
ロック（パラレルのクロック）を発生させ、これによっ
てシリアルデータをパラレルデータに変換する処理が行
われる。このパラレルデータはAUXデコーダ87とシンク
チップ置換回路86とに送られる。上記シクチップ置換回
路86では、上記パラレルデータから上記時間圧縮された
ディジタルオーディオ信号が重畳されたシンクチップ期
間を通常のシンクチップ期間に置き換えた信号すなわち
ビデオ信号のみが取り出される。このシンクチップ置換
回路86の出力が出力端子88から出力される。また、AUX
デコーダ87では、上記パラレルデータからAUXデータブ
ロックのみを抽出し、各チャンネルのディジタルオーデ
ィオ信号への分離と時間伸長とを行い、この出力を端子
89から出力する。
れた同軸ケーブルを介して、受信回路80の入力端子81と
接続される。該受信回路80で受信されたシリアルの送信
データは、ケーブルイコライザ82で、上記同軸ケーブル
を伝送することによる高域信号劣化の補償を行う。該ケ
ーブルイコライザ82の出力はPLL（位相同期ループ）回
路83で位相合わせが行われた後、デスクランブラ84に送
られる。該デスクランブラ84では上記NRZ−Ｉ信号のデ
コード処理を行う。該デスクランブラ84でデコード処理
された信号は、検出変換回路85に送られる。該回路85で
は、上記TRSを検出し、このTRSの基準に対して1/10のク
ロック（パラレルのクロック）を発生させ、これによっ
てシリアルデータをパラレルデータに変換する処理が行
われる。このパラレルデータはAUXデコーダ87とシンク
チップ置換回路86とに送られる。上記シクチップ置換回
路86では、上記パラレルデータから上記時間圧縮された
ディジタルオーディオ信号が重畳されたシンクチップ期
間を通常のシンクチップ期間に置き換えた信号すなわち
ビデオ信号のみが取り出される。このシンクチップ置換
回路86の出力が出力端子88から出力される。また、AUX
デコーダ87では、上記パラレルデータからAUXデータブ
ロックのみを抽出し、各チャンネルのディジタルオーデ
ィオ信号への分離と時間伸長とを行い、この出力を端子
89から出力する。
更に、第９図に上記AUXデコーダ87の具体的構成を示
す。
す。
この第９図において、供給されたAUXデータブロック
のデータは、先ずエラーチェック回路１に供給され，当
該エラーチェック回路１でパリティ，サムチェック等の
誤り検出と誤り訂正の処理が行われた後、各FIFO（ファ
ースト イン ファースト アウト）メモリ７〜10に送
られる。また、このエラーチェック回路１は、データ中
のCHビット（第１表のCH（MSB）,CH（LSB））の抽出も
同時に行う。このCHビットはチャンネルデコーダ２に送
られる。該チャンネルデコーダ２では、供給されたCHビ
ットを調べて、CH1〜CH4のどのチャンネルを示すデータ
であるかを検出（識別）する。すなわち、例えば、前述
の第２表に示した条件のように、各CHビットのデータを
見て、現在供給されているデータがどのチャンネルのデ
ータであるかの検出（識別）を行う。また、このチャン
ネルデコーダ２は、上記CHビットの検出結果に基づい
て、各チャンネルに対応する各書込アドレスカウンタ３
〜６をコントロールして、該書込アドレスカウンタ３〜
６から各チャンネルに対応する各FIFOメモリ７〜10の書
込アドレスデータを発生させる。したがって、これらFI
FOメモリ７〜10は、上記書込アドレスデータに基づいて
書き込み動作が行われる。また、読出アドレスカウンタ
11は、オーディオサンプリング周波数（48kHz）に基づ
いたカウント動作を行い、このカウント値に基づいて、
各FIFOメモリ７〜10の読出アドレスデータを出力する。
したがって、各FIFOメモリからは、当該読出アドレスデ
ータに基づいてデータが読み出される。これによりCH1
〜CH4の各ディジタルオーディオ信号が得られるように
なる。
のデータは、先ずエラーチェック回路１に供給され，当
該エラーチェック回路１でパリティ，サムチェック等の
誤り検出と誤り訂正の処理が行われた後、各FIFO（ファ
ースト イン ファースト アウト）メモリ７〜10に送
られる。また、このエラーチェック回路１は、データ中
のCHビット（第１表のCH（MSB）,CH（LSB））の抽出も
同時に行う。このCHビットはチャンネルデコーダ２に送
られる。該チャンネルデコーダ２では、供給されたCHビ
ットを調べて、CH1〜CH4のどのチャンネルを示すデータ
であるかを検出（識別）する。すなわち、例えば、前述
の第２表に示した条件のように、各CHビットのデータを
見て、現在供給されているデータがどのチャンネルのデ
ータであるかの検出（識別）を行う。また、このチャン
ネルデコーダ２は、上記CHビットの検出結果に基づい
て、各チャンネルに対応する各書込アドレスカウンタ３
〜６をコントロールして、該書込アドレスカウンタ３〜
６から各チャンネルに対応する各FIFOメモリ７〜10の書
込アドレスデータを発生させる。したがって、これらFI
FOメモリ７〜10は、上記書込アドレスデータに基づいて
書き込み動作が行われる。また、読出アドレスカウンタ
11は、オーディオサンプリング周波数（48kHz）に基づ
いたカウント動作を行い、このカウント値に基づいて、
各FIFOメモリ７〜10の読出アドレスデータを出力する。
したがって、各FIFOメモリからは、当該読出アドレスデ
ータに基づいてデータが読み出される。これによりCH1
〜CH4の各ディジタルオーディオ信号が得られるように
なる。
第10図に例えば２台のディジタルVTR40,509間を上述
したシリアルインターフェースで接続した時の接続図を
示す。
したシリアルインターフェースで接続した時の接続図を
示す。
この第10図において、プレーヤ側のディジタルVTR40
で記録媒体から再生されて得られたディジタルビデオ信
号及び４つのチャンネルのディジタルオーディオ信号
は、エンコーダ41に供給される。このエンコーダ41は、
上記第８図の送信回路60と同様な機能を有するものであ
る。したがって、該エンコーダ41では、４つのチャンネ
ルのディジタルオーディオ信号を時間圧縮すると共に、
この時間圧縮されたオーディオ信号をビデオ信号の帰線
消去時間のシンクチップ期間にAUXデータブロックとし
て重畳させ、更に、これをシリアルデータに変換して出
力するようになっている。このシリアルデータ出力が出
力端子70を介して出力（送信）される。
で記録媒体から再生されて得られたディジタルビデオ信
号及び４つのチャンネルのディジタルオーディオ信号
は、エンコーダ41に供給される。このエンコーダ41は、
上記第８図の送信回路60と同様な機能を有するものであ
る。したがって、該エンコーダ41では、４つのチャンネ
ルのディジタルオーディオ信号を時間圧縮すると共に、
この時間圧縮されたオーディオ信号をビデオ信号の帰線
消去時間のシンクチップ期間にAUXデータブロックとし
て重畳させ、更に、これをシリアルデータに変換して出
力するようになっている。このシリアルデータ出力が出
力端子70を介して出力（送信）される。
この出力端子70は、上記両端にBNCコネクタ等が配さ
れた同軸ケーブルを介して、レコーダ側のディジタルVT
R50の入力端子81と接続される。当該ディジタルVTR50内
のデコーダ51は上記第８図の受信回路80と同様の機能を
有するものである。したがって、該デコーダ51では、供
給された（受信された）上記シリアルデータからビデオ
信号とAUXデータブロックとを分離し、更にAUXデータブ
ロックから各チャンネルのオーディオ信号を得るデコー
ド処理が行われる。
れた同軸ケーブルを介して、レコーダ側のディジタルVT
R50の入力端子81と接続される。当該ディジタルVTR50内
のデコーダ51は上記第８図の受信回路80と同様の機能を
有するものである。したがって、該デコーダ51では、供
給された（受信された）上記シリアルデータからビデオ
信号とAUXデータブロックとを分離し、更にAUXデータブ
ロックから各チャンネルのオーディオ信号を得るデコー
ド処理が行われる。
ところで、上述の第10図に示したプレーヤ側，レコー
ダ側の２つのVTR40,50を上記シリアルインターフェース
で接続した場合、前述のアナログインターフェースのよ
うなチャンネルの入れ換えができない。すなわち、例え
ば、上記プレーヤ側VTR40のCH1のオーディオ信号を、レ
コーダ側VTR50に伝送して記録したいような場合、上記
シリアルインターフェースを用いると、プレーヤ側VTR4
0において該CH1として再生されたオーディオ信号は、レ
コーダ側のVTR50でもCH1として記録されることになる。
ところが、この時、もしレコーダ側のVTR50の記録媒体
上のCH1の記録領域に、既に消去したくないオーディオ
信号が記録されていた場合、当該CH1の記録領域に上記
プレーヤ側のVTR40のからCH1のオーディオ信号が記録さ
れてしまうようになる。このように、シリアルインター
フェースでは、前述の第３図に示したアナログインター
フェースのように、任意にチャンネルを入れ換えて伝送
することができない。
ダ側の２つのVTR40,50を上記シリアルインターフェース
で接続した場合、前述のアナログインターフェースのよ
うなチャンネルの入れ換えができない。すなわち、例え
ば、上記プレーヤ側VTR40のCH1のオーディオ信号を、レ
コーダ側VTR50に伝送して記録したいような場合、上記
シリアルインターフェースを用いると、プレーヤ側VTR4
0において該CH1として再生されたオーディオ信号は、レ
コーダ側のVTR50でもCH1として記録されることになる。
ところが、この時、もしレコーダ側のVTR50の記録媒体
上のCH1の記録領域に、既に消去したくないオーディオ
信号が記録されていた場合、当該CH1の記録領域に上記
プレーヤ側のVTR40のからCH1のオーディオ信号が記録さ
れてしまうようになる。このように、シリアルインター
フェースでは、前述の第３図に示したアナログインター
フェースのように、任意にチャンネルを入れ換えて伝送
することができない。
そこで、本発明は、上述のような実情に鑑みて提案さ
れたものであり、シリアルインターフェースでディジタ
ルオーディオ信号の送信，受信を行う場合に、任意にデ
ィジタルオーディオ信号のチャンネルを入れ換えて送信
及び受信を行うことができるディジタル信号伝送装置を
提供することを目的とするものである。
れたものであり、シリアルインターフェースでディジタ
ルオーディオ信号の送信，受信を行う場合に、任意にデ
ィジタルオーディオ信号のチャンネルを入れ換えて送信
及び受信を行うことができるディジタル信号伝送装置を
提供することを目的とするものである。
本発明のディジタル信号伝送装置は、上述の目的を達
成するために提案されたものであり、単一の伝送路を介
して伝送された複数チャンネルの情報データと上記情報
データの各チャンネルを識別するための識別データとを
含むディジタル信号から、上記複数チャンネルの情報デ
ータを再現するディジタル信号伝送装置において、上記
単一の伝送路を介して伝送された上記ディジタル信号か
ら、上記識別データを抽出する抽出手段と、切換操作に
応じて、上記複数チャンネルのうちで入れ換えを行うチ
ャンネルを指定するチャンネル指定手段と、上記チャン
ネル指定手段の出力に応じて、上記入れ換えが行われる
チャンネルの識別データを相互に変換する変換手段と、
上記変換手段から出力された識別データに基づいて、上
記ディジタル信号から上記複数チャンネルの情報データ
を取り出して各チャンネルに振り分ける振り分け手段と
を備えたものである。
成するために提案されたものであり、単一の伝送路を介
して伝送された複数チャンネルの情報データと上記情報
データの各チャンネルを識別するための識別データとを
含むディジタル信号から、上記複数チャンネルの情報デ
ータを再現するディジタル信号伝送装置において、上記
単一の伝送路を介して伝送された上記ディジタル信号か
ら、上記識別データを抽出する抽出手段と、切換操作に
応じて、上記複数チャンネルのうちで入れ換えを行うチ
ャンネルを指定するチャンネル指定手段と、上記チャン
ネル指定手段の出力に応じて、上記入れ換えが行われる
チャンネルの識別データを相互に変換する変換手段と、
上記変換手段から出力された識別データに基づいて、上
記ディジタル信号から上記複数チャンネルの情報データ
を取り出して各チャンネルに振り分ける振り分け手段と
を備えたものである。
また、本発明のディジタル信号伝送装置は、上述の目
的を達成するために提案されたものであり、複数チャン
ネルの情報データと上記情報データの各チャンネルを識
別するための識別データとを含むディジタル信号を、単
一の伝送路に伝送するディジタル信号伝送装置におい
て、切換操作に応じて、上記複数チャンネルのうち入れ
換えを行うチャンネルを指定するチャンネル指定手段
と、上記チャンネル指定手段の出力に応じて、上記入れ
換えが行われるチャンネルの識別データを相互に変換す
る変換手段と、上記変換手段から出力された識別データ
と上記複数チャンネルの情報データを単一の伝送路に送
出する送出手段とを備えたものである。
的を達成するために提案されたものであり、複数チャン
ネルの情報データと上記情報データの各チャンネルを識
別するための識別データとを含むディジタル信号を、単
一の伝送路に伝送するディジタル信号伝送装置におい
て、切換操作に応じて、上記複数チャンネルのうち入れ
換えを行うチャンネルを指定するチャンネル指定手段
と、上記チャンネル指定手段の出力に応じて、上記入れ
換えが行われるチャンネルの識別データを相互に変換す
る変換手段と、上記変換手段から出力された識別データ
と上記複数チャンネルの情報データを単一の伝送路に送
出する送出手段とを備えたものである。
ここで、上記識別データとしては、前述した第１表，
第２表のCHビット（CH（MSB）,CH（LSB））を用いるこ
とができる。
第２表のCHビット（CH（MSB）,CH（LSB））を用いるこ
とができる。
本発明によれば、切換操作に応じて、チャンネル入れ
換えを行うチャンネルを指定し、そのチャンネル指定出
力に応じて、入れ換えが行われるチャンネルの識別デー
タを相互に変換し、当該識別データに基づいてディジタ
ル信号から複数チャンネルの情報データを取り出して各
チャンネルに振り分けるようにしている。
換えを行うチャンネルを指定し、そのチャンネル指定出
力に応じて、入れ換えが行われるチャンネルの識別デー
タを相互に変換し、当該識別データに基づいてディジタ
ル信号から複数チャンネルの情報データを取り出して各
チャンネルに振り分けるようにしている。
以下、本発明を適用した実施例について図面を参照し
ながら、説明する。
ながら、説明する。
第１図に本発明実施例のディジタル信号伝送装置の要
部であるオーディオデコーダ回路の概略構成を示す。こ
こで、本発明実施例ディジタル信号伝送装置は、第１図
のオーディオデコーダ回路を、前述の第８図のAUXデコ
ーダ87に配したものであり、第８図と同じ構成について
は説明を省略する。
部であるオーディオデコーダ回路の概略構成を示す。こ
こで、本発明実施例ディジタル信号伝送装置は、第１図
のオーディオデコーダ回路を、前述の第８図のAUXデコ
ーダ87に配したものであり、第８図と同じ構成について
は説明を省略する。
すなわち、本実施例のディジタル信号伝送装置は、単
一の伝送路として両端にBNCコネクタが配された同軸ケ
ーブルを介して伝送された、複数チャンネルの情報デー
タである４つのチャンネルCH1〜CH4のディジタルオーデ
ィオ信号と、上記識別データのチャンネルを識別する識
別データであるCHビット（CH（MSB）,CH（LSB））とを
含むディジタル信号を、上記複数チャンネルの情報デー
タに再現して伝送する前述の第８図のような装置におい
て、切換操作に応じて、上記複数チャンネルのうちで入
れ換えを行うチャンネルを指定するチャンネル指定手段
としてのスイッチSW1,SW2と、受信回路80に伝送され、A
UXデコーダ87に供給された上記CHビットを、上記スイッ
チSW1,SW2の出力に応じて、上記入れ換えが行われるチ
ャンネルの識別データを相互に変換する変換手段として
のEx−OR（排他的論理和）ゲート12,13とを備えたもの
である。なお、本発明実施例装置のAUXデコーダ87すな
わち第１図に示す構成のオーディオデコーダ回路におい
て、上記上記チャンネル指定手段及び変換手段（以下、
これらをまとめて識別データ変換手段と呼ぶ。）以外の
構成は前述の第９図のオーディオデコーダ回路と同様で
あり、同じ指示符号を付して説明は省略する。
一の伝送路として両端にBNCコネクタが配された同軸ケ
ーブルを介して伝送された、複数チャンネルの情報デー
タである４つのチャンネルCH1〜CH4のディジタルオーデ
ィオ信号と、上記識別データのチャンネルを識別する識
別データであるCHビット（CH（MSB）,CH（LSB））とを
含むディジタル信号を、上記複数チャンネルの情報デー
タに再現して伝送する前述の第８図のような装置におい
て、切換操作に応じて、上記複数チャンネルのうちで入
れ換えを行うチャンネルを指定するチャンネル指定手段
としてのスイッチSW1,SW2と、受信回路80に伝送され、A
UXデコーダ87に供給された上記CHビットを、上記スイッ
チSW1,SW2の出力に応じて、上記入れ換えが行われるチ
ャンネルの識別データを相互に変換する変換手段として
のEx−OR（排他的論理和）ゲート12,13とを備えたもの
である。なお、本発明実施例装置のAUXデコーダ87すな
わち第１図に示す構成のオーディオデコーダ回路におい
て、上記上記チャンネル指定手段及び変換手段（以下、
これらをまとめて識別データ変換手段と呼ぶ。）以外の
構成は前述の第９図のオーディオデコーダ回路と同様で
あり、同じ指示符号を付して説明は省略する。
この第１図のオーディオデコーダ回路において、上記
スイッチSW1,SW2は、共に一方の端子が接地され、他端
はそれぞれ２入力Ex−ORゲート12,13の入力端子12b,13b
に接続されている。また、該２入力Ex−ORゲート12,13
の入力端子12a,13aには、前記エラーチェック回路１で
抽出されたCHビットが供給される。該Ex−ORゲート12の
入力端子12aには上記CHビットのMSBが、また、Ex−ORゲ
ート13の入力端子13aには上記CHビットのLSBが供給され
る。これらEx−ORゲート12,13の出力が、前記チャンネ
ルデコーダ２に供給されるCHビットのデータとなってい
る。すなわち、このチャンネルデコーダ２には、上記Ex
−ORゲート12の出力がCHビットのMSBとして送られ、ゲ
ート13の出力がCHビットのLSBとして送られる。
スイッチSW1,SW2は、共に一方の端子が接地され、他端
はそれぞれ２入力Ex−ORゲート12,13の入力端子12b,13b
に接続されている。また、該２入力Ex−ORゲート12,13
の入力端子12a,13aには、前記エラーチェック回路１で
抽出されたCHビットが供給される。該Ex−ORゲート12の
入力端子12aには上記CHビットのMSBが、また、Ex−ORゲ
ート13の入力端子13aには上記CHビットのLSBが供給され
る。これらEx−ORゲート12,13の出力が、前記チャンネ
ルデコーダ２に供給されるCHビットのデータとなってい
る。すなわち、このチャンネルデコーダ２には、上記Ex
−ORゲート12の出力がCHビットのMSBとして送られ、ゲ
ート13の出力がCHビットのLSBとして送られる。
ここで、上記識別データ変換手段において、上述のよ
うに供給された上記CHビットの内容を所定チャンネルに
ついて上記４つのチャンネルのうちの相異なる他のチャ
ンネルに変換するチャンネルの入れ換えは、具体的に
は、例えば、後述の第３表に示すようにEx−ORゲート1
2,13の各入力端子12b,13bへの論理変数を“1"（“H"）
か“0"（“L"）に切り換えることで行われる。また、こ
の入力端子12b,13bへの論理変数の切り換えは、上記ス
イッチSW1,SW2をオン／オフ切り換えさせて、該入力端
子12b,13bを接地させるか否かによってなされる。すな
わち、上記スイッチSW1,SW2を介して各ゲート12,13の入
力端子12b,13bを接地させた場合に、これら入力端子12
b,13bの論理変数は“0"（“L"）となる。また、接地さ
せない場合には“1"（“H"）となる。したがって、該Ex
−ORゲート12,13においては、上記入力端子12b,13bが
“0"の時、上記入力端子12a,13aの入力をそのまま出力
するようになる。すなわち、上記入力端子12a,13aの入
力が“0"の時は出力も“0"となり、該入力が“1"の時は
出力も“1"となる。換言すれば、該入力端子12a,13aへ
供給される上記CHビットのLSB,MSBは、そのまま出力さ
れるようになる。これに対し、上記入力端子12b,13bが
“1"の時、上記入力端子12a,13aの入力は反転されて出
力されるようになる。すなわち、上記入力端子12a,13a
の入力が“0"の時は出力は“1"となり、該入力“1"の時
は出力は“0"となる。換言すれば、該入力端子12a,13a
へ供給される上記CHビットのLSB,MSBは、それぞれ反転
されて出力されるようになる。
うに供給された上記CHビットの内容を所定チャンネルに
ついて上記４つのチャンネルのうちの相異なる他のチャ
ンネルに変換するチャンネルの入れ換えは、具体的に
は、例えば、後述の第３表に示すようにEx−ORゲート1
2,13の各入力端子12b,13bへの論理変数を“1"（“H"）
か“0"（“L"）に切り換えることで行われる。また、こ
の入力端子12b,13bへの論理変数の切り換えは、上記ス
イッチSW1,SW2をオン／オフ切り換えさせて、該入力端
子12b,13bを接地させるか否かによってなされる。すな
わち、上記スイッチSW1,SW2を介して各ゲート12,13の入
力端子12b,13bを接地させた場合に、これら入力端子12
b,13bの論理変数は“0"（“L"）となる。また、接地さ
せない場合には“1"（“H"）となる。したがって、該Ex
−ORゲート12,13においては、上記入力端子12b,13bが
“0"の時、上記入力端子12a,13aの入力をそのまま出力
するようになる。すなわち、上記入力端子12a,13aの入
力が“0"の時は出力も“0"となり、該入力が“1"の時は
出力も“1"となる。換言すれば、該入力端子12a,13aへ
供給される上記CHビットのLSB,MSBは、そのまま出力さ
れるようになる。これに対し、上記入力端子12b,13bが
“1"の時、上記入力端子12a,13aの入力は反転されて出
力されるようになる。すなわち、上記入力端子12a,13a
の入力が“0"の時は出力は“1"となり、該入力“1"の時
は出力は“0"となる。換言すれば、該入力端子12a,13a
へ供給される上記CHビットのLSB,MSBは、それぞれ反転
されて出力されるようになる。
この第３表において、上記Ex−ORゲート12と13の入力
端子12b,13bが共に“0"の時は、受信チャンネルのCHビ
ットと変換後のCHビット（ゲート出力）とが同じとな
る。換言すれば、CHビットのMSB,LSBはそのまま出力さ
れる。また、上記ゲート13の入力端子13bが“0"で、上
記ゲート12の入力端子12bが“1"の時、CH1のCHビット
（“0",“0"）はCH3のCHビット（“1",“0"）に変換さ
れる。言い換えれば、MSB（“0"）,LSB（“0"）のCHビ
ットが、MSB（“1"）,LSB（“0"）のCHビットに変換さ
れる。以下同様に、CH2のCHビット（“0",“1"）はCH4
のCHビット（“1",“1"）に、CH3のCHビット（“1",
“0"）はCH1のCHビット（“0",“0"）に、CH4のCHビッ
ト（“1",“1"）はCH2のCHビット（“0",“1"）に変換
される。更に、ゲート13の入力端子13bが“1"で、ゲー
ト12の入力端子12bが“0"の時、CH1はCH2、CH2はCH1、C
H3はCH4、CH4はCH3とそれぞれCHビットが変換され、ゲ
ート12の入力端子12bが“1"で、ゲート13の入力端子13b
が“1"の時、CH1はCH4、CH2はCH3、CH3はCH2、CH4はCH1
とそれぞれCHビットが変換される。この第３表のよう
に、供給された上記CHビットの内容を、上記識別データ
変換手段によって他のCHビットに変換し、該変換された
CHビットを前記チャンネルデコーダ２に供給すること
で、チャンネルの入れ換えが可能となる。
端子12b,13bが共に“0"の時は、受信チャンネルのCHビ
ットと変換後のCHビット（ゲート出力）とが同じとな
る。換言すれば、CHビットのMSB,LSBはそのまま出力さ
れる。また、上記ゲート13の入力端子13bが“0"で、上
記ゲート12の入力端子12bが“1"の時、CH1のCHビット
（“0",“0"）はCH3のCHビット（“1",“0"）に変換さ
れる。言い換えれば、MSB（“0"）,LSB（“0"）のCHビ
ットが、MSB（“1"）,LSB（“0"）のCHビットに変換さ
れる。以下同様に、CH2のCHビット（“0",“1"）はCH4
のCHビット（“1",“1"）に、CH3のCHビット（“1",
“0"）はCH1のCHビット（“0",“0"）に、CH4のCHビッ
ト（“1",“1"）はCH2のCHビット（“0",“1"）に変換
される。更に、ゲート13の入力端子13bが“1"で、ゲー
ト12の入力端子12bが“0"の時、CH1はCH2、CH2はCH1、C
H3はCH4、CH4はCH3とそれぞれCHビットが変換され、ゲ
ート12の入力端子12bが“1"で、ゲート13の入力端子13b
が“1"の時、CH1はCH4、CH2はCH3、CH3はCH2、CH4はCH1
とそれぞれCHビットが変換される。この第３表のよう
に、供給された上記CHビットの内容を、上記識別データ
変換手段によって他のCHビットに変換し、該変換された
CHビットを前記チャンネルデコーダ２に供給すること
で、チャンネルの入れ換えが可能となる。
上述した実施例は、受信側でチャンネルの入れ換えを
行う例を示しているが、本発明は、受信側でチャンネル
の入れ換えを行うことも可能である。この場合の実施例
（他の実施例）装置は、例えば第２図に示すように、複
数チャンネルの情報データ（チャンネルCH1〜CH4のディ
ジタルオーディオ信号）と上記情報データのチャンネル
を識別する識別データ（CHビット）とを含むディジタル
信号を、単一の伝送路（同軸ケーブル）で伝送するディ
ジタル信号伝送装置において、切換操作に応じて、上記
複数チャンネルのうち入れ換えを行うチャンネルを指定
するチャンネル指定手段と、上記チャンネル指定手段の
出力に応じて、上記入れ換えが行われるチャンネルの上
記CHビットを相互に変換する変換手段の機能を備えた識
別データ変換手段であるCHビット変換回路91を有するも
のとなる。なお、この第２図には要部のみを示す。
行う例を示しているが、本発明は、受信側でチャンネル
の入れ換えを行うことも可能である。この場合の実施例
（他の実施例）装置は、例えば第２図に示すように、複
数チャンネルの情報データ（チャンネルCH1〜CH4のディ
ジタルオーディオ信号）と上記情報データのチャンネル
を識別する識別データ（CHビット）とを含むディジタル
信号を、単一の伝送路（同軸ケーブル）で伝送するディ
ジタル信号伝送装置において、切換操作に応じて、上記
複数チャンネルのうち入れ換えを行うチャンネルを指定
するチャンネル指定手段と、上記チャンネル指定手段の
出力に応じて、上記入れ換えが行われるチャンネルの上
記CHビットを相互に変換する変換手段の機能を備えた識
別データ変換手段であるCHビット変換回路91を有するも
のとなる。なお、この第２図には要部のみを示す。
ここで、上記CHビット変換回路91は、上述した第１図
の識別データ変換手段と同様の構成で実現できる。ただ
し、この場合、各Ex−ORゲート12と13の入力端子12b,13
bに供給されるCHビットは、前述の第８図のAUXエンコー
ダ65から供給されるようになる。したがって、この場合
のAUXエンコーダ65は、上記AUXデータブロックの形成と
共に、CHビットのデータのみを上記CHビット変換回路91
に供給できる構成となっている。
の識別データ変換手段と同様の構成で実現できる。ただ
し、この場合、各Ex−ORゲート12と13の入力端子12b,13
bに供給されるCHビットは、前述の第８図のAUXエンコー
ダ65から供給されるようになる。したがって、この場合
のAUXエンコーダ65は、上記AUXデータブロックの形成と
共に、CHビットのデータのみを上記CHビット変換回路91
に供給できる構成となっている。
上述したように、本発明実施例においては、Ex−ORゲ
ートとスイッチのように簡単な構成の識別データ変換手
段を用い、受信側で、伝送された識別データの内容を変
えることにより、また、送信側で、伝送する識別データ
の内容を変えることにより、単一の伝送路を介して送受
信するディジタル信号のチャンネルを入れ換えることが
可能となっている。
ートとスイッチのように簡単な構成の識別データ変換手
段を用い、受信側で、伝送された識別データの内容を変
えることにより、また、送信側で、伝送する識別データ
の内容を変えることにより、単一の伝送路を介して送受
信するディジタル信号のチャンネルを入れ換えることが
可能となっている。
なお、本発明は、上述した第１図及び第２図の実施例
のように、シリアルインターフェースに限らず、いわゆ
るAES/EBUインターフェース等の２チャンネル以上のデ
ータを一本のケーブルで伝送するものにも適用可能であ
る。
のように、シリアルインターフェースに限らず、いわゆ
るAES/EBUインターフェース等の２チャンネル以上のデ
ータを一本のケーブルで伝送するものにも適用可能であ
る。
本発明のディジタル信号伝送装置においては、例えば
スイッチで構成されるチャンネル指定手段と例えばEx−
ORゲートで構成される変換手段のように簡単な構成を用
い、受信側で、伝送された識別データの内容を変えるこ
とにより、また、送信側で、伝送する識別データの内容
を変えることにより、単一の伝送路を介して送受信する
ディジタル信号のチャンネルを入れ換えることが可能と
なる。
スイッチで構成されるチャンネル指定手段と例えばEx−
ORゲートで構成される変換手段のように簡単な構成を用
い、受信側で、伝送された識別データの内容を変えるこ
とにより、また、送信側で、伝送する識別データの内容
を変えることにより、単一の伝送路を介して送受信する
ディジタル信号のチャンネルを入れ換えることが可能と
なる。
第１図は本発明実施例のディジタル信号伝送装置の要部
であるオーディオデコーダ回路の概略構成を示すブロッ
ク図、第２図は本発明の他の実施例の要部の構成を示す
ブロック図、第３図はアナログインターフェースの接続
例を示す図、第４図は水平同期期間を示す図、第５図は
垂直同期期間を示す図、第６図は等化パルスを示す図、
第７図はAUXデータフォーマットを示す模式図、第８図
はシリアルインターフェース送受信回路の概略構成を示
すブロック図、第９図は従来のオーディオデコーダ回路
の概略構成を示すブロック図、第10図はシリアルインタ
ーフェースの接続例を示す図である。 12,13……Ex−ORゲート SW1,SW2……スイッチ 91……CHビット変換回路
であるオーディオデコーダ回路の概略構成を示すブロッ
ク図、第２図は本発明の他の実施例の要部の構成を示す
ブロック図、第３図はアナログインターフェースの接続
例を示す図、第４図は水平同期期間を示す図、第５図は
垂直同期期間を示す図、第６図は等化パルスを示す図、
第７図はAUXデータフォーマットを示す模式図、第８図
はシリアルインターフェース送受信回路の概略構成を示
すブロック図、第９図は従来のオーディオデコーダ回路
の概略構成を示すブロック図、第10図はシリアルインタ
ーフェースの接続例を示す図である。 12,13……Ex−ORゲート SW1,SW2……スイッチ 91……CHビット変換回路
フロントページの続き (56)参考文献 特開 昭51−12704（ＪＰ，Ａ) 特開 昭60−172893（ＪＰ，Ａ) 特開 昭63−43435（ＪＰ，Ａ) 電子情報通信学会技術研究報告，ＳＳ Ｅ88−172 電子情報通信学会技術研究報告，ＳＳ Ｅ89−53 (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 3/00 - 3/26 H04L 12/56
Claims (2)
- 【請求項１】単一の伝送路を介して伝送された複数チャ
ンネルの情報データと上記情報データの各チャンネルを
識別するための識別データとを含むディジタル信号か
ら、上記複数チャンネルの情報データを再現するディジ
タル信号伝送装置において、 上記単一の伝送路を介して伝送された上記ディジタル信
号から、上記識別データを抽出する抽出手段と、 切換操作に応じて、上記複数チャンネルのうちで入れ換
えを行うチャンネルを指定するチャンネル指定手段と、 上記チャンネル指定手段の出力に応じて、上記入れ換え
が行われるチャンネルの識別データを相互に変換する変
換手段と、 上記変換手段から出力された識別データに基づいて、上
記ディジタル信号から上記複数チャンネルの情報データ
を取り出して各チャンネルに振り分ける振り分け手段と
を備えたことを特徴とするディジタル信号伝送装置。 - 【請求項２】複数チャンネルの情報データと上記情報デ
ータの各チャンネルを識別するための識別データとを含
むディジタル信号を、単一の伝送路に伝送するディジタ
ル信号伝送装置において、 切換操作に応じて、上記複数チャンネルのうち入れ換え
を行うチャンネルを指定するチャンネル指定手段と、 上記チャンネル指定手段の出力に応じて、上記入れ換え
が行われるチャンネルの識別データを相互に変換する変
換手段と、 上記変換手段から出力された識別データと上記複数チャ
ンネルの情報データを単一の伝送路に送出する送出手段
とを備えたことを特徴とするディジタル信号伝送装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2238932A JP3060507B2 (ja) | 1990-09-11 | 1990-09-11 | ディジタル信号伝送装置 |
| US07/755,568 US5199030A (en) | 1990-09-11 | 1991-09-05 | Digital signal transmission device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2238932A JP3060507B2 (ja) | 1990-09-11 | 1990-09-11 | ディジタル信号伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04119732A JPH04119732A (ja) | 1992-04-21 |
| JP3060507B2 true JP3060507B2 (ja) | 2000-07-10 |
Family
ID=17037424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2238932A Expired - Fee Related JP3060507B2 (ja) | 1990-09-11 | 1990-09-11 | ディジタル信号伝送装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5199030A (ja) |
| JP (1) | JP3060507B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5315300A (en) * | 1992-09-29 | 1994-05-24 | Sony Electronics Inc. | AES/EBU C block generator |
| JP3546889B2 (ja) * | 1993-08-24 | 2004-07-28 | ソニー株式会社 | 多重化伝送方法および装置 |
| JP3329076B2 (ja) * | 1994-06-27 | 2002-09-30 | ソニー株式会社 | ディジタル信号伝送方法、ディジタル信号伝送装置、ディジタル信号受信方法及びディジタル信号受信装置 |
| JP3561969B2 (ja) * | 1994-08-30 | 2004-09-08 | ソニー株式会社 | 編集方法及び編集制御機器 |
| JP3551523B2 (ja) * | 1995-03-16 | 2004-08-11 | ソニー株式会社 | データ受信装置、データ送受信装置およびこれらを用いたデータ伝送システム、並びに、これらの方法 |
| WO1998015121A1 (fr) * | 1996-09-30 | 1998-04-09 | Sony Corporation | Dispositif d'emission, dispositif de reception, dispositif d'emission-reception, emetteur et procede d'emission |
| KR100238136B1 (ko) * | 1996-11-28 | 2000-01-15 | 윤종용 | 디지털 비디오 재생장치 |
| JP3895115B2 (ja) * | 2001-02-01 | 2007-03-22 | ソニー株式会社 | データ伝送方法、データ送信装置、およびデータ受信装置 |
| US7295578B1 (en) | 2001-09-12 | 2007-11-13 | Lyle James D | Method and apparatus for synchronizing auxiliary data and video data transmitted over a TMDS-like link |
| US7257163B2 (en) * | 2001-09-12 | 2007-08-14 | Silicon Image, Inc. | Method and system for reducing inter-symbol interference effects in transmission over a serial link with mapping of each word in a cluster of received words to a single transmitted word |
| US7558326B1 (en) * | 2001-09-12 | 2009-07-07 | Silicon Image, Inc. | Method and apparatus for sending auxiliary data on a TMDS-like link |
| US7088398B1 (en) | 2001-12-24 | 2006-08-08 | Silicon Image, Inc. | Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data |
| US7283566B2 (en) * | 2002-06-14 | 2007-10-16 | Silicon Image, Inc. | Method and circuit for generating time stamp data from an embedded-clock audio data stream and a video clock |
| US6897793B1 (en) | 2004-04-29 | 2005-05-24 | Silicon Image, Inc. | Method and apparatus for run length limited TMDS-like encoding of data |
| JP4702402B2 (ja) * | 2008-06-05 | 2011-06-15 | ソニー株式会社 | 信号送信装置、信号送信方法、信号受信装置及び信号受信方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2520585B2 (ja) * | 1983-06-06 | 1996-07-31 | 日通工株式会社 | 時分割通話路における時間スイツチ |
| CA1255018A (en) * | 1984-12-27 | 1989-05-30 | Toru Kosugi | System for controlling a change of sequence order of channel data |
-
1990
- 1990-09-11 JP JP2238932A patent/JP3060507B2/ja not_active Expired - Fee Related
-
1991
- 1991-09-05 US US07/755,568 patent/US5199030A/en not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| 電子情報通信学会技術研究報告，ＳＳＥ８８−１７２ |
| 電子情報通信学会技術研究報告，ＳＳＥ８９−５３ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5199030A (en) | 1993-03-30 |
| JPH04119732A (ja) | 1992-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3060507B2 (ja) | ディジタル信号伝送装置 | |
| US6154466A (en) | Data transmitting system | |
| KR100235617B1 (ko) | 디지털-vhs 인코딩 방법 및 인코더 | |
| EP0784401A3 (en) | Digital broadcast receiving terminal apparatus | |
| US5289277A (en) | High definition television signal format converter | |
| JP3158740B2 (ja) | ディジタルビデオ信号の送信方法及びダビング方法 | |
| EP0698989A1 (en) | System for delivering digital sound, graphics, real time files and data via cable | |
| US4361852A (en) | Signal processing circuit for video signal with buried audio signal | |
| JP2961086B2 (ja) | 伝送ビットストリーム記録装置、伝送ビットストリーム再生装置、伝送ビットストリーム記録方法、および伝送ビットストリーム再生方法 | |
| KR0165656B1 (ko) | 데이터전송장치 | |
| US6009227A (en) | HDTV digital recorder with compressed image data inserted in a video signal that corresponds to a video interface standard | |
| JPH06326967A (ja) | データ伝送方法 | |
| JPH04275794A (ja) | Ｍｕｓｅ信号デジタル記録・再生装置 | |
| JP3674726B2 (ja) | 送信装置及び受信装置並びに送受信装置 | |
| JP3206175B2 (ja) | デジタルデータ記録再生装置 | |
| JPH02148466A (ja) | 磁気テープ記録／再生装置 | |
| JP2760261B2 (ja) | 伝送装置および伝送方法 | |
| JP3047500B2 (ja) | シリアルインターフェイス回路 | |
| JP4099570B2 (ja) | デジタル記録再生装置 | |
| JPH01287889A (ja) | ディジタル信号記録再生装置 | |
| KR100235614B1 (ko) | 디지털-vhs 코덱 | |
| KR100272706B1 (ko) | D－vhs에서의 데이터 전송 속도 제어장치 | |
| JPH0730849A (ja) | データ伝送装置 | |
| Morgan et al. | Digital Audio Standards and Practices | |
| JPH04122137A (ja) | 情報データ伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |