JP3060122B2 - エンコーダ信号逓倍回路 - Google Patents
エンコーダ信号逓倍回路Info
- Publication number
- JP3060122B2 JP3060122B2 JP3156253A JP15625391A JP3060122B2 JP 3060122 B2 JP3060122 B2 JP 3060122B2 JP 3156253 A JP3156253 A JP 3156253A JP 15625391 A JP15625391 A JP 15625391A JP 3060122 B2 JP3060122 B2 JP 3060122B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- output
- circuit
- converter
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はエンコーダ信号逓倍回
路、特に角度，位置などの変位を知るのに高分解能が要
求されるＡＣサーボ，工作機等に用いるエンコーダ信号
逓倍回路に関するものである。
路、特に角度，位置などの変位を知るのに高分解能が要
求されるＡＣサーボ，工作機等に用いるエンコーダ信号
逓倍回路に関するものである。
【０００２】
【従来の技術】従来のエンコーダ信号逓倍回路として
は、一般的に図２の回路が知られている。この回路では
２相出力正弦波エンコーダから入力されたｓｉｎθ，ｃ
ｏｓθの正弦波信号Ａ，ＢがそれぞれＡ／Ｄ変換器１
ａ，１ｂでディジタル化され、乗算器２ａ，２ｂの一方
の入力端子に入力され、他方の入力端子には、関数発生
器（ＲＯＭ）３からＡ／Ｄ変換器１ａ，１ｂのデータに
対応する信号ａ，ｂが入力される。減算器４には乗算器
２ａ，２ｂのそれぞれの乗算結果が入力され、減算器４
の出力が比較器５に入力され、基準値と比較され、その
比較結果が正の時にはアップ・ダウン（Ｕ／Ｄ）カウン
タ６のカウントが発振器７とアンドゲート８の作用でア
ップされ、比較結果が負の時にはＵ／Ｄカウンタ６がダ
ウンされこのＵ／Ｄカウンタ６の出力がＲＯＭ３に供給
される。この結果ＲＯＭ３からの信号ａ，ｂはｃｏｓφ
及びｓｉｎφの正弦波出力信号となり、この出力信号
ａ，ｂが上記のように乗算器２ａ，２ｂの他方の入力端
子に加えられる。従って乗算器２ａ，２ｂの出力はそれ
ぞれｓｉｎθ・ｃｏｓφ及びｃｏｓθ・ｓｉｎφとな
り、減算器４の出力は、
は、一般的に図２の回路が知られている。この回路では
２相出力正弦波エンコーダから入力されたｓｉｎθ，ｃ
ｏｓθの正弦波信号Ａ，ＢがそれぞれＡ／Ｄ変換器１
ａ，１ｂでディジタル化され、乗算器２ａ，２ｂの一方
の入力端子に入力され、他方の入力端子には、関数発生
器（ＲＯＭ）３からＡ／Ｄ変換器１ａ，１ｂのデータに
対応する信号ａ，ｂが入力される。減算器４には乗算器
２ａ，２ｂのそれぞれの乗算結果が入力され、減算器４
の出力が比較器５に入力され、基準値と比較され、その
比較結果が正の時にはアップ・ダウン（Ｕ／Ｄ）カウン
タ６のカウントが発振器７とアンドゲート８の作用でア
ップされ、比較結果が負の時にはＵ／Ｄカウンタ６がダ
ウンされこのＵ／Ｄカウンタ６の出力がＲＯＭ３に供給
される。この結果ＲＯＭ３からの信号ａ，ｂはｃｏｓφ
及びｓｉｎφの正弦波出力信号となり、この出力信号
ａ，ｂが上記のように乗算器２ａ，２ｂの他方の入力端
子に加えられる。従って乗算器２ａ，２ｂの出力はそれ
ぞれｓｉｎθ・ｃｏｓφ及びｃｏｓθ・ｓｉｎφとな
り、減算器４の出力は、
【０００３】ｓｉｎθ・ｃｏｓφ−ｃｏｓθ・ｓｉｎφ
＝ｓｉｎ（θ−φ）
＝ｓｉｎ（θ−φ）
【０００４】となり、比較器５を通してＵ／Ｄカウンタ
６の出力信号は、ｓｉｎ（θ−φ）の値を０とするよう
に、即ちθ＝φとなるように働く。
６の出力信号は、ｓｉｎ（θ−φ）の値を０とするよう
に、即ちθ＝φとなるように働く。
【０００５】一方ｓｉｎθ，ｃｏｓθの正弦波信号Ａ，
Ｂを波形整形回路９を通して波形整形し、方向弁別器１
０を通してアップ・ダウン（Ｕ／Ｄ）カウンタ１１に入
力しｓｉｎθの波の数を数える。そしてＵ／Ｄカウンタ
６とＵ／Ｄカウンタ１１の出力を加算回路１２によって
加算して出力し、逓倍信号を得ている。
Ｂを波形整形回路９を通して波形整形し、方向弁別器１
０を通してアップ・ダウン（Ｕ／Ｄ）カウンタ１１に入
力しｓｉｎθの波の数を数える。そしてＵ／Ｄカウンタ
６とＵ／Ｄカウンタ１１の出力を加算回路１２によって
加算して出力し、逓倍信号を得ている。
【０００６】
【発明が解決しようとする課題】然しながら図２が示す
従来例に於いては、Ａ／Ｄ変換器１ａ，１ｂ→乗算器２
ａ，２ｂ→減算器４→比較器５→Ｕ／Ｄカウンタ６の系
統と、ｓｉｎθ，ｃｏｓθの正弦波信号Ａ，Ｂ→波形整
形回路９→方向弁別器１０→Ｕ／Ｄカウンタ１１の系統
は、それぞれ別系統（２元）であり、これらの信号を加
算回路１２で加算して逓倍信号を得ているものであり、
両信号は時間的にずれて完全に一致することはなく、従
って加算部で誤差を生じていた。しかもその誤差は加算
部で生じるのでかなり上位ビットであり、無視できる程
度のものではなかった。
従来例に於いては、Ａ／Ｄ変換器１ａ，１ｂ→乗算器２
ａ，２ｂ→減算器４→比較器５→Ｕ／Ｄカウンタ６の系
統と、ｓｉｎθ，ｃｏｓθの正弦波信号Ａ，Ｂ→波形整
形回路９→方向弁別器１０→Ｕ／Ｄカウンタ１１の系統
は、それぞれ別系統（２元）であり、これらの信号を加
算回路１２で加算して逓倍信号を得ているものであり、
両信号は時間的にずれて完全に一致することはなく、従
って加算部で誤差を生じていた。しかもその誤差は加算
部で生じるのでかなり上位ビットであり、無視できる程
度のものではなかった。
【０００７】本発明は上記の欠点を除くようにしたもの
である。
である。
【０００８】
【課題を解決するための手段】本発明のエンコーダ信号
逓倍回路は互いに略９０°位相のずれた２相の正弦波信
号をそれぞれＡ／Ｄ変換するＡ／Ｄ変換器と、このＡ／
Ｄ変換器からのデータにそれぞれ対応する出力信号を発
生する関数発生器と、上記Ａ／Ｄ変換器の出力と関数発
生器の出力をそれぞれ乗算する乗算器と、この乗算結果
を比較して、アップ・ダウンカウントを行い、このカウ
ント結果を上記関数発生器のアドレスとして上記関数発
生器に供給する第１のアップ・ダウンカウンタと、この
第１のアップ・ダウンカウンタの値から略９０°位相の
ずれた２相矩形波のカウント値を作る第２のアップ・ダ
ウンカウンタと、上記第１，第２のアップ・ダウンカウ
ンタのカウント値を加算して出力する加算回路とより成
ることを特徴とする。
逓倍回路は互いに略９０°位相のずれた２相の正弦波信
号をそれぞれＡ／Ｄ変換するＡ／Ｄ変換器と、このＡ／
Ｄ変換器からのデータにそれぞれ対応する出力信号を発
生する関数発生器と、上記Ａ／Ｄ変換器の出力と関数発
生器の出力をそれぞれ乗算する乗算器と、この乗算結果
を比較して、アップ・ダウンカウントを行い、このカウ
ント結果を上記関数発生器のアドレスとして上記関数発
生器に供給する第１のアップ・ダウンカウンタと、この
第１のアップ・ダウンカウンタの値から略９０°位相の
ずれた２相矩形波のカウント値を作る第２のアップ・ダ
ウンカウンタと、上記第１，第２のアップ・ダウンカウ
ンタのカウント値を加算して出力する加算回路とより成
ることを特徴とする。
【０００９】以下図面によって本発明の実施例を説明す
る。
る。
【００１０】
【実施例】本発明においては図１に示すように状態判別
回路１３によってＵ／Ｄカウンタ６の値を所定のしきい
値で判別することにより９０°位相の異なる２相矩形波
を作り、この矩形波を方向弁別回路１０を通してＵ／Ｄ
カウンタ１１に入力しｓｉｎθの波の数を数え、２相矩
形波を作り、この２相矩形波とＵ／Ｄカウンタ６からの
矩形波を加算回路１２に加えて逓倍信号を得るようにす
る。
回路１３によってＵ／Ｄカウンタ６の値を所定のしきい
値で判別することにより９０°位相の異なる２相矩形波
を作り、この矩形波を方向弁別回路１０を通してＵ／Ｄ
カウンタ１１に入力しｓｉｎθの波の数を数え、２相矩
形波を作り、この２相矩形波とＵ／Ｄカウンタ６からの
矩形波を加算回路１２に加えて逓倍信号を得るようにす
る。
【００１１】本発明のエンコーダ信号逓倍回路において
はＵ／Ｄカウンタ６のアブソリュート・データとｓｉｎ
θの波の数に対応するＵ／Ｄカウンタ１１の値は一元化
されていて、完全に同期しているので誤差をまったく生
じない。
はＵ／Ｄカウンタ６のアブソリュート・データとｓｉｎ
θの波の数に対応するＵ／Ｄカウンタ１１の値は一元化
されていて、完全に同期しているので誤差をまったく生
じない。
【００１２】本発明はｓｉｎθ，ｃｏｓθの正弦波信号
を出力するエンコーダであれば光エンコーダ，磁気エン
コーダどちらでも可であり、又ロータリ・エンコーダ，
リニアー・エンコーダどちらにも適用することができ
る。
を出力するエンコーダであれば光エンコーダ，磁気エン
コーダどちらでも可であり、又ロータリ・エンコーダ，
リニアー・エンコーダどちらにも適用することができ
る。
【００１３】
【発明の効果】以上説明したように、従来は、ｓｉｎ
θ，ｃｏｓθから波形整形して９０°位相の異なる信号
を作っていたので信号が二元化し誤差を生じていたが、
本発明においてはＵ／Ｄカウンタ６から上記２相出力を
得るので信号が完全に一元化されており、このＵ／Ｄカ
ウンタ６からの９０°位相差の２相矩形波を、ｓｉｎθ
の波の数を示すカウンタ１１の出力に加算するようにし
たので、誤差のまったくない逓倍回路を構成することが
できる。又アナログ処理を必要とする波形整形回路が不
要となるので完全ディジタル化が可能で、容易にワンチ
ップ化できる大きな利益がある。
θ，ｃｏｓθから波形整形して９０°位相の異なる信号
を作っていたので信号が二元化し誤差を生じていたが、
本発明においてはＵ／Ｄカウンタ６から上記２相出力を
得るので信号が完全に一元化されており、このＵ／Ｄカ
ウンタ６からの９０°位相差の２相矩形波を、ｓｉｎθ
の波の数を示すカウンタ１１の出力に加算するようにし
たので、誤差のまったくない逓倍回路を構成することが
できる。又アナログ処理を必要とする波形整形回路が不
要となるので完全ディジタル化が可能で、容易にワンチ
ップ化できる大きな利益がある。
【図１】 本発明のエンコーダ信号逓倍回路の一実施例
を示すブロック図である。
を示すブロック図である。
【図２】 従来のエンコーダ信号逓倍回路を示すブロッ
ク図である。
ク図である。
１ａ Ａ／Ｄ変換器 １ｂ Ａ／Ｄ変換器 ２ａ 乗算器 ２ｂ 乗算器 ３ 関数発生器（ＲＯＭ） ４ 減算器 ５ 比較器 ６ アップ・ダウンカウンタ ７ 発振器 ８ アンドゲート ９ 波形整形回路 １０ 方向弁別器 １１ アップ・ダウンカウンタ １２ 加算回路 １３ 状態判別回路 Ａ 正弦波信号 Ｂ 正弦波信号 ａ 正弦波出力信号 ｂ 正弦波出力信号
Claims (1)
- 【請求項１】 互いに略９０°位相のずれた２相の正弦
波信号をそれぞれＡ／Ｄ変換するＡ／Ｄ変換器と、この
Ａ／Ｄ変換器からのデータにそれぞれ対応する出力信号
を発生する関数発生器と、上記Ａ／Ｄ変換器の出力と関
数発生器の出力をそれぞれ乗算する乗算器と、この乗算
結果を比較して、アップ・ダウンカウントを行い、この
カウント結果を上記関数発生器のアドレスとして上記関
数発生器に供給する第１のアップ・ダウンカウンタと、
この第１のアップ・ダウンカウンタの値から略９０°位
相のずれた２相矩形波のカウント値を作る第２のアップ
・ダウンカウンタと、上記第１，第２のアップ・ダウン
カウンタのカウント値を加算して出力する加算回路とよ
り成ることを特徴とするエンコーダ信号逓倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3156253A JP3060122B2 (ja) | 1991-05-31 | 1991-05-31 | エンコーダ信号逓倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3156253A JP3060122B2 (ja) | 1991-05-31 | 1991-05-31 | エンコーダ信号逓倍回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04355320A JPH04355320A (ja) | 1992-12-09 |
| JP3060122B2 true JP3060122B2 (ja) | 2000-07-10 |
Family
ID=15623748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3156253A Expired - Fee Related JP3060122B2 (ja) | 1991-05-31 | 1991-05-31 | エンコーダ信号逓倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3060122B2 (ja) |
-
1991
- 1991-05-31 JP JP3156253A patent/JP3060122B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04355320A (ja) | 1992-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4527120A (en) | System for converting mechanical movement to a digital signal | |
| US4099245A (en) | Transducer signalling apparatus | |
| JP3060122B2 (ja) | エンコーダ信号逓倍回路 | |
| JP3667465B2 (ja) | リニアステッピングモータの位置検出方法及び装置 | |
| JP3060123B2 (ja) | エンコーダ位置信号検出装置 | |
| JP3035835B2 (ja) | エンコーダ信号逓倍装置 | |
| JPH0449892B2 (ja) | ||
| US3761916A (en) | Analog to digital converter | |
| JPH0726858B2 (ja) | エンコーダ用信号処理回路 | |
| JP3169256B2 (ja) | エンコーダ信号逓倍回路 | |
| US5177770A (en) | Linear scale measuring device | |
| JP3047946B2 (ja) | 正弦波余弦波信号の角度位置信号生成装置 | |
| JPH0617802B2 (ja) | エンコーダ内挿回路 | |
| JPH04355326A (ja) | 電気角出力機能付きロータリエンコーダ | |
| SU1092544A1 (ru) | Преобразователь угла поворота вала в код | |
| SU1417191A1 (ru) | Преобразователь углового перемещени в код | |
| SU1283969A1 (ru) | Двухотсчетный преобразователь синусно-косинусно-модулированных сигналов переменного тока в код | |
| JPH0449891B2 (ja) | ||
| SU1068963A1 (ru) | Преобразователь угла поворота вала в код | |
| SU526934A1 (ru) | Преобразователь угла поворота вала в код | |
| RU2109325C1 (ru) | Способ сложения-вычитания чисел, кодируемых сигналами, и устройство для его осуществления | |
| JP3134707B2 (ja) | モータの位置および速度検出装置 | |
| JP2001317962A (ja) | Ｒ／ｄコンバータ | |
| JPH01237414A (ja) | 変位変換回路 | |
| JPH02150713A (ja) | Ｒｄ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |