SU1283969A1 - Двухотсчетный преобразователь синусно-косинусно-модулированных сигналов переменного тока в код - Google Patents

Abstract

Изобретение относитс  .к области автоматики и вычислительной техники и может быть использовано дл  св зи аналоговых источников информации с цифровым вычислительным устройством. ;С целью упрощени  преобразовател  путем использовани  одного блока функционального преобразовани  кода в код дл  каналов точного и-грубого отсчетов , в преобразователь, содержащий первый, второй, третий и .четвертый аналого-цифровые умножители, первый и второй сумматоры, блок выбора ка- нала, формирователь импульсов рассогласовани , реверсивный счетчик. блок функционального преобразовани  кода в код, шину опорного напр жени  переменного тока и шину тактовых импульсов , введен коммутатор, который :подключает к входам блока функционального преобразовани  кода в- код попеременно старшие и младшие разр ды реверсивного счетчика. Блок функционального преобразовани  кода в код поочередно формирует коды косинуса и синуса дл  старших и младших разр дов реверсивного счетчика.При больших рассогласовани хмежду углом и кодомК блок выбора канала подключает кформирователю импульсов рассогласовани  сигнал переменного тока,пропорциональный синусуразности междууглом грубого отсчета икодом старших разр дов реверсивного счетчика . Код старших разр дов реверсивного счетчика измен етс  до устранени  рассогласовани . Затем к формирователю импульсов рассогласовани  автоматически подключаетс  сигнал рассогласовани  между углом точного отсчета и кодом младших разр дов реверсивного счетчика. В результате на выходах реверсивного счетчика формируетс  кодовый эквивалент угла . 2 з.п. ф-лы, 2 ил. (Л

Description

Изобретение относитс  к автоматике и вычислительной технике и може быть использовано дл  св зи аналоговых источников информации с цифровым вычислительным устройством.

Цель изобретени  -упрощение преобразовател  путем использовани  одного блока функционального преобразовани  кода в код дл  каналов точного и грубого отсчетов.

На фиг. 1 представлена структурна схема двухотсчетного преобразовател  на фиг,2 - структурна  схема формировател  импульсов I - рассогласовани 

Двзгхотсчетный преобразователь 1(фиг.1) содержит первый 1, второй 2, третий-3 и четвертый 4 аналого-цифровые умножители, первый 5 и второй 6 сумматоры, блок 7 выбора канала, формирователь 8 импульсов рассогласова- ни , реверсивный счетчик 9, коммутатор 10, блок 11 функционального преобразовани  кода в код, пшну 12 опорного напр жени  переменного тока и пшну 13 тактовых импульсов. Блок 7 выбора канала (фиг.1) содержит пороговый элемент 14, коммутатор 15 и усилитель 16. Блок 11 функциональног преобразовани  кода в код (фиг.1) содержит блок 17 пам ти, счетчик 18, дешифратор 19, первый 20, второй 21, третий 22 и четвертый 23 регистры. Формирователь 8 импульсов рассогласовани  (фиг«2) содержит синхронный детектор 24, аналого-цифровой преобразователь 25, делитепь 26 частоты усилитель-ограничитель 27, инвертор 28, первый 29 и второй 30 -элементы И Двухотсчетный преобразователь работает следующим образом.

На входы грубого и точного отсчетов преобразовател  поступают баланс но-модулированные сигналы в функзщи синуса и косинуса угла d

U,.U sinoL Uj UrtSinPoi

U,i UnCOSot Ui UnCOSPdL,

где Un U sino5t - опорное напр жение; P - коэффициент редукции

между грубым и точны « отсчетами.

В реверсивном счетчике 9 формируетс  кодовый эквивалент N угла . Старшие N или младшие N разр ды

1

1р ,, -.

реверсивного счетчика 9.через коммутатор 10 поступают на группу входов блока 11, в котором поочередно по сигналам дешифратора 19 формируюс  коды косинуса cos NC и синуса sin N J, грубого отсчета и коды коси

9

нуса

cosNj и Эти

2

синуса sinN точного

sinN,,. На формируютс 

отсчета. коды запоминаютс  в выходных регистрах 20-23 блока 11„ Управление коммутатором 10 производитс  выходным сигналом счетчика 18. В аналого-цифровых умножител х 1 и 2 производитс  перемножение сигналов и , и Uj на коды cosN(.H sinN, соответственно , а в умножител х 3 и 4 - сигналов U-J и Ц, на коды cosN, и выходе сумматоров 5 и 6

сигналы

Sin (Ы-N ), Ug Un s in (Ш -N), равные разности выходных сигналов аналого-цифровых умножителей 1-4 соответственно .

При -больших углах рассог 1дсовани  между оС и N пороговьй элемент 14 подключает на выход блока 7 усиленное напр жение U . Блок 8 формирует на одном-из своих выходов импульсы в зависимости от фазы выходного сигнала блока 7. Частота выходных импульсов формировател  8 пропорциональна амплитуде выходного сигнала блока 7. Реверсивный счетчик 9 от

рабатывает рассогласованиеoi -N малом значении ot-Nj, срабатывает

, При

почерез

16 . Рероговый элемент 14 и подключает коммутатор 15 к входу усилител  выходное напр жение сумматора 6, версивньй счетчик 9 отрабатывает рассогласование . В результате на выходах разр дов реверсивного счетчика 9 формируетс  кодовый эквивалент N угласт .

Claims (2)

1. Двухотсчетный преобразователь синусно-косинусно-модулированных сигналов переменного тока в код, содержащий первый и второй аналого- цифровые умножители, выходы которых

45 подключены к входам первого сумматора , третий и четвертый аналого-тдиф- ровые умножители, выходы которых подключены к входам второго сумматора, блок выбора канала, выход которого

50 подключен к первому входу формировател  импульсов рассогласовани , выходы формировател  импульсов рассогласовани  подключены к входам сложени  и вычитани  реверсивного счет55 чика, блок функционального преобразовани  кода в код, перва , втора , треть  и четверта  группы выходов которого подключены к цифровым входам соответственно первого, второго.

третьего и четвертого аналого-цифровых умножителей, шину опорного напр жени  переменного тока и шину тактовых импульсов, отличающий с   тем, что, с целью упрощени  пре- образовател , в него введен коммутатор , выходы коммутатора подключены к группе входов блока функциональног преобразовани  кода в код, одиночньй выход которого и выходы разр дов ре- |версивного счетчика подключены соответственно к управл ющему и йнформа- ционньгм входам коммутатора, выходы первого и второго сумматоров подключены соответственно к первому и второму входам блока выбора каналов, аналоговые входы первого, второго и аналоговые входы третьего и четвертого аналого-цифровых умножителей  вл ютс  соответственно входами гру- бого и точного отсчетов двухотсчет- ного преобразовател , второй и тре- 5гий входы формировател  импульсов рассогласовани  соединены соответственно с шиной опорного напр жени  переменного тока и шиной тактовых импульсов , шина тактовых импульсов подключена к одиночному входу блока функционального преобразовани  кода в код.

2. Преобразователь по п.1, о т - личающийс  тем, что блок выбора канала содержит пороговый элемент, коммутатор и усилитель, первый и второй информационные входы коммутатора  вл ютс  соответственно

if3

первым и вто;.ым входами блока выбора канала, первый информационный вход коммутатора соединен с входом порогового элемента, выход которого подключен к управл ющему входу коммутатора , выход коммутатора подключен к усилителю, выход которого  вл етс  выходом блока выбора каналов.

3, Преобразователь по п.1, о т - личающийс  тем, что формирователь импульсов рассогласовани  содержит синхронный детектор, аналого-цифровой преобразователь, делитель частоты, усилитель-ограничитель , инвертор, первьш и второй элементы И, входы синхронного детектора  вл ютс  первьм и вторьм входами формировател  импульсов рассогласовани  выход синхронного детектора подключен к входу усилител -ограничител  и входу аналого-цифрового преобразовател , выходы которого подключены к управл ющим входам делител  часто- ;ТЫ, счетный вход делител  частоты  вл етс  третьим входом формировател  импульсов рассогласовани , выход делител  частртыподключен к первым входам первого и второго элементбвИ, выход усилител -ограничител  через инвертор и непосредственно подключен к вторым входам соответственно пер- вого и второго элементов И, выходы которых  вл ютс  выходами формировател  импульсов рассогласовани .

«Рдг.2