JP3035835B2 - エンコーダ信号逓倍装置 - Google Patents
エンコーダ信号逓倍装置Info
- Publication number
- JP3035835B2 JP3035835B2 JP3183936A JP18393691A JP3035835B2 JP 3035835 B2 JP3035835 B2 JP 3035835B2 JP 3183936 A JP3183936 A JP 3183936A JP 18393691 A JP18393691 A JP 18393691A JP 3035835 B2 JP3035835 B2 JP 3035835B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- converter
- signal
- output
- sin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Control Of Electric Motors In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明はエンコーダ信号逓倍装
置、特に角度，位置などの変位を知るのに高分解能が要
求されるＡＣサーボ，工作機等に用いるエンコーダ信号
逓倍装置に関するものである。
置、特に角度，位置などの変位を知るのに高分解能が要
求されるＡＣサーボ，工作機等に用いるエンコーダ信号
逓倍装置に関するものである。
【０００２】
【従来の技術】従来のエンコーダ信号逓倍回路として
は、一般的に図２の回路が知られている。この回路では
２相出力正弦波エンコーダから入力されたｓｉｎθ，ｃ
ｏｓθの正弦波信号Ａ，ＢがそれぞれＡ／Ｄ変換器１
ａ，１ｂでディジタル化され、乗算器２ａ，２ｂの一方
の入力端子に入力され、他方の入力端子には、関数発生
器（ＲＯＭ）３からＡ／Ｄ変換器１ａ，１ｂのデータに
対応する信号ａ，ｂが入力される。比較器４には乗算器
２ａ，２ｂのそれぞれの乗算結果が入力され、その比較
結果が正の時にはアップ・ダウン（Ｕ／Ｄ）カウンタ５
のカウントが発振器６とアンドゲート７の作用でアップ
され、比較結果が負の時にはＵ／Ｄカウンタ５がダウン
されこのＵ／Ｄカウンタ５の出力がＲＯＭ３のアドレス
に供給される。この結果ＲＯＭ３からの信号ａ，ｂはｃ
ｏｓφ及びｓｉｎφの正弦波出力信号となり、この出力
信号ａ，ｂが上記のように乗算器２ａ，２ｂの他方の入
力端子に加えられる。従って乗算器２ａ，２ｂの出力は
それぞれｓｉｎθ・ｃｏｓφ及びｃｏｓθ・ｓｉｎφと
なり、比較器４の出力は、
は、一般的に図２の回路が知られている。この回路では
２相出力正弦波エンコーダから入力されたｓｉｎθ，ｃ
ｏｓθの正弦波信号Ａ，ＢがそれぞれＡ／Ｄ変換器１
ａ，１ｂでディジタル化され、乗算器２ａ，２ｂの一方
の入力端子に入力され、他方の入力端子には、関数発生
器（ＲＯＭ）３からＡ／Ｄ変換器１ａ，１ｂのデータに
対応する信号ａ，ｂが入力される。比較器４には乗算器
２ａ，２ｂのそれぞれの乗算結果が入力され、その比較
結果が正の時にはアップ・ダウン（Ｕ／Ｄ）カウンタ５
のカウントが発振器６とアンドゲート７の作用でアップ
され、比較結果が負の時にはＵ／Ｄカウンタ５がダウン
されこのＵ／Ｄカウンタ５の出力がＲＯＭ３のアドレス
に供給される。この結果ＲＯＭ３からの信号ａ，ｂはｃ
ｏｓφ及びｓｉｎφの正弦波出力信号となり、この出力
信号ａ，ｂが上記のように乗算器２ａ，２ｂの他方の入
力端子に加えられる。従って乗算器２ａ，２ｂの出力は
それぞれｓｉｎθ・ｃｏｓφ及びｃｏｓθ・ｓｉｎφと
なり、比較器４の出力は、
【０００３】 ｓｉｎθ・ｃｏｓφ−ｃｏｓθ・ｓｉｎφ＝ｓｉｎ（θ−φ）
【０００４】となり、比較器４を通してＵ／Ｄカウンタ
５の出力信号は、ｓｉｎ（θ−φ）の値を０とするよう
に、即ちθ＝φとなるように働く。
５の出力信号は、ｓｉｎ（θ−φ）の値を０とするよう
に、即ちθ＝φとなるように働く。
【０００５】一方、Ｕ／Ｄカウンタ５の値を状態判別回
路８で所定のしきい値で判別することにより９０°位相
差の２相矩形波を作り、この矩形波を方向弁別器９を通
してアップ・ダウン（Ｕ／Ｄ）カウンタ１０に入力しｓ
ｉｎθの波の数を数える。そしてＵ／Ｄカウンタ５とＵ
／Ｄカウンタ１０の出力を加算回路１１によって加算し
て出力し、逓倍信号を得ている。
路８で所定のしきい値で判別することにより９０°位相
差の２相矩形波を作り、この矩形波を方向弁別器９を通
してアップ・ダウン（Ｕ／Ｄ）カウンタ１０に入力しｓ
ｉｎθの波の数を数える。そしてＵ／Ｄカウンタ５とＵ
／Ｄカウンタ１０の出力を加算回路１１によって加算し
て出力し、逓倍信号を得ている。
【０００６】
【発明が解決しようとする課題】然しながら、図２が示
す従来のエンコーダ信号逓倍装置に於いては、例えばエ
ンコーダが時計方向回転時にアップ・カウントであった
ものをエンコーダが反時計方向回転となったためダウン
・カウントに切り替える必要が生じたときにはｓｉｎθ
・ｃｏｓθの入力Ａ，Ｂを切換スイッチ１２ａ，１２ｂ
によって切換えて逆に接続する必要があった。このよう
にスイッチ１２ａ，１２ｂを介してアナログ信号を引き
回すので、信号にノイズがのり誤動作したり、Ｓ／Ｎが
悪くなるという不具合があった。
す従来のエンコーダ信号逓倍装置に於いては、例えばエ
ンコーダが時計方向回転時にアップ・カウントであった
ものをエンコーダが反時計方向回転となったためダウン
・カウントに切り替える必要が生じたときにはｓｉｎθ
・ｃｏｓθの入力Ａ，Ｂを切換スイッチ１２ａ，１２ｂ
によって切換えて逆に接続する必要があった。このよう
にスイッチ１２ａ，１２ｂを介してアナログ信号を引き
回すので、信号にノイズがのり誤動作したり、Ｓ／Ｎが
悪くなるという不具合があった。
【０００７】本発明は上記の欠点を除くようにしたもの
である。
である。
【０００８】
【課題を解決するための手段】本発明のエンコーダ信号
逓倍装置は互いに略９０°位相のずれた２相の正弦波信
号をそれぞれＡ／Ｄ変換するＡ／Ｄ変換器と、このＡ／
Ｄ変換器からのデータにそれぞれ対応する出力信号を発
生する関数発生器と、上記Ａ／Ｄ変換器の出力と関数発
生器の出力をそれぞれ乗算する乗算器と、この乗算結果
を比較して、アップ・ダウンカウントを行い、このカウ
ント結果を上記関数発生器のアドレスとして上記関数発
生器に供給する第１のアップ・ダウンカウンタと、この
第１のアップ・ダウンカウンタの値から略９０°位相の
ずれた２相矩形波のカウント値を作る第２のアップ・ダ
ウンカウンタと、上記第１，第２のアップ・ダウンカウ
ンタのカウント値を加算して出力する加算回路とより成
るエンコーダ信号逓倍装置において、上記乗算器の何れ
か一方の前段に“２の補数変換”回路を介挿し、Ａ／Ｄ
変換した後の信号を１８０°移相した後この乗算器に加
え得るようにしたことを特徴とする。
逓倍装置は互いに略９０°位相のずれた２相の正弦波信
号をそれぞれＡ／Ｄ変換するＡ／Ｄ変換器と、このＡ／
Ｄ変換器からのデータにそれぞれ対応する出力信号を発
生する関数発生器と、上記Ａ／Ｄ変換器の出力と関数発
生器の出力をそれぞれ乗算する乗算器と、この乗算結果
を比較して、アップ・ダウンカウントを行い、このカウ
ント結果を上記関数発生器のアドレスとして上記関数発
生器に供給する第１のアップ・ダウンカウンタと、この
第１のアップ・ダウンカウンタの値から略９０°位相の
ずれた２相矩形波のカウント値を作る第２のアップ・ダ
ウンカウンタと、上記第１，第２のアップ・ダウンカウ
ンタのカウント値を加算して出力する加算回路とより成
るエンコーダ信号逓倍装置において、上記乗算器の何れ
か一方の前段に“２の補数変換”回路を介挿し、Ａ／Ｄ
変換した後の信号を１８０°移相した後この乗算器に加
え得るようにしたことを特徴とする。
【０００９】以下図面によって本発明の実施例を説明す
る。
る。
【００１０】
【実施例】本発明においては図１に示すように図２の装
置におけるどちらかの乗算器、例えば乗算器２ａの前段
に“２の補数変換”回路１３を設け、この“２の補数変
換”回路１３を附勢したとき信号Ａ（ｓｉｎθ）がＡ／
Ｄ変換後、“２の補数”の値となるようにする。
置におけるどちらかの乗算器、例えば乗算器２ａの前段
に“２の補数変換”回路１３を設け、この“２の補数変
換”回路１３を附勢したとき信号Ａ（ｓｉｎθ）がＡ／
Ｄ変換後、“２の補数”の値となるようにする。
【００１１】本発明のエンコーダ信号逓倍装置は上記の
ような構成であるから“２の補数変換”回路１３が附勢
されたときＡ／Ｄ変換器１ａからのディジタル値が反転
され、−ｓｉｎφ＝ｓｉｎ（θ＋π）となりπ（１８０
°）だけ移相する。即ち元の入力に対してπだけ位相が
進み、もう一方の入力ｃｏｓθに対してπ／２位相が進
んだことになり、ｓｉｎθとｃｏｓθを入れ替えたのと
同じとなる。従って比較器４にはｃｏｓθ・ｃｏｓφと
ｓｉｎθ・ｓｉｎφが入力され
ような構成であるから“２の補数変換”回路１３が附勢
されたときＡ／Ｄ変換器１ａからのディジタル値が反転
され、−ｓｉｎφ＝ｓｉｎ（θ＋π）となりπ（１８０
°）だけ移相する。即ち元の入力に対してπだけ位相が
進み、もう一方の入力ｃｏｓθに対してπ／２位相が進
んだことになり、ｓｉｎθとｃｏｓθを入れ替えたのと
同じとなる。従って比較器４にはｃｏｓθ・ｃｏｓφと
ｓｉｎθ・ｓｉｎφが入力され
【００１２】 ｃｏｓθ・ｃｏｓφ−ｓｉｎθ・ｓｉｎφ＝ｃｏｓ（θ＋φ）
【００１３】となり、ｃｏｓ（θ＋φ）＝０，即ちθ＋
φ＝（ｎ＋１／２）・π，ここで（ｎ＝０，１）になる
ようにカウンタ５をアップ・ダウンさせる。Ａ／Ｄ変換
器１ｂの前段に“２の補数変換”回路１３を挿入した場
合もまったく同じ結果が得られる。
φ＝（ｎ＋１／２）・π，ここで（ｎ＝０，１）になる
ようにカウンタ５をアップ・ダウンさせる。Ａ／Ｄ変換
器１ｂの前段に“２の補数変換”回路１３を挿入した場
合もまったく同じ結果が得られる。
【００１４】本発明はｓｉｎθ，ｃｏｓθを出力するエ
ンコーダであれば光エンコーダ，磁気エンコーダ，ロー
タリー・エンコーダ，リニアー・エンコーダ等の何れに
も適用することができる。
ンコーダであれば光エンコーダ，磁気エンコーダ，ロー
タリー・エンコーダ，リニアー・エンコーダ等の何れに
も適用することができる。
【００１５】
【発明の効果】従来アナログ信号を引き回し、スイッチ
を使って入力を切り替えていたが、上記のように本発明
によればアナログ信号をまったく操作することなく入力
を切り替えられることができ、また処理がすべてディジ
タル的なので誤差が全くなく、ＡＳＩＣ化が容易である
種々の利点がある。
を使って入力を切り替えていたが、上記のように本発明
によればアナログ信号をまったく操作することなく入力
を切り替えられることができ、また処理がすべてディジ
タル的なので誤差が全くなく、ＡＳＩＣ化が容易である
種々の利点がある。
【図１】本発明のエンコーダ信号逓倍装置の一実施例を
示すブロック図である。
示すブロック図である。
【図２】従来のエンコーダ信号逓倍装置を示すブロック
図である。
図である。
１ａ Ａ／Ｄ変換器 １ｂ Ａ／Ｄ変換器 ２ａ 乗算器 ２ｂ 乗算器 ３ 関数発生器（ＲＯＭ） ４ 比較器 ５ アップ・ダウンカウンタ ６ 発振器 ７ アンドゲート ８ 状態判別回路 ９ 方向弁別器 １０ アップ・ダウンカウンタ １１ 加算回路 １３ “２の補数変換”回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01D 5/00 - 5/252 G01D 5/39 - 5/62
Claims (1)
- 【請求項１】 互いに略９０°位相のずれた２相の正弦
波信号をそれぞれＡ／Ｄ変換するＡ／Ｄ変換器と、この
Ａ／Ｄ変換器からのデータにそれぞれ対応する出力信号
を発生する関数発生器と、上記Ａ／Ｄ変換器の出力と関
数発生器の出力をそれぞれ乗算する乗算器と、この乗算
結果を比較して、アップ・ダウンカウントを行い、この
カウント結果を上記関数発生器のアドレスとして上記関
数発生器に供給する第１のアップ・ダウンカウンタと、
この第１のアップ・ダウンカウンタの値から略９０°位
相のずれた２相矩形波のカウント値を作る第２のアップ
・ダウンカウンタと、上記第１，第２のアップ・ダウン
カウンタのカウント値を加算して出力する加算回路とよ
り成るエンコーダ信号逓倍装置において、上記乗算器の
何れか一方の前段に“２の補数変換”回路を介挿し、Ａ
／Ｄ変換した後の信号を１８０°移相した後この乗算器
に加え得るようにしたことを特徴とするエンコーダ信号
逓倍装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3183936A JP3035835B2 (ja) | 1991-06-28 | 1991-06-28 | エンコーダ信号逓倍装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3183936A JP3035835B2 (ja) | 1991-06-28 | 1991-06-28 | エンコーダ信号逓倍装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0510780A JPH0510780A (ja) | 1993-01-19 |
| JP3035835B2 true JP3035835B2 (ja) | 2000-04-24 |
Family
ID=16144401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3183936A Expired - Fee Related JP3035835B2 (ja) | 1991-06-28 | 1991-06-28 | エンコーダ信号逓倍装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3035835B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3233793B2 (ja) * | 1994-09-19 | 2001-11-26 | 富士通株式会社 | フラッシュ定着用トナーバインダ、トナー、静電写真方法及び装置 |
-
1991
- 1991-06-28 JP JP3183936A patent/JP3035835B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0510780A (ja) | 1993-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7123175B2 (en) | Angle detection apparatus computing phase differences between first and second phase angles | |
| EP0599175B1 (en) | Interpolation device for scale arrangement | |
| US4099245A (en) | Transducer signalling apparatus | |
| US5815424A (en) | Digital angle conversion method | |
| JP3035835B2 (ja) | エンコーダ信号逓倍装置 | |
| JP3667465B2 (ja) | リニアステッピングモータの位置検出方法及び装置 | |
| JP3169256B2 (ja) | エンコーダ信号逓倍回路 | |
| JP3060122B2 (ja) | エンコーダ信号逓倍回路 | |
| KR100969582B1 (ko) | 정현파 엔코더의 출력신호를 이용한 회전자의 정밀위치검출방법 | |
| JP3060123B2 (ja) | エンコーダ位置信号検出装置 | |
| JP3256661B2 (ja) | 交流振幅検出装置 | |
| JPH11241927A (ja) | 位置検出装置 | |
| JPH0658769A (ja) | 信号処理方法及びそれを用いた変位検出装置 | |
| JPH1062203A (ja) | 位置検出装置 | |
| KR940001630B1 (ko) | 속도 검출장치 | |
| JP2633938B2 (ja) | ディジタル三角関数発生装置 | |
| JPH0552589A (ja) | 絶対値エンコーダ装置 | |
| JPH0712588A (ja) | エンコーダ分周回路 | |
| JPH08265381A (ja) | 直交変調装置 | |
| SU1092544A1 (ru) | Преобразователь угла поворота вала в код | |
| JPH01227922A (ja) | エンコーダー | |
| RU1807560C (ru) | Преобразователь угла поворота вала в код | |
| SU386476A1 (ru) | Преобразователь код-угол | |
| RU1797161C (ru) | Преобразователь угла поворота вала в код | |
| JPH0617802B2 (ja) | エンコーダ内挿回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |