JPH0617802B2 - エンコーダ内挿回路 - Google Patents
エンコーダ内挿回路Info
- Publication number
- JPH0617802B2 JPH0617802B2 JP62323414A JP32341487A JPH0617802B2 JP H0617802 B2 JPH0617802 B2 JP H0617802B2 JP 62323414 A JP62323414 A JP 62323414A JP 32341487 A JP32341487 A JP 32341487A JP H0617802 B2 JPH0617802 B2 JP H0617802B2
- Authority
- JP
- Japan
- Prior art keywords
- position data
- change rate
- digital signal
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Optical Transform (AREA)
- Control Of Position Or Direction (AREA)
Description
【発明の詳細な説明】 （産業上の技術分野） 本発明は、位置や角度等の検出に用いられるエンコーダ
の内挿回路に関する。
の内挿回路に関する。
（従来の技術） 工作機械における直線変位の検出や回転角度の検出には
リニアエンコーダやロータリーエンコーダが使用されて
いる。特に、ガラス上に所定のピッチで記録した格子模
様の繰り返しを光学的手段で検出して出力信号とする光
学式エンコーダや、磁気媒体上に所定のピッチで記録し
た磁化の繰り返しを磁気抵抗素子等で検出して出力信号
とする磁気式エンコーダが用いられている。光学式エン
コーダの出力方式は、ガラス上の格子模様のピッチを周
期とした擬似正弦波出力であり、磁気式エンコーダの出
力方式は磁気媒体上の磁化のピッチを周期とした疑似正
弦波出力である。そして、どちらも一般的には１周期に
対してπ／２位相の異なった２相信号出力となってい
る。最近、加工精度の向上が進むにつれて直線変位や回
転角度の検出の高分解能化が求められており、エンコー
ダの格子模様や磁化の繰り返しピッチよりもさらに微小
に分解する必要が生じてきた、そして、このために１ピ
ッチを１周期とするアナログ信号出力をさらに細かく分
割して高分解能化を図る機能を持った種々のエンコーダ
内挿回路が使用されている。第６図はかかる従来のエン
コーダ内挿回路の一例を示すブロック図であり、エンコ
ーダの出力信号S1及びS2をそれぞれ同時に入力するサン
プルホールド回路1A及び1Bと、このサンプルホールド回
路1A及び1Bから出力されるそれぞれの信号SA及びSBの電
圧をデジタル値に変換するA/D変換器2A及び2Bとを有し
ている。さらに、A/D変換器2A及び2Bから出力されるそ
れぞれのデジタル信号SAD 及びSBD の除算値SBD/SAD を
求める除算装置11と、除算装置11で求められる除算値SB
D/SAD から位置データｘを演算するtan-1 演算装置12と
で成るデジタル演算処理装置10が設けられている。
リニアエンコーダやロータリーエンコーダが使用されて
いる。特に、ガラス上に所定のピッチで記録した格子模
様の繰り返しを光学的手段で検出して出力信号とする光
学式エンコーダや、磁気媒体上に所定のピッチで記録し
た磁化の繰り返しを磁気抵抗素子等で検出して出力信号
とする磁気式エンコーダが用いられている。光学式エン
コーダの出力方式は、ガラス上の格子模様のピッチを周
期とした擬似正弦波出力であり、磁気式エンコーダの出
力方式は磁気媒体上の磁化のピッチを周期とした疑似正
弦波出力である。そして、どちらも一般的には１周期に
対してπ／２位相の異なった２相信号出力となってい
る。最近、加工精度の向上が進むにつれて直線変位や回
転角度の検出の高分解能化が求められており、エンコー
ダの格子模様や磁化の繰り返しピッチよりもさらに微小
に分解する必要が生じてきた、そして、このために１ピ
ッチを１周期とするアナログ信号出力をさらに細かく分
割して高分解能化を図る機能を持った種々のエンコーダ
内挿回路が使用されている。第６図はかかる従来のエン
コーダ内挿回路の一例を示すブロック図であり、エンコ
ーダの出力信号S1及びS2をそれぞれ同時に入力するサン
プルホールド回路1A及び1Bと、このサンプルホールド回
路1A及び1Bから出力されるそれぞれの信号SA及びSBの電
圧をデジタル値に変換するA/D変換器2A及び2Bとを有し
ている。さらに、A/D変換器2A及び2Bから出力されるそ
れぞれのデジタル信号SAD 及びSBD の除算値SBD/SAD を
求める除算装置11と、除算装置11で求められる除算値SB
D/SAD から位置データｘを演算するtan-1 演算装置12と
で成るデジタル演算処理装置10が設けられている。
次に、上述したエンコーダ内挿回路の動作を説明する
と、エンコーダから第２図に示すような２相擬似正弦波
の出力信号S1及びS2をそれぞれ同時にサンプルホールド
回路1A及び1Bに入力する。なお、出力信号S1及びS2を次
式(1) で表わす。
と、エンコーダから第２図に示すような２相擬似正弦波
の出力信号S1及びS2をそれぞれ同時にサンプルホールド
回路1A及び1Bに入力する。なお、出力信号S1及びS2を次
式(1) で表わす。
S1 = A cos（2 πx/p） S2 = A sin（2 πx/p） …(1) ただし、Ａは振幅，ｘは位置データ，ｐは格子模様又は
磁化のピッチである。
磁化のピッチである。
そして、A/D 変換器2A及び2Bがサンプルホールド回路1A
及び1Bから出力されたそれぞれの信号SA及びSBの電圧を
デジタル値に変換し、除算装置11がA/D 変換器2A及び2B
から出力されたデジタル信号SAD 及びSBD の除算値SBD/
SAD を求める。さらに、tan-1 演算装置12が除算装置11
から出力された除算値SBD/SAD を基に次式(2) から位置
データｘを演算する。
及び1Bから出力されたそれぞれの信号SA及びSBの電圧を
デジタル値に変換し、除算装置11がA/D 変換器2A及び2B
から出力されたデジタル信号SAD 及びSBD の除算値SBD/
SAD を求める。さらに、tan-1 演算装置12が除算装置11
から出力された除算値SBD/SAD を基に次式(2) から位置
データｘを演算する。
SBD/SAD = S2/S1= tan(2πx/p) x=(P/2π)tan-1(SBD/SAD) ……(2) （発明が解決しようとする問題点） しかしながら、上述したエンコーダ内挿回路で位置デー
タｘを求めるには除算処理を必要とするため、多大な処
理時間を要すると共に、使用可能な演算装置が制限され
るという問題があった。
タｘを求めるには除算処理を必要とするため、多大な処
理時間を要すると共に、使用可能な演算装置が制限され
るという問題があった。
本発明は上述のような事情から成されたものであり、本
発明の目的は、除算処理を行なわずに高精度な位置デー
タを高速に得ることができるエンコーダ内挿回路を提供
することにある。
発明の目的は、除算処理を行なわずに高精度な位置デー
タを高速に得ることができるエンコーダ内挿回路を提供
することにある。
（問題点を解決するための手段） 本発明は、位置や角度の変化に伴なって出力される２つ
の周期的な信号を基に位置データを出力するエンコーダ
内挿回路に関するものであり、本発明の上記目的は、前
記２つの周期的な信号をそれぞれデジタル信号に変換す
る変換手段と、この変換手段から出力される前記２つの
デジタル信号の変化率の大小を判定すると共に、前記２
つのデジタル信号を基に所定の位置範囲の中から該当す
る位置範囲を判定するデータ判定手段と、このデータ判
定手段から出力される変化率が大なるデジタル信号及び
位置範囲判定指令に対応する位置データを出力する位置
データ出力手段と、前記データ判定手段から出力される
前記変化率が大なるデジタル信号及び変化率が小なるデ
ジタル信号より位置補正値を求め、前記位置データ出力
手段から出力される前記位置データを補正する位置補正
演算手段とを具備することによって達成される。
の周期的な信号を基に位置データを出力するエンコーダ
内挿回路に関するものであり、本発明の上記目的は、前
記２つの周期的な信号をそれぞれデジタル信号に変換す
る変換手段と、この変換手段から出力される前記２つの
デジタル信号の変化率の大小を判定すると共に、前記２
つのデジタル信号を基に所定の位置範囲の中から該当す
る位置範囲を判定するデータ判定手段と、このデータ判
定手段から出力される変化率が大なるデジタル信号及び
位置範囲判定指令に対応する位置データを出力する位置
データ出力手段と、前記データ判定手段から出力される
前記変化率が大なるデジタル信号及び変化率が小なるデ
ジタル信号より位置補正値を求め、前記位置データ出力
手段から出力される前記位置データを補正する位置補正
演算手段とを具備することによって達成される。
（作用） 本発明のエンコーダ内挿回路は、２つの周期的な信号を
それぞれデジタル信号に変換し、２つのデジタル信号を
基に判定した位置範囲と、２つのデジタル信号のうち変
化率が大なるデジタル信号とから位置データを求め、さ
らに２つのデジタル信号によって上記位置データを補正
しているので、精度の高い位置データを高速に得ること
ができるものである。
それぞれデジタル信号に変換し、２つのデジタル信号を
基に判定した位置範囲と、２つのデジタル信号のうち変
化率が大なるデジタル信号とから位置データを求め、さ
らに２つのデジタル信号によって上記位置データを補正
しているので、精度の高い位置データを高速に得ること
ができるものである。
（実施例） 第１図は、本発明のエンコーダ内挿回路の一例を第６図
に対応させて示すブロック図であり、同一構成箇所は同
符号を付して説明を省略する。このエンコーダ内挿回路
は、従来のデジタル演算処理装置10の代わりにデータ判
別装置110 と、位置データ出力装置120 と、位相補正演
算装置130 とで成るデジタル演算処理装置100 を有して
いる。
に対応させて示すブロック図であり、同一構成箇所は同
符号を付して説明を省略する。このエンコーダ内挿回路
は、従来のデジタル演算処理装置10の代わりにデータ判
別装置110 と、位置データ出力装置120 と、位相補正演
算装置130 とで成るデジタル演算処理装置100 を有して
いる。
データ判別装置110 は、各A/D 変換器2A,2B から出力さ
れるデジタル信号SAD,SBD を基に所定の位置範囲の中か
ら該当する位置範囲を判定し、その指令SLを出力する位
置範囲判定装置111 と、各A/D 変換器2A,2B から出力さ
れるデジタル信号SAD,SBD の変化率の大小を判別し、そ
れぞれの信号SC,SD を出力する変化率判別装置112 とで
構成されている。
れるデジタル信号SAD,SBD を基に所定の位置範囲の中か
ら該当する位置範囲を判定し、その指令SLを出力する位
置範囲判定装置111 と、各A/D 変換器2A,2B から出力さ
れるデジタル信号SAD,SBD の変化率の大小を判別し、そ
れぞれの信号SC,SD を出力する変化率判別装置112 とで
構成されている。
位置データ出力装置120 は、変化率が大なるデジタル信
号と複数の位置データとの関係を予め記憶し、変化率判
別装置112 から出力される変化率が大なるデジタル信号
SCに対応する複数の位置データSGを出力する第１の記憶
装置121 と、位置範囲判定装置111 から出力される位置
範囲判定指令SLに従って第１の記憶装置121 から出力さ
れる複数の位置データSGの中から該当する位置データSH
を選択して出力するデータ選択装置122 とで構成されて
いる。
号と複数の位置データとの関係を予め記憶し、変化率判
別装置112 から出力される変化率が大なるデジタル信号
SCに対応する複数の位置データSGを出力する第１の記憶
装置121 と、位置範囲判定装置111 から出力される位置
範囲判定指令SLに従って第１の記憶装置121 から出力さ
れる複数の位置データSGの中から該当する位置データSH
を選択して出力するデータ選択装置122 とで構成されて
いる。
位置補正演算装置130 は、変化率が大なるデジタル信号
SCと変化率が小なるデジタル信号の理論値，位置補正係
数との関係を予め記憶し、変化率判別装置112 から出力
される変化率が大なるデジタル信号SCに対応する変化率
が小なるデジタル信号の理論値SDN 及び位置補正係数SF
を出力する第２の記憶装置131 と、この第２の記憶装置
131 から出力される変化率が小なるデジタル信号の理論
値SDN 及び変化率判別装置112 から出力される変化率が
小なるデジタル信号SDの差SEを求める減算器132A，この
減算器132Aから出力される差SE及び第２の記憶装置131
から出力される位置補正係数SFの積SJを求める乗算器13
2B，この乗算器132Bから出力される積SJ及びデータ選択
装置122 から出力される位置データSHの和SKを求めて補
正した位置データとする加算器132Cで成る演算装置132
とで構成されている。
SCと変化率が小なるデジタル信号の理論値，位置補正係
数との関係を予め記憶し、変化率判別装置112 から出力
される変化率が大なるデジタル信号SCに対応する変化率
が小なるデジタル信号の理論値SDN 及び位置補正係数SF
を出力する第２の記憶装置131 と、この第２の記憶装置
131 から出力される変化率が小なるデジタル信号の理論
値SDN 及び変化率判別装置112 から出力される変化率が
小なるデジタル信号SDの差SEを求める減算器132A，この
減算器132Aから出力される差SE及び第２の記憶装置131
から出力される位置補正係数SFの積SJを求める乗算器13
2B，この乗算器132Bから出力される積SJ及びデータ選択
装置122 から出力される位置データSHの和SKを求めて補
正した位置データとする加算器132Cで成る演算装置132
とで構成されている。
このような構成において、その動作を説明すると、エン
コーダからの出力が第２図に示すようなアナログ信号S1
=Acos(2 πx/P),S2=Asin(2πx/P)の場合、例えば出力信
号S1= β1,S2= α1がそれぞれサンプルホールド回路1A,
1B を介してA/D 変換器2A,2B に入力されると、A/D 変
換器2A,2B は各信号SA（β1),SB(α1)の電圧をデジタル
信号SAD（β1),SBD(α1)に変換してデータ判別装置110
内の位置範囲判定装置111 及び変化率判別装置112 に出
力する。
コーダからの出力が第２図に示すようなアナログ信号S1
=Acos(2 πx/P),S2=Asin(2πx/P)の場合、例えば出力信
号S1= β1,S2= α1がそれぞれサンプルホールド回路1A,
1B を介してA/D 変換器2A,2B に入力されると、A/D 変
換器2A,2B は各信号SA（β1),SB(α1)の電圧をデジタル
信号SAD（β1),SBD(α1)に変換してデータ判別装置110
内の位置範囲判定装置111 及び変化率判別装置112 に出
力する。
位置範囲判定装置111 では、入力されたデジタル信号の
絶対値の大小関係とデジタル信号の正負とによって第３
図に示す位置範囲（範囲Ｉ〜範囲VIII）の中から該当す
る位置範囲を判定し、その指令を出力する。例えば、｜
SAD（β1）｜＞｜SBD（α１）｜，SAD(β1)＞SBD(α1)
＞０であるので位置範囲を範囲Ｉと判定し、その指令SL
（Ｉ）をデータ選択装置122 に出力する。なお、デジタ
ル信号の大小を絶対値で求めない場合、位置範囲は第３
図を４分割した象限となる。一方、変化率判別装置112
では、入力されたデジタル信号の絶対値の大小によって
変化率の大小を判別し、それぞれの信号を出力する。す
なわち、｜SAD（β1）｜＞｜SBD（α1）｜であるので、
SBD（α1）を変化率が大なるデジタル信号SCと判別して
第１の記憶装置121,第２の記憶装置131 に出力し、SAD
(β1)を変化率が小なるデジタル信号SDと判別して演算
装置132 に出力する。
絶対値の大小関係とデジタル信号の正負とによって第３
図に示す位置範囲（範囲Ｉ〜範囲VIII）の中から該当す
る位置範囲を判定し、その指令を出力する。例えば、｜
SAD（β1）｜＞｜SBD（α１）｜，SAD(β1)＞SBD(α1)
＞０であるので位置範囲を範囲Ｉと判定し、その指令SL
（Ｉ）をデータ選択装置122 に出力する。なお、デジタ
ル信号の大小を絶対値で求めない場合、位置範囲は第３
図を４分割した象限となる。一方、変化率判別装置112
では、入力されたデジタル信号の絶対値の大小によって
変化率の大小を判別し、それぞれの信号を出力する。す
なわち、｜SAD（β1）｜＞｜SBD（α1）｜であるので、
SBD（α1）を変化率が大なるデジタル信号SCと判別して
第１の記憶装置121,第２の記憶装置131 に出力し、SAD
(β1)を変化率が小なるデジタル信号SDと判別して演算
装置132 に出力する。
次に、位置データ出力装置120 内の第１の記憶装置121
で変化率判別装置112 から出力される変化率が大なるデ
ジタル信号SCに対応する複数の位置データSGを得る。す
なわち、変化率が大なるデジタル信号SBD(α1)の場合、
第４図に示す複数の位置データx1,x2,…,x8が対応す
る。さらに、データ選択装置122 で位置範囲判定装置11
1 から出力される位置範囲判定指令SLに従って第１の記
憶装置121 から出力される複数の位置データSGの中から
該当する位置データSHを選択して出力する。すなわち、
位置範囲指定指令である範囲Ｉに従って複数の位置デー
タx1,x2,…,x8の中から該当する位置データx1を選択し
て演算装置132 に出力する。
で変化率判別装置112 から出力される変化率が大なるデ
ジタル信号SCに対応する複数の位置データSGを得る。す
なわち、変化率が大なるデジタル信号SBD(α1)の場合、
第４図に示す複数の位置データx1,x2,…,x8が対応す
る。さらに、データ選択装置122 で位置範囲判定装置11
1 から出力される位置範囲判定指令SLに従って第１の記
憶装置121 から出力される複数の位置データSGの中から
該当する位置データSHを選択して出力する。すなわち、
位置範囲指定指令である範囲Ｉに従って複数の位置デー
タx1,x2,…,x8の中から該当する位置データx1を選択し
て演算装置132 に出力する。
ところで、データ選択装置122 で選択された位置データ
SHは正確な位置データであり、たとえエンコーダのアナ
ログ波形が完全正弦波等でなくとも第１の記憶装置121
に任意の変化率が大なるデジタル信号SCと複数の位置デ
ータSGとの関係を記憶させることにより正確な位置デー
タSHを得ることができる。しかし、エンコーダのアナロ
グ波形の振幅が変化した場合には位置データSHに誤差が
生じる。例えば第５図に示すようにエンコーダからのア
ナログ波形g(S1,S2)の振幅ＡがＡ＋εに変化した場合
（このときのアナログ波形をg(S1′,S2′)とする）、デ
ータ選択装置122 で選択される位置データSHはx1ではな
くX1となる。これは、第１の記憶装置121 に振幅がＡの
場合の変化率が大なるデジタル信号SCに対応する位置デ
ータSGが記憶されているからである。そこで、位置補正
演算装置130 で位置データSH(X1)に生じている を補正する。△x1x1′X1 は振幅Ａの変化が一定範囲に
おいて△x10x0と相似と見なせるので次式(3) が成り立
つ。
SHは正確な位置データであり、たとえエンコーダのアナ
ログ波形が完全正弦波等でなくとも第１の記憶装置121
に任意の変化率が大なるデジタル信号SCと複数の位置デ
ータSGとの関係を記憶させることにより正確な位置デー
タSHを得ることができる。しかし、エンコーダのアナロ
グ波形の振幅が変化した場合には位置データSHに誤差が
生じる。例えば第５図に示すようにエンコーダからのア
ナログ波形g(S1,S2)の振幅ＡがＡ＋εに変化した場合
（このときのアナログ波形をg(S1′,S2′)とする）、デ
ータ選択装置122 で選択される位置データSHはx1ではな
くX1となる。これは、第１の記憶装置121 に振幅がＡの
場合の変化率が大なるデジタル信号SCに対応する位置デ
ータSGが記憶されているからである。そこで、位置補正
演算装置130 で位置データSH(X1)に生じている を補正する。△x1x1′X1 は振幅Ａの変化が一定範囲に
おいて△x10x0と相似と見なせるので次式(3) が成り立
つ。
ここで、 であるので、上式(3) の左辺が既知の場合、 が得られれば を近似的に求めることができる。すなわち、演算装置内
132 の減算器132Aで求められる第２の記憶装置131 から
出力される変化率が小なるデジタル信号の理論値SDN と
変化率判別装置112 から出力される変化率が小なるデジ
タル信号SDとの差SEを とし、第２の記憶装置131 に記憶されている位置補正係
数SFを とすれば、演算器132Aから出力される差SEと第２の記憶
装置131 から出力される位置補正係数SFとを乗算器132B
で乗算して求めた積SJは上式(3) より となる。そして、この とデータ選択装置122 から出力される位置データSH(X1)
とを加算器132Cで加算して補正した位置データSK(x1)を
求める。ここで、振幅Ａの変化が無い場合には、減算器
132Aで求められる差SEは０となるので、データ選択装置
122 で選択された位置データSHがそのまま位置データSK
として出力される。
132 の減算器132Aで求められる第２の記憶装置131 から
出力される変化率が小なるデジタル信号の理論値SDN と
変化率判別装置112 から出力される変化率が小なるデジ
タル信号SDとの差SEを とし、第２の記憶装置131 に記憶されている位置補正係
数SFを とすれば、演算器132Aから出力される差SEと第２の記憶
装置131 から出力される位置補正係数SFとを乗算器132B
で乗算して求めた積SJは上式(3) より となる。そして、この とデータ選択装置122 から出力される位置データSH(X1)
とを加算器132Cで加算して補正した位置データSK(x1)を
求める。ここで、振幅Ａの変化が無い場合には、減算器
132Aで求められる差SEは０となるので、データ選択装置
122 で選択された位置データSHがそのまま位置データSK
として出力される。
なお、上述した実施例においては第２図に示した正弦波
について説明したが、特に限定されるものではなく、種
々の入力波形に対しても第１の記憶装置121 に記憶させ
る変化率が大なるデジタル信号に対応する複数の位置デ
ータ、及び第２の記憶装置に記憶させる変化率が大なる
デジタル信号に対応する変化率が小なるデジタル信号の
論理値並びに位置補正係数を変更することによって対応
可能である。
について説明したが、特に限定されるものではなく、種
々の入力波形に対しても第１の記憶装置121 に記憶させ
る変化率が大なるデジタル信号に対応する複数の位置デ
ータ、及び第２の記憶装置に記憶させる変化率が大なる
デジタル信号に対応する変化率が小なるデジタル信号の
論理値並びに位置補正係数を変更することによって対応
可能である。
（発明の効果） 以上のように本発明のエンコーダ内挿回路によれば、除
算処理を行なわずに高精度な位置データを得ることが可
能となるので、大幅な処理時間の短縮化を図ることがで
きると共に、高速な信号処理が汎用的な演算装置にて実
施可能となるので、装置全体のコストを低減させること
ができる。
算処理を行なわずに高精度な位置データを得ることが可
能となるので、大幅な処理時間の短縮化を図ることがで
きると共に、高速な信号処理が汎用的な演算装置にて実
施可能となるので、装置全体のコストを低減させること
ができる。
第１図は、本発明のエンコーダ内挿回路の一例を示すブ
ロック図、第２図はその回路に入力する２相信号の一例
及び２相信号のデータの一例を示す図、第３図〜第５図
はそれぞれその動作を説明する図、第６図は従来のエン
コーダ内挿回路の一例を示すブロック図である。 1A,1B……サンプルホールド回路、2A,2B……A/D 変換
器、100 ……デジタル演算処理装置、110 ……データ判
別装置、111 ……位置範囲判定装置、112 ……変化率判
別装置、120 ……位置データ出力装置、121 ……第１の
記憶装置、122 ……データ選択装置、130 ……位置補正
演算装置、131 ……第２の記憶装置、132 ……演算装
置。
ロック図、第２図はその回路に入力する２相信号の一例
及び２相信号のデータの一例を示す図、第３図〜第５図
はそれぞれその動作を説明する図、第６図は従来のエン
コーダ内挿回路の一例を示すブロック図である。 1A,1B……サンプルホールド回路、2A,2B……A/D 変換
器、100 ……デジタル演算処理装置、110 ……データ判
別装置、111 ……位置範囲判定装置、112 ……変化率判
別装置、120 ……位置データ出力装置、121 ……第１の
記憶装置、122 ……データ選択装置、130 ……位置補正
演算装置、131 ……第２の記憶装置、132 ……演算装
置。
Claims (3)
- 【請求項１】位置や角度の変化に伴なって出力される２
つの周期的な信号を基に位置データを出力するエンコー
ダ内挿回路において、前記２つの周期的な信号をそれぞ
れデジタル信号に変換する変換手段と、この変換手段か
ら出力される前記２つのデジタル信号の絶対値の大小を
比較することで前記２つのデジタル信号の変化率の大小
を判定する変化率判別手段及び前記２つのデジタル信号
の絶対値の大小関係と正負を判別して信号周期を８つの
位置範囲に区分し、該当する位置範囲を判定して位置範
囲判定指令を出力する位置範囲判定手段を有するデータ
判定手段と、前記２つのデジタル信号のうち変化率が大
なるデジタル信号のみから位置データを求めて該当する
複数の位置データを出力する第一の記憶手段及び前記位
置範囲判定指令に従い前記第一の記憶手段から出力され
る複数の位置データの中から該当する位置データを選択
するデータ選択手段を有する位置データ出力手段と、前
記変化率が大なるデジタル信号に対応する変化率が小な
るデジタル信号の理想値及び位置補正係数を用いて、位
置補正値を求めて前記位置データを補正する位置補正演
算手段とで構成されていることを特徴とするエンコーダ
内挿回路。 - 【請求項２】前記位置補正演算手段が、前記変化率が大
なるデジタル信号またはその絶対値と、前記変化率が小
なるデジタル信号の理想値及び位置補正係数との関係を
予め記憶して出力する第二の記憶手段と、 SK＝SH＋（SDN-SD）×Ｋ の演算を行ない補正後の位置データとする演算手段とを
備えた特許請求の範囲第１項に記載のエンコーダ内挿回
路。 ｛但し、SK：補正後の位置データ、SH：位置データ、SD
N：変化率が小なるデジタル信号の理想値、SD：変化率
が小なるデジタル信号、Ｋ：位置補正係数｝ - 【請求項３】前記位置補正係数Ｋが、 Ｋ＝位置データSH／デジタル信号の振幅値となっている
特許請求の範囲第２項に記載のエンコーダ内挿回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62323414A JPH0617802B2 (ja) | 1987-12-21 | 1987-12-21 | エンコーダ内挿回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62323414A JPH0617802B2 (ja) | 1987-12-21 | 1987-12-21 | エンコーダ内挿回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01163615A JPH01163615A (ja) | 1989-06-27 |
| JPH0617802B2 true JPH0617802B2 (ja) | 1994-03-09 |
Family
ID=18154433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62323414A Expired - Lifetime JPH0617802B2 (ja) | 1987-12-21 | 1987-12-21 | エンコーダ内挿回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0617802B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006070826A1 (ja) * | 2004-12-28 | 2008-08-07 | 旭化成エレクトロニクス株式会社 | 磁気方式回転角センサ、および、角度情報処理装置 |
| JP4808426B2 (ja) * | 2005-03-22 | 2011-11-02 | 本田技研工業株式会社 | 回転角検出装置および電動パワーステアリング装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60157014A (ja) * | 1984-01-26 | 1985-08-17 | Tokyo Optical Co Ltd | エンコ−ダ読取信号の内挿方法および装置 |
| JPH063378B2 (ja) * | 1984-11-29 | 1994-01-12 | 富士通株式会社 | エンコ−ダ出力補間回路 |
-
1987
- 1987-12-21 JP JP62323414A patent/JPH0617802B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01163615A (ja) | 1989-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5121116A (en) | Absolute position encoder | |
| US4922175A (en) | Position/speed detection method and apparatus | |
| JPH07218288A (ja) | 絶対位置検出装置及びその誤差補正方法 | |
| JP3015747B2 (ja) | エンコーダの内挿回路 | |
| JP3372450B2 (ja) | エンコーダの出力信号処理装置 | |
| US4884226A (en) | Method for detecting position | |
| US6484120B1 (en) | Position detection data generating method and apparatus based on phase shift principle | |
| JPH05231879A (ja) | 検出位置の補正方法 | |
| US7460979B2 (en) | Method and system for enhanced resolution, automatically-calibrated position sensor | |
| JPH10132605A (ja) | 位置検出装置 | |
| JPH0617802B2 (ja) | エンコーダ内挿回路 | |
| JP3336396B2 (ja) | アブソリュートエンコーダ | |
| JPH0524445B2 (ja) | ||
| EP0200791A1 (en) | Method and apparatus for detecting position | |
| JPWO2007055063A1 (ja) | エンコーダ信号処理装置 | |
| JP3365913B2 (ja) | 位置検出装置 | |
| JP2003130686A (ja) | 位置検出装置 | |
| JPS6257930B2 (ja) | ||
| JPH0449892B2 (ja) | ||
| JPH0529045B2 (ja) | ||
| JPH0658769A (ja) | 信号処理方法及びそれを用いた変位検出装置 | |
| JP2764722B2 (ja) | エンコーダの読取信号の内挿方法 | |
| JPS63290914A (ja) | エンコ−ダ内插回路 | |
| US6642702B1 (en) | Detection circuit for maximum value of three phase signal and detection method of the same | |
| JP3060122B2 (ja) | エンコーダ信号逓倍回路 |