JP2001317962A - Ｒ／ｄコンバータ - Google Patents
Ｒ／ｄコンバータInfo
- Publication number
- JP2001317962A JP2001317962A JP2000137361A JP2000137361A JP2001317962A JP 2001317962 A JP2001317962 A JP 2001317962A JP 2000137361 A JP2000137361 A JP 2000137361A JP 2000137361 A JP2000137361 A JP 2000137361A JP 2001317962 A JP2001317962 A JP 2001317962A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- data
- converter
- angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 回路の集積化を容易にし、高い信頼性を実現
でき、検出精度の向上を図り得るＲ／Ｄコンバータを提
供することを目的とする。 【解決手段】 位置検出器の２相の角度信号出力１５
１，１５２をＡ／Ｄコンバータ１０１によってディジタ
ル変換し、単位時間で刻まれる時間毎にＣＰＵ１０３に
よって角度データを算出し、パルス出力回路１０７で
は、ＣＰＵ１０３から単位時間毎に出力される角度デー
タＤＡＴＡに基づきその増加分のデータをパルス列に変
換し、角度データＤＡＴＡの符号および変換パルス列に
基づき、回転方向毎のパルス列を生成し、該回転方向毎
のパルス列に応じてアップダウンカウンタ１０９のアッ
プ／ダウン計数を行い、さらに、その出力の最下位ビッ
トと最下位から２番目のビットとの排他的論理和を第１
相とし、最下位から２番目のビットを第２相として、２
相のパルス信号１６１，１６２を得る。
でき、検出精度の向上を図り得るＲ／Ｄコンバータを提
供することを目的とする。 【解決手段】 位置検出器の２相の角度信号出力１５
１，１５２をＡ／Ｄコンバータ１０１によってディジタ
ル変換し、単位時間で刻まれる時間毎にＣＰＵ１０３に
よって角度データを算出し、パルス出力回路１０７で
は、ＣＰＵ１０３から単位時間毎に出力される角度デー
タＤＡＴＡに基づきその増加分のデータをパルス列に変
換し、角度データＤＡＴＡの符号および変換パルス列に
基づき、回転方向毎のパルス列を生成し、該回転方向毎
のパルス列に応じてアップダウンカウンタ１０９のアッ
プ／ダウン計数を行い、さらに、その出力の最下位ビッ
トと最下位から２番目のビットとの排他的論理和を第１
相とし、最下位から２番目のビットを第２相として、２
相のパルス信号１６１，１６２を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、移動体の位置に対
応する回転角に応じて振幅が正弦波状に変化する位置検
出器の２相の角度信号出力を入力して、２相のパルス信
号を出力するＲ／Ｄコンバータに係り、特に、ディジタ
ル回路で構成することにより回路の集積化を容易にした
Ｒ／Ｄコンバータに関する。
応する回転角に応じて振幅が正弦波状に変化する位置検
出器の２相の角度信号出力を入力して、２相のパルス信
号を出力するＲ／Ｄコンバータに係り、特に、ディジタ
ル回路で構成することにより回路の集積化を容易にした
Ｒ／Ｄコンバータに関する。
【０００２】
【従来の技術】移動体の位置に対応する回転角に応じて
振幅が正弦波状に変化する位置検出器の２相の角度信号
出力（ｓｉｎθ，ｃｏｓθ）を入力して、２相（Ａ相，
Ｂ相）のパルス信号を出力する従来のＲ／Ｄコンバータ
としては、例えば図４に示すようなものがある。図４に
おいて、従来のＲ／Ｄコンバータは、乗算型Ｄ／Ａコン
バータ４０１，４０２、オペアンプ４０３、コンパレー
タ４０４、アップダウンカウンタ４０５およびＲＯＭ４
０６を備えた構成である。ここで、入力信号１５１，１
５２は、レゾルバ等の位置検出器から供給されるもの
で、移動体の位置に対応する回転角に応じて振幅が正弦
波状に変化する２相の角度信号（それぞれｓｉｎθ，ｃ
ｏｓθ）である。またＲＯＭ４０６内には、予め位相角
φに応じた正弦波（ｓｉｎφ）データＳＦＤおよび余弦
波（ｃｏｓφ）データＣＦＤが記憶されている。このよ
うな従来のＲ／Ｄコンバータにおいて、先ず、乗算型Ｄ
／Ａコンバータ４０１，４０２では、ｓｉｎθ，ｃｏｓ
θのデータをＤ／Ａ変換し、アナログマルチプライヤー
で乗算している。すなわち、乗算型Ｄ／Ａコンバータ４
０１により、入力信号１５１（ｓｉｎθ）と余弦波（ｃ
ｏｓφ）データＣＦＤが乗算されて乗算結果（ｓｉｎθ
ｃｏｓφ）４５３が求められ、また、乗算型Ｄ／Ａコン
バータ４０２により、入力信号１５２（ｃｏｓθ）と正
弦波（ｓｉｎφ）データＳＦＤが乗算されて乗算結果
（ｃｏｓθｓｉｎφ）４５４が求められる。次に、オペ
アンプ４０３では、乗算結果（ｓｉｎθｃｏｓφ）４５
３を端子（＋）に、乗算結果（ｃｏｓθｓｉｎφ）４５
４を端子（−）にそれぞれ入力して差分を取っており、
これにより、ｓｉｎθｃｏｓφ−ｃｏｓθｓｉｎφ＝ｓ
ｉｎ（θ−φ）が演算結果４５５として得られる。ここ
で、移動体の位置に対応する検出角度θとＲＯＭ４０６
内の推定角度φとの位相差をΔθとすると、Δθ＝θ−
φで表され、オペアンプ４０３は、演算結果４５５とし
てｓｉｎ（θ−φ）＝ｓｉｎΔθを出力することにな
る。なお、Δθが−π／４＜Δθ＜π／４の範囲内にあ
れば、ｓｉｎΔθ＝Δθと見做すことができる。このオ
ペアンプ４０３の演算結果４５５、即ちｓｉｎ（θ−
φ）＝Δθをコンパレータ４０４にかけて、該コンパレ
ータ４０４の出力でアップダウンカウンタ４０５を駆動
し、アップダウンカウンタ４０５の計数結果を推定角度
（φ）データＢＤＴとして得る。この推定角度（φ）デ
ータＢＤＴは次回のＲＯＭ４０６アクセス用のデータで
あり、ＲＯＭ４０６から余弦波（ｃｏｓφ）データＣＦ
Ｄおよび正弦波（ｓｉｎφ）データＳＦＤを読み出し
て、それぞれ乗算型Ｄ／Ａコンバータ４０１，４０２に
供給し、数回の演算の繰り返しによって検出角度θと推
定角度φの位相差Δθが０になるようにサーボを組んで
いる。なお、検出角度θと推定角度φの位相差Δθが０
になった時のアップダウンカウンタ４０５の計数結果、
即ち推定角度（φ）データＢＤＴの下位ビットにより２
相（Ａ相，Ｂ相）のパルス信号１６１，１６２を生成し
ている。つまり、推定角度データＢＤＴの最下位ビット
と最下位から２番目のビットとの排他的論理和をゲート
ＸＯＲ２により得てパルス信号出力１６１（Ａ相）と
し、推定角度データＢＤＴの最下位から２番目のビット
をパルス信号出力１６２（Ｂ相）としている。
振幅が正弦波状に変化する位置検出器の２相の角度信号
出力（ｓｉｎθ，ｃｏｓθ）を入力して、２相（Ａ相，
Ｂ相）のパルス信号を出力する従来のＲ／Ｄコンバータ
としては、例えば図４に示すようなものがある。図４に
おいて、従来のＲ／Ｄコンバータは、乗算型Ｄ／Ａコン
バータ４０１，４０２、オペアンプ４０３、コンパレー
タ４０４、アップダウンカウンタ４０５およびＲＯＭ４
０６を備えた構成である。ここで、入力信号１５１，１
５２は、レゾルバ等の位置検出器から供給されるもの
で、移動体の位置に対応する回転角に応じて振幅が正弦
波状に変化する２相の角度信号（それぞれｓｉｎθ，ｃ
ｏｓθ）である。またＲＯＭ４０６内には、予め位相角
φに応じた正弦波（ｓｉｎφ）データＳＦＤおよび余弦
波（ｃｏｓφ）データＣＦＤが記憶されている。このよ
うな従来のＲ／Ｄコンバータにおいて、先ず、乗算型Ｄ
／Ａコンバータ４０１，４０２では、ｓｉｎθ，ｃｏｓ
θのデータをＤ／Ａ変換し、アナログマルチプライヤー
で乗算している。すなわち、乗算型Ｄ／Ａコンバータ４
０１により、入力信号１５１（ｓｉｎθ）と余弦波（ｃ
ｏｓφ）データＣＦＤが乗算されて乗算結果（ｓｉｎθ
ｃｏｓφ）４５３が求められ、また、乗算型Ｄ／Ａコン
バータ４０２により、入力信号１５２（ｃｏｓθ）と正
弦波（ｓｉｎφ）データＳＦＤが乗算されて乗算結果
（ｃｏｓθｓｉｎφ）４５４が求められる。次に、オペ
アンプ４０３では、乗算結果（ｓｉｎθｃｏｓφ）４５
３を端子（＋）に、乗算結果（ｃｏｓθｓｉｎφ）４５
４を端子（−）にそれぞれ入力して差分を取っており、
これにより、ｓｉｎθｃｏｓφ−ｃｏｓθｓｉｎφ＝ｓ
ｉｎ（θ−φ）が演算結果４５５として得られる。ここ
で、移動体の位置に対応する検出角度θとＲＯＭ４０６
内の推定角度φとの位相差をΔθとすると、Δθ＝θ−
φで表され、オペアンプ４０３は、演算結果４５５とし
てｓｉｎ（θ−φ）＝ｓｉｎΔθを出力することにな
る。なお、Δθが−π／４＜Δθ＜π／４の範囲内にあ
れば、ｓｉｎΔθ＝Δθと見做すことができる。このオ
ペアンプ４０３の演算結果４５５、即ちｓｉｎ（θ−
φ）＝Δθをコンパレータ４０４にかけて、該コンパレ
ータ４０４の出力でアップダウンカウンタ４０５を駆動
し、アップダウンカウンタ４０５の計数結果を推定角度
（φ）データＢＤＴとして得る。この推定角度（φ）デ
ータＢＤＴは次回のＲＯＭ４０６アクセス用のデータで
あり、ＲＯＭ４０６から余弦波（ｃｏｓφ）データＣＦ
Ｄおよび正弦波（ｓｉｎφ）データＳＦＤを読み出し
て、それぞれ乗算型Ｄ／Ａコンバータ４０１，４０２に
供給し、数回の演算の繰り返しによって検出角度θと推
定角度φの位相差Δθが０になるようにサーボを組んで
いる。なお、検出角度θと推定角度φの位相差Δθが０
になった時のアップダウンカウンタ４０５の計数結果、
即ち推定角度（φ）データＢＤＴの下位ビットにより２
相（Ａ相，Ｂ相）のパルス信号１６１，１６２を生成し
ている。つまり、推定角度データＢＤＴの最下位ビット
と最下位から２番目のビットとの排他的論理和をゲート
ＸＯＲ２により得てパルス信号出力１６１（Ａ相）と
し、推定角度データＢＤＴの最下位から２番目のビット
をパルス信号出力１６２（Ｂ相）としている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来のＲ／Ｄコンバータにあっては、アナログ回路やディ
スクリートの回路で構成されるので、部品点数が多く、
信頼性の点で問題があった。また、位置検出の精度を向
上させるために、正弦波データや余弦波データを記憶し
ているＲＯＭ４０６に補正テーブルを組み込む構成とす
る場合には、ＲＯＭのテーブル構成が複雑になるという
問題もあった。さらに、ＡＳＩＣ（Application Specif
ic Integrated Circuit）等による集積化が困難である
という事情もあった。本発明は、上記従来の問題点や事
情に鑑みてなされたものであって、移動体の位置に対応
する回転角に応じて振幅が正弦波状に変化する位置検出
器の２相の角度信号出力を入力して、２相のパルス信号
を出力するＲ／Ｄコンバータにおいて、既存のモノリシ
ック化された汎用のディジタル回路要素で構成すること
により回路の集積化を容易にし、高い信頼性を実現で
き、しかも補正テーブルを容易に組み込んで検出精度の
向上を図り得るＲ／Ｄコンバータを提供することを目的
としている。
来のＲ／Ｄコンバータにあっては、アナログ回路やディ
スクリートの回路で構成されるので、部品点数が多く、
信頼性の点で問題があった。また、位置検出の精度を向
上させるために、正弦波データや余弦波データを記憶し
ているＲＯＭ４０６に補正テーブルを組み込む構成とす
る場合には、ＲＯＭのテーブル構成が複雑になるという
問題もあった。さらに、ＡＳＩＣ（Application Specif
ic Integrated Circuit）等による集積化が困難である
という事情もあった。本発明は、上記従来の問題点や事
情に鑑みてなされたものであって、移動体の位置に対応
する回転角に応じて振幅が正弦波状に変化する位置検出
器の２相の角度信号出力を入力して、２相のパルス信号
を出力するＲ／Ｄコンバータにおいて、既存のモノリシ
ック化された汎用のディジタル回路要素で構成すること
により回路の集積化を容易にし、高い信頼性を実現で
き、しかも補正テーブルを容易に組み込んで検出精度の
向上を図り得るＲ／Ｄコンバータを提供することを目的
としている。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項１に係るＲ／Ｄコンバータは、移動
体の位置に対応する回転角に応じて振幅が正弦波状に変
化する位置検出器の２相の角度信号出力を入力して、２
相のパルス信号を出力するＲ／Ｄコンバータにおいて、
前記位置検出器の２相の角度信号出力をディジタル値に
変換するＡ／Ｄコンバータと、単位時間で刻まれる時間
毎に、前記２相の角度信号のディジタル値に基づき角度
データを算出する演算手段と、前記演算手段から単位時
間毎に出力される角度データに基づき、該角度データの
増加分のデータをパルス列に変換するパルス出力手段
と、前記角度データの符号および前記パルス出力手段の
パルス列に基づき、回転方向毎のパルス列を生成するパ
ルス弁別手段と、前記パルス弁別手段の回転方向毎のパ
ルス列に応じてアップ／ダウンの計数を行うアップダウ
ンカウンタと、前記アップダウンカウンタの出力の最下
位ビットと最下位から２番目のビットとの排他的論理和
を第１相のパルス信号出力とし、前記最下位から２番目
のビットを第２相のパルス信号出力とする出力手段とを
具備するものである。
に、本発明の請求項１に係るＲ／Ｄコンバータは、移動
体の位置に対応する回転角に応じて振幅が正弦波状に変
化する位置検出器の２相の角度信号出力を入力して、２
相のパルス信号を出力するＲ／Ｄコンバータにおいて、
前記位置検出器の２相の角度信号出力をディジタル値に
変換するＡ／Ｄコンバータと、単位時間で刻まれる時間
毎に、前記２相の角度信号のディジタル値に基づき角度
データを算出する演算手段と、前記演算手段から単位時
間毎に出力される角度データに基づき、該角度データの
増加分のデータをパルス列に変換するパルス出力手段
と、前記角度データの符号および前記パルス出力手段の
パルス列に基づき、回転方向毎のパルス列を生成するパ
ルス弁別手段と、前記パルス弁別手段の回転方向毎のパ
ルス列に応じてアップ／ダウンの計数を行うアップダウ
ンカウンタと、前記アップダウンカウンタの出力の最下
位ビットと最下位から２番目のビットとの排他的論理和
を第１相のパルス信号出力とし、前記最下位から２番目
のビットを第２相のパルス信号出力とする出力手段とを
具備するものである。
【０００５】また、請求項２に係るＲ／Ｄコンバータ
は、請求項１に記載のＲ／Ｄコンバータにおいて、前記
パルス出力手段は、前記角度データについて、クロック
に基づき加算動作を繰り返し行って、該加算動作により
生じるオーバーフローを出力するＤＤＡ（Digital Diff
erential Analizer）を具備するものである。また、請
求項３に係るＲ／Ｄコンバータは、請求項１に記載のＲ
／Ｄコンバータにおいて、前記パルス出力手段は、前記
角度データの値に基づきクロックを分周したパルス出力
を生成するＢＲＭ（Binary Rate Multipier）を具備す
るものである。さらに、請求項４に係るＲ／Ｄコンバー
タは、請求項１、２または３に記載のＲ／Ｄコンバータ
において、補正データを保持する記憶手段を具備し、前
記演算手段は、前記記憶手段内に保持されている補正デ
ータを参照して前記角度データを補正するものである。
は、請求項１に記載のＲ／Ｄコンバータにおいて、前記
パルス出力手段は、前記角度データについて、クロック
に基づき加算動作を繰り返し行って、該加算動作により
生じるオーバーフローを出力するＤＤＡ（Digital Diff
erential Analizer）を具備するものである。また、請
求項３に係るＲ／Ｄコンバータは、請求項１に記載のＲ
／Ｄコンバータにおいて、前記パルス出力手段は、前記
角度データの値に基づきクロックを分周したパルス出力
を生成するＢＲＭ（Binary Rate Multipier）を具備す
るものである。さらに、請求項４に係るＲ／Ｄコンバー
タは、請求項１、２または３に記載のＲ／Ｄコンバータ
において、補正データを保持する記憶手段を具備し、前
記演算手段は、前記記憶手段内に保持されている補正デ
ータを参照して前記角度データを補正するものである。
【０００６】本発明の請求項１、２および３に係るＲ／
Ｄコンバータでは、移動体の位置に対応する回転角に応
じて振幅が正弦波状に変化する位置検出器の２相の角度
信号出力を入力して、２相のパルス信号を出力するＲ／
Ｄコンバータにおいて、位置検出器の２相の角度信号出
力をＡ／Ｄコンバータによってディジタル値に変換し、
該２相の角度信号のディジタル値に基づき、単位時間で
刻まれる時間毎に演算手段によって角度データを算出
し、パルス出力手段では、演算手段から単位時間毎に出
力される角度データに基づき、該角度データの増加分の
データをパルス列に変換し、パルス弁別手段では、角度
データの符号およびパルス出力手段のパルス列に基づ
き、回転方向毎のパルス列を生成し、該パルス弁別手段
の回転方向毎のパルス列に応じてアップダウンカウンタ
におけるアップ／ダウンの計数を行い、さらに出力手段
により、アップダウンカウンタの出力の最下位ビットと
最下位から２番目のビットとの排他的論理和を第１相の
パルス信号出力とし、最下位から２番目のビットを第２
相のパルス信号出力として、２相のパルス信号を得てい
る。このように、本発明のＲ／Ｄコンバータを構成する
Ａ／Ｄコンバータ、演算手段、パルス出力手段、パルス
弁別手段、アップダウンカウンタおよび出力手段は全
て、既存のモノリシック化された汎用のディジタル回路
要素を組み合わせて実現できるので、Ｒ／Ｄコンバータ
の回路の集積化を容易にし、また高い信頼性を実現でき
る。
Ｄコンバータでは、移動体の位置に対応する回転角に応
じて振幅が正弦波状に変化する位置検出器の２相の角度
信号出力を入力して、２相のパルス信号を出力するＲ／
Ｄコンバータにおいて、位置検出器の２相の角度信号出
力をＡ／Ｄコンバータによってディジタル値に変換し、
該２相の角度信号のディジタル値に基づき、単位時間で
刻まれる時間毎に演算手段によって角度データを算出
し、パルス出力手段では、演算手段から単位時間毎に出
力される角度データに基づき、該角度データの増加分の
データをパルス列に変換し、パルス弁別手段では、角度
データの符号およびパルス出力手段のパルス列に基づ
き、回転方向毎のパルス列を生成し、該パルス弁別手段
の回転方向毎のパルス列に応じてアップダウンカウンタ
におけるアップ／ダウンの計数を行い、さらに出力手段
により、アップダウンカウンタの出力の最下位ビットと
最下位から２番目のビットとの排他的論理和を第１相の
パルス信号出力とし、最下位から２番目のビットを第２
相のパルス信号出力として、２相のパルス信号を得てい
る。このように、本発明のＲ／Ｄコンバータを構成する
Ａ／Ｄコンバータ、演算手段、パルス出力手段、パルス
弁別手段、アップダウンカウンタおよび出力手段は全
て、既存のモノリシック化された汎用のディジタル回路
要素を組み合わせて実現できるので、Ｒ／Ｄコンバータ
の回路の集積化を容易にし、また高い信頼性を実現でき
る。
【０００７】また特に、請求項２に係るＲ／Ｄコンバー
タでは、パルス出力手段を、角度データについて、クロ
ックに基づき加算動作を繰り返し行って、該加算動作に
より生じるオーバーフローを出力するＤＤＡによって実
現するのが望ましく、また、請求項３に係るＲ／Ｄコン
バータでは、パルス出力手段を、角度データの値に基づ
きクロックを分周したパルス出力を生成するＢＲＭによ
って実現するのが望ましい。さらに、請求項４に係るＲ
／Ｄコンバータでは、補正データを保持する記憶手段を
備えて、演算手段によって行われる２相の角度信号のデ
ィジタル値に基づく角度データの算出を、記憶手段内に
保持されている補正データを参照して角度データを補正
しながら行うようにしている。このように本発明のＲ／
Ｄコンバータは、補正テーブル（記憶手段）を容易に組
み込むことができ、また該補正テーブルの組み込みによ
り検出精度を向上させることができる。
タでは、パルス出力手段を、角度データについて、クロ
ックに基づき加算動作を繰り返し行って、該加算動作に
より生じるオーバーフローを出力するＤＤＡによって実
現するのが望ましく、また、請求項３に係るＲ／Ｄコン
バータでは、パルス出力手段を、角度データの値に基づ
きクロックを分周したパルス出力を生成するＢＲＭによ
って実現するのが望ましい。さらに、請求項４に係るＲ
／Ｄコンバータでは、補正データを保持する記憶手段を
備えて、演算手段によって行われる２相の角度信号のデ
ィジタル値に基づく角度データの算出を、記憶手段内に
保持されている補正データを参照して角度データを補正
しながら行うようにしている。このように本発明のＲ／
Ｄコンバータは、補正テーブル（記憶手段）を容易に組
み込むことができ、また該補正テーブルの組み込みによ
り検出精度を向上させることができる。
【０００８】
【発明の実施の形態】以下、本発明のＲ／Ｄコンバータ
の実施の形態について、〔第１の実施形態〕、〔第２の
実施形態〕の順に図面を参照して詳細に説明する。な
お、各実施形態のＲ／Ｄコンバータは、移動体の位置に
対応する回転角に応じて振幅が正弦波状に変化する位置
検出器の２相の角度信号出力（ｓｉｎθ，ｃｏｓθ）を
入力して、２相（Ａ相，Ｂ相）のパルス信号を出力する
ものである。
の実施の形態について、〔第１の実施形態〕、〔第２の
実施形態〕の順に図面を参照して詳細に説明する。な
お、各実施形態のＲ／Ｄコンバータは、移動体の位置に
対応する回転角に応じて振幅が正弦波状に変化する位置
検出器の２相の角度信号出力（ｓｉｎθ，ｃｏｓθ）を
入力して、２相（Ａ相，Ｂ相）のパルス信号を出力する
ものである。
【０００９】〔第１の実施形態〕図１は本発明の第１の
実施形態に係るＲ／Ｄコンバータの全体構成図である。
同図において、本実施形態のＲ／Ｄコンバータは、Ａ／
Ｄコンバータ１０１と、演算手段としてのＣＰＵ１０３
と、記憶手段としてのＥＥＰＲＯＭ１０５と、パルス出
力手段およびパルス弁別手段としてのパルス出力回路１
０７と、アップダウンカウンタ１０９と、出力手段とし
ての排他的論理和ゲートＸＯＲ１とを備えた構成であ
る。
実施形態に係るＲ／Ｄコンバータの全体構成図である。
同図において、本実施形態のＲ／Ｄコンバータは、Ａ／
Ｄコンバータ１０１と、演算手段としてのＣＰＵ１０３
と、記憶手段としてのＥＥＰＲＯＭ１０５と、パルス出
力手段およびパルス弁別手段としてのパルス出力回路１
０７と、アップダウンカウンタ１０９と、出力手段とし
ての排他的論理和ゲートＸＯＲ１とを備えた構成であ
る。
【００１０】Ａ／Ｄコンバータ１０１は、入力信号出力
１５１，１５２をディジタル値に変換する。ここで、入
力信号１５１，１５２は、レゾルバ等の位置検出器から
供給されるもので、移動体の位置に対応する回転角に応
じて振幅が正弦波状に変化する位置検出器の２相の角度
信号（それぞれｓｉｎθ，ｃｏｓθ）である。またＣＰ
Ｕ１０３は、所定の単位時間で刻まれる時間毎に、２相
の角度信号１５１（ｓｉｎθ），１５２（ｃｏｓθ）の
ディジタル値に基づき角度データＤＡＴＡを算出する。
具体的には、２相の角度信号データの比（ｓｉｎθ／ｃ
ｏｓθ）からｔａｎθを求め、ａｒｃｔａｎθの演算を
行うか、或いは関数テーブルを参照して検出角度θを求
める。そして、この現単位時間における検出角度と前の
単位時間における検出角度との角度差を角度データＤＡ
ＴＡとして出力する。なお、ＥＥＰＲＯＭ１０５には位
置検出器の誤差を補正するための補正テーブルが記憶さ
れており、ＣＰＵ１０３は、必要ならば演算によって求
めた検出角度θに該ＥＥＰＲＯＭ１０５から読み出した
補正データを重畳して検出角度θを求めるようにしても
良い。次に、パルス出力回路１０７は、ＣＰＵ１０３か
ら単位時間毎に出力される角度データＤＡＴＡに基づ
き、該角度データの増加分のデータをパルス出力手段に
よってパルス列に変換し、さらにパルス弁別手段によ
り、角度データＤＡＴＡの符号（正または負）並びにパ
ルス出力手段によって変換されたパルス列に基づき、回
転方向毎のパルス列ＵＤＸ，ＤＤＸを生成する。パルス
出力手段およびパルス弁別手段の具体的な構成および動
作については、後で詳細に説明する。次に、アップダウ
ンカウンタ１０９は、パルス出力回路１０７から出力さ
れる回転方向毎のパルス列ＵＤＸ，ＤＤＸに応じてアッ
プ／ダウンの計数を行う。さらに、出力手段において
は、アップダウンカウンタ１０９の出力の最下位ビット
と最下位から２番目のビットとの排他的論理和をゲート
ＸＯＲ１でとって第１相のパルス信号出力１６１（Ａ
相）とし、また、アップダウンカウンタ１０９の出力の
最下位から２番目のビットを第２相のパルス信号出力１
６２（Ｂ相）とする。
１５１，１５２をディジタル値に変換する。ここで、入
力信号１５１，１５２は、レゾルバ等の位置検出器から
供給されるもので、移動体の位置に対応する回転角に応
じて振幅が正弦波状に変化する位置検出器の２相の角度
信号（それぞれｓｉｎθ，ｃｏｓθ）である。またＣＰ
Ｕ１０３は、所定の単位時間で刻まれる時間毎に、２相
の角度信号１５１（ｓｉｎθ），１５２（ｃｏｓθ）の
ディジタル値に基づき角度データＤＡＴＡを算出する。
具体的には、２相の角度信号データの比（ｓｉｎθ／ｃ
ｏｓθ）からｔａｎθを求め、ａｒｃｔａｎθの演算を
行うか、或いは関数テーブルを参照して検出角度θを求
める。そして、この現単位時間における検出角度と前の
単位時間における検出角度との角度差を角度データＤＡ
ＴＡとして出力する。なお、ＥＥＰＲＯＭ１０５には位
置検出器の誤差を補正するための補正テーブルが記憶さ
れており、ＣＰＵ１０３は、必要ならば演算によって求
めた検出角度θに該ＥＥＰＲＯＭ１０５から読み出した
補正データを重畳して検出角度θを求めるようにしても
良い。次に、パルス出力回路１０７は、ＣＰＵ１０３か
ら単位時間毎に出力される角度データＤＡＴＡに基づ
き、該角度データの増加分のデータをパルス出力手段に
よってパルス列に変換し、さらにパルス弁別手段によ
り、角度データＤＡＴＡの符号（正または負）並びにパ
ルス出力手段によって変換されたパルス列に基づき、回
転方向毎のパルス列ＵＤＸ，ＤＤＸを生成する。パルス
出力手段およびパルス弁別手段の具体的な構成および動
作については、後で詳細に説明する。次に、アップダウ
ンカウンタ１０９は、パルス出力回路１０７から出力さ
れる回転方向毎のパルス列ＵＤＸ，ＤＤＸに応じてアッ
プ／ダウンの計数を行う。さらに、出力手段において
は、アップダウンカウンタ１０９の出力の最下位ビット
と最下位から２番目のビットとの排他的論理和をゲート
ＸＯＲ１でとって第１相のパルス信号出力１６１（Ａ
相）とし、また、アップダウンカウンタ１０９の出力の
最下位から２番目のビットを第２相のパルス信号出力１
６２（Ｂ相）とする。
【００１１】次に、パルス出力回路１０７の具体的な回
路構成およびその動作について、図２を参照して説明す
る。図２は、本実施形態のＲ／Ｄコンバータにおけるパ
ルス出力回路１０７、アップダウンカウンタ１０９およ
び出力手段の詳細な回路構成図である。図２において、
本実施形態のＲ／Ｄコンバータにおけるパルス出力回路
１０７の内、パルス出力手段は、第１バッファ２０１、
第２バッファ２０２、加算器（ＡＬＵ）２０５、ｎビッ
トのレジスタ２０６、並びにレジスタ２０６と同一ビッ
ト数のカウンタ２０３を備えて構成されている。また、
パルス出力回路１０７のパルス弁別手段はパルス弁別回
路２０７であり、アップダウンカウンタ１０９および出
力手段については、図１と同一である。つまり、本実施
形態のパルス出力手段は、ＣＰＵ１０３から出力される
ｎビットの角度データＤＡＴＡについて、クロックＣＰ
に基づき加算動作を繰り返し行って、該加算動作により
生じるオーバーフローを出力するｎビットＤＤＡを用い
た構成である。先ず、このパルス出力手段の動作につい
て詳しく説明する。
路構成およびその動作について、図２を参照して説明す
る。図２は、本実施形態のＲ／Ｄコンバータにおけるパ
ルス出力回路１０７、アップダウンカウンタ１０９およ
び出力手段の詳細な回路構成図である。図２において、
本実施形態のＲ／Ｄコンバータにおけるパルス出力回路
１０７の内、パルス出力手段は、第１バッファ２０１、
第２バッファ２０２、加算器（ＡＬＵ）２０５、ｎビッ
トのレジスタ２０６、並びにレジスタ２０６と同一ビッ
ト数のカウンタ２０３を備えて構成されている。また、
パルス出力回路１０７のパルス弁別手段はパルス弁別回
路２０７であり、アップダウンカウンタ１０９および出
力手段については、図１と同一である。つまり、本実施
形態のパルス出力手段は、ＣＰＵ１０３から出力される
ｎビットの角度データＤＡＴＡについて、クロックＣＰ
に基づき加算動作を繰り返し行って、該加算動作により
生じるオーバーフローを出力するｎビットＤＤＡを用い
た構成である。先ず、このパルス出力手段の動作につい
て詳しく説明する。
【００１２】先ず、ＣＰＵ１０３において使用されてい
るクロックＣＰが一定周期で送られてきており、ｎビッ
トのカウンタ２０３では、該クロックＣＰに基づいて計
数動作が行われる。カウンタ２０３のリップルキャリー
出力端子ＲＣからの出力は、カウンタ２０３がオーバー
フローした（例えば、ｎ＝１０ビットであれば計数値が
３ＦＦHに達した）ときに有効となる割込み信号ＩＮＴ
である。この割込み信号ＩＮＴはＣＰＵ１０３に対する
割込み信号であり、ＣＰＵ１０３はこの割込み信号ＩＮ
Ｔによる割込み処理として、第１バッファ２０１対して
に新しい角度データＤＡＴＡを出力する。また、割込み
信号ＩＮＴは第２バッファ２０２のクロック入力端子Ｃ
Ｋにも供給されており、第２バッファ２０２におけるデ
ータ更新を行う。また、ｎビットの第１バッファ２０１
では、ＣＰＵ１０３からの書込み制御信号＃ＷＲＢＵＦ
のタイミングで角度データＤＡＴＡが書き込まれ、その
出力を第２バッファ２０２に供給している。また、ｎビ
ットの第２バッファ２０２では、カウンタ２０３からの
割込み信号ＩＮＴのタイミングで第１バッファ２０１の
出力が書き込まれ、その出力を加算器（ＡＬＵ）２０５
の一方の入力Ａに供給している。次に、加算器（ＡＬ
Ｕ）２０５およびｎビットのレジスタ２０６は、クロッ
クＣＰに基づき加算動作を繰り返し行って、該加算動作
により生じるオーバーフローＯＶＦを出力する半積分器
（ＤＤＡ）であり、例えば１０ビットの半積分器では、
１０２４のパルスを計数して演算が一周することになり
（これはレジスタ２０６の内容が０になることを意味す
る）、入力データ（角度データＤＡＴＡ）の値と同数の
パルスを持つオーバーフロー信号ＯＶＦが発生すること
になる。
るクロックＣＰが一定周期で送られてきており、ｎビッ
トのカウンタ２０３では、該クロックＣＰに基づいて計
数動作が行われる。カウンタ２０３のリップルキャリー
出力端子ＲＣからの出力は、カウンタ２０３がオーバー
フローした（例えば、ｎ＝１０ビットであれば計数値が
３ＦＦHに達した）ときに有効となる割込み信号ＩＮＴ
である。この割込み信号ＩＮＴはＣＰＵ１０３に対する
割込み信号であり、ＣＰＵ１０３はこの割込み信号ＩＮ
Ｔによる割込み処理として、第１バッファ２０１対して
に新しい角度データＤＡＴＡを出力する。また、割込み
信号ＩＮＴは第２バッファ２０２のクロック入力端子Ｃ
Ｋにも供給されており、第２バッファ２０２におけるデ
ータ更新を行う。また、ｎビットの第１バッファ２０１
では、ＣＰＵ１０３からの書込み制御信号＃ＷＲＢＵＦ
のタイミングで角度データＤＡＴＡが書き込まれ、その
出力を第２バッファ２０２に供給している。また、ｎビ
ットの第２バッファ２０２では、カウンタ２０３からの
割込み信号ＩＮＴのタイミングで第１バッファ２０１の
出力が書き込まれ、その出力を加算器（ＡＬＵ）２０５
の一方の入力Ａに供給している。次に、加算器（ＡＬ
Ｕ）２０５およびｎビットのレジスタ２０６は、クロッ
クＣＰに基づき加算動作を繰り返し行って、該加算動作
により生じるオーバーフローＯＶＦを出力する半積分器
（ＤＤＡ）であり、例えば１０ビットの半積分器では、
１０２４のパルスを計数して演算が一周することになり
（これはレジスタ２０６の内容が０になることを意味す
る）、入力データ（角度データＤＡＴＡ）の値と同数の
パルスを持つオーバーフロー信号ＯＶＦが発生すること
になる。
【００１３】次に、パルス弁別回路２０７では、角度デ
ータＤＡＴＡの符号（正または負）並びにパルス出力手
段によって変換されたパルス列に基づき、クロックＣＰ
に同期した回転方向毎のパルス列ＵＤＸ，ＤＤＸを生成
する。つまり、第２バッファ２０２の最上位ビットが角
度データＤＡＴＡの符号ビットＳＧＮであるので、符号
ビットＳＧＮが０（“Ｌ”レベル）の時は、オーバーフ
ロー信号ＯＶＦを正回転方向パルス列ＵＤＸに反映さ
せ、符号ビットＳＧＮが１（“Ｈ”レベル）の時は、オ
ーバーフロー信号ＯＶＦを負回転方向パルス列ＤＤＸに
反映させる。次に、アップダウンカウンタ１０９は、パ
ルス弁別回路２０７から出力される回転方向毎のパルス
列ＵＤＸ，ＤＤＸに応じてアップ／ダウンの計数を行
う。つまり、正回転方向パルス列ＵＤＸによってアップ
カウントを、負回転方向パルス列ＤＤＸによってダウン
カウントを行なう。さらに、アップダウンカウンタ１０
９の出力の最下位ビットと最下位から２番目のビットと
の排他的論理和をゲートＸＯＲ１でとって第１相のパル
ス信号出力１６１（Ａ相）とし、また、アップダウンカ
ウンタ１０９の出力の最下位から２番目のビットを第２
相のパルス信号出力１６２（Ｂ相）として、２相のパル
ス出力が得られることになる。
ータＤＡＴＡの符号（正または負）並びにパルス出力手
段によって変換されたパルス列に基づき、クロックＣＰ
に同期した回転方向毎のパルス列ＵＤＸ，ＤＤＸを生成
する。つまり、第２バッファ２０２の最上位ビットが角
度データＤＡＴＡの符号ビットＳＧＮであるので、符号
ビットＳＧＮが０（“Ｌ”レベル）の時は、オーバーフ
ロー信号ＯＶＦを正回転方向パルス列ＵＤＸに反映さ
せ、符号ビットＳＧＮが１（“Ｈ”レベル）の時は、オ
ーバーフロー信号ＯＶＦを負回転方向パルス列ＤＤＸに
反映させる。次に、アップダウンカウンタ１０９は、パ
ルス弁別回路２０７から出力される回転方向毎のパルス
列ＵＤＸ，ＤＤＸに応じてアップ／ダウンの計数を行
う。つまり、正回転方向パルス列ＵＤＸによってアップ
カウントを、負回転方向パルス列ＤＤＸによってダウン
カウントを行なう。さらに、アップダウンカウンタ１０
９の出力の最下位ビットと最下位から２番目のビットと
の排他的論理和をゲートＸＯＲ１でとって第１相のパル
ス信号出力１６１（Ａ相）とし、また、アップダウンカ
ウンタ１０９の出力の最下位から２番目のビットを第２
相のパルス信号出力１６２（Ｂ相）として、２相のパル
ス出力が得られることになる。
【００１４】以上説明したように、本実施形態のＲ／Ｄ
コンバータでは、Ａ／Ｄコンバータ１０１、ＣＰＵ１０
３、ＥＥＰＲＯＭ１０５、（第１バッファ２０１、第２
バッファ２０２、カウンタ２０３、加算器（ＡＬＵ）２
０５、レジスタ２０６、レジスタ２０６およびパルス弁
別回路２０７を備えて構成される）パルス出力回路１０
７、アップダウンカウンタ１０９、並びに排他的論理和
ゲートＸＯＲ１を備えて構成されるので、既存のモノリ
シック化された汎用のディジタル回路要素を組み合わせ
て実現でき、Ｒ／Ｄコンバータの回路の集積化を容易に
し、また集積化によって高い信頼性を実現できる。さら
に、補正テーブルをＥＥＰＲＯＭ１０５に容易に組み込
むことができるので、検出精度を向上させることができ
る。
コンバータでは、Ａ／Ｄコンバータ１０１、ＣＰＵ１０
３、ＥＥＰＲＯＭ１０５、（第１バッファ２０１、第２
バッファ２０２、カウンタ２０３、加算器（ＡＬＵ）２
０５、レジスタ２０６、レジスタ２０６およびパルス弁
別回路２０７を備えて構成される）パルス出力回路１０
７、アップダウンカウンタ１０９、並びに排他的論理和
ゲートＸＯＲ１を備えて構成されるので、既存のモノリ
シック化された汎用のディジタル回路要素を組み合わせ
て実現でき、Ｒ／Ｄコンバータの回路の集積化を容易に
し、また集積化によって高い信頼性を実現できる。さら
に、補正テーブルをＥＥＰＲＯＭ１０５に容易に組み込
むことができるので、検出精度を向上させることができ
る。
【００１５】〔第２の実施形態〕次に、本発明の第２の
実施形態に係るＲ／Ｄコンバータについて説明する。本
実施形態のＲ／Ｄコンバータの全体構成については、第
１の実施形態と同じく図１に示される構成である。した
がって、ここではパルス出力回路１０７の具体的な回路
構成およびその動作についてのみ、図３を参照して説明
する。図３は、本実施形態のＲ／Ｄコンバータにおける
パルス出力回路１０７、アップダウンカウンタ１０９お
よび出力手段の詳細な回路構成図である。
実施形態に係るＲ／Ｄコンバータについて説明する。本
実施形態のＲ／Ｄコンバータの全体構成については、第
１の実施形態と同じく図１に示される構成である。した
がって、ここではパルス出力回路１０７の具体的な回路
構成およびその動作についてのみ、図３を参照して説明
する。図３は、本実施形態のＲ／Ｄコンバータにおける
パルス出力回路１０７、アップダウンカウンタ１０９お
よび出力手段の詳細な回路構成図である。
【００１６】図３において、本実施形態のＲ／Ｄコンバ
ータにおけるパルス出力回路１０７の内、パルス出力手
段は、第１バッファ３０１、第２バッファ３０２、並び
にｎビットのバイナリーレートマルチプライアー（以
下、ＢＲＭという）３０３を備えて構成されている。ま
た、第１の実施形態と同様に、パルス出力回路１０７の
パルス弁別手段はパルス弁別回路２０７であり、アップ
ダウンカウンタ１０９および出力手段については、図１
と同等である。つまり、本実施形態のパルス出力手段
は、ＣＰＵ１０３から出力されるｎビットの角度データ
ＤＡＴＡに基づき、クロックＣＰを分周したパルス出力
ＰＯＵＴを生成するｎビットＢＲＭ３０３を用いた構成
である。先ず、このパルス出力手段の動作について詳し
く説明する。
ータにおけるパルス出力回路１０７の内、パルス出力手
段は、第１バッファ３０１、第２バッファ３０２、並び
にｎビットのバイナリーレートマルチプライアー（以
下、ＢＲＭという）３０３を備えて構成されている。ま
た、第１の実施形態と同様に、パルス出力回路１０７の
パルス弁別手段はパルス弁別回路２０７であり、アップ
ダウンカウンタ１０９および出力手段については、図１
と同等である。つまり、本実施形態のパルス出力手段
は、ＣＰＵ１０３から出力されるｎビットの角度データ
ＤＡＴＡに基づき、クロックＣＰを分周したパルス出力
ＰＯＵＴを生成するｎビットＢＲＭ３０３を用いた構成
である。先ず、このパルス出力手段の動作について詳し
く説明する。
【００１７】先ず、ｎビットの第１バッファ２０１で
は、ＣＰＵ１０３からの書込み制御信号＃ＷＲＢＵＦの
タイミングで角度データＤＡＴＡが書き込まれ、その出
力を第２バッファ２０２に供給している。また、ｎビッ
トの第２バッファ２０２では、ＢＲＭ３０３のイネーブ
ル出力端子＃ＥＯから出力されるオーバーフロー信号Ｃ
ＨＫのタイミングで第１バッファ２０１の出力が書き込
まれ、その出力をＢＲＭ３０３に供給している。次に、
ＢＲＭ３０３では、第２バッファ２０２の出力（角度デ
ータＤＡＴＡ）に基づき、クロックＣＰを分周したパル
ス出力ＰＯＵＴを生成する。ここで、クロックＣＰは、
ＣＰＵ１０３において使用され一定周期で送られてくる
ものである。また、パルス出力ＰＯＵＴの周波数ｆout
は、クロックＣＰの周波数をｆ，ｎ＝１０ビット，１０
ビット角度データＤＡＴＡの値をＭ（０≦Ｍ≦１０２
３）とするとき、ｆout＝ｆ・Ｍ／１０２４である。ま
た、図中の端子＃ＥＩはイネーブル入力端子、端子＃Ｓ
ＴＢはストローブ入力端子、端子＃ＥＯはイネーブル出
力端子である。なお、１０ビットＢＲＭ３０３のイネー
ブル出力端子＃ＥＯからの出力は、内部の１０ビットカ
ウンタの計数値が３ＦＦHに達したときに有効となり、
そのタイミングで第２バッファ３０２が更新されること
になる。
は、ＣＰＵ１０３からの書込み制御信号＃ＷＲＢＵＦの
タイミングで角度データＤＡＴＡが書き込まれ、その出
力を第２バッファ２０２に供給している。また、ｎビッ
トの第２バッファ２０２では、ＢＲＭ３０３のイネーブ
ル出力端子＃ＥＯから出力されるオーバーフロー信号Ｃ
ＨＫのタイミングで第１バッファ２０１の出力が書き込
まれ、その出力をＢＲＭ３０３に供給している。次に、
ＢＲＭ３０３では、第２バッファ２０２の出力（角度デ
ータＤＡＴＡ）に基づき、クロックＣＰを分周したパル
ス出力ＰＯＵＴを生成する。ここで、クロックＣＰは、
ＣＰＵ１０３において使用され一定周期で送られてくる
ものである。また、パルス出力ＰＯＵＴの周波数ｆout
は、クロックＣＰの周波数をｆ，ｎ＝１０ビット，１０
ビット角度データＤＡＴＡの値をＭ（０≦Ｍ≦１０２
３）とするとき、ｆout＝ｆ・Ｍ／１０２４である。ま
た、図中の端子＃ＥＩはイネーブル入力端子、端子＃Ｓ
ＴＢはストローブ入力端子、端子＃ＥＯはイネーブル出
力端子である。なお、１０ビットＢＲＭ３０３のイネー
ブル出力端子＃ＥＯからの出力は、内部の１０ビットカ
ウンタの計数値が３ＦＦHに達したときに有効となり、
そのタイミングで第２バッファ３０２が更新されること
になる。
【００１８】次に、パルス弁別回路２０７では、第１の
実施形態と同様に、角度データＤＡＴＡの符号（正また
は負）並びにＢＲＭ３０３によって変換されたパルス出
力ＰＯＵＴに基づき、クロックＣＰに同期した回転方向
毎のパルス列ＵＤＸ，ＤＤＸを生成する。つまり、第２
バッファ３０２の最上位ビットが角度データＤＡＴＡの
符号ビットＳＧＮであるので、符号ビットＳＧＮが０
（“Ｌ”レベル）の時は、オーバーフロー信号ＯＶＦを
正回転方向パルス列ＵＤＸに反映させ、符号ビットＳＧ
Ｎが１（“Ｈ”レベル）の時は、オーバーフロー信号Ｏ
ＶＦを負回転方向パルス列ＤＤＸに反映させる。さら
に、アップダウンカウンタ１０９および出力手段の動作
については、第１の実施形態と同等であるので説明を省
略する。
実施形態と同様に、角度データＤＡＴＡの符号（正また
は負）並びにＢＲＭ３０３によって変換されたパルス出
力ＰＯＵＴに基づき、クロックＣＰに同期した回転方向
毎のパルス列ＵＤＸ，ＤＤＸを生成する。つまり、第２
バッファ３０２の最上位ビットが角度データＤＡＴＡの
符号ビットＳＧＮであるので、符号ビットＳＧＮが０
（“Ｌ”レベル）の時は、オーバーフロー信号ＯＶＦを
正回転方向パルス列ＵＤＸに反映させ、符号ビットＳＧ
Ｎが１（“Ｈ”レベル）の時は、オーバーフロー信号Ｏ
ＶＦを負回転方向パルス列ＤＤＸに反映させる。さら
に、アップダウンカウンタ１０９および出力手段の動作
については、第１の実施形態と同等であるので説明を省
略する。
【００１９】以上説明したように、本実施形態のＲ／Ｄ
コンバータでは、Ａ／Ｄコンバータ１０１、ＣＰＵ１０
３、ＥＥＰＲＯＭ１０５、（第１バッファ３０１、第２
バッファ３０２、ＢＲＭ３０３およびパルス弁別回路２
０７を備えて構成される）パルス出力回路１０７、アッ
プダウンカウンタ１０９、並びに排他的論理和ゲートＸ
ＯＲ１を備えて構成されるので、既存のモノリシック化
された汎用のディジタル回路要素を組み合わせて実現で
き、Ｒ／Ｄコンバータの回路の集積化を容易にして、さ
らに集積化によって高い信頼性を実現できる。
コンバータでは、Ａ／Ｄコンバータ１０１、ＣＰＵ１０
３、ＥＥＰＲＯＭ１０５、（第１バッファ３０１、第２
バッファ３０２、ＢＲＭ３０３およびパルス弁別回路２
０７を備えて構成される）パルス出力回路１０７、アッ
プダウンカウンタ１０９、並びに排他的論理和ゲートＸ
ＯＲ１を備えて構成されるので、既存のモノリシック化
された汎用のディジタル回路要素を組み合わせて実現で
き、Ｒ／Ｄコンバータの回路の集積化を容易にして、さ
らに集積化によって高い信頼性を実現できる。
【００２０】
【発明の効果】以上説明したように、本発明のＲ／Ｄコ
ンバータによれば、移動体の位置に対応する回転角に応
じて振幅が正弦波状に変化する位置検出器の２相の角度
信号出力を入力して、２相のパルス信号を出力するＲ／
Ｄコンバータにおいて、位置検出器の２相の角度信号出
力をＡ／Ｄコンバータによってディジタル値に変換し、
該２相の角度信号のディジタル値に基づき、単位時間で
刻まれる時間毎に演算手段によって角度データを算出
し、パルス出力手段では、演算手段から単位時間毎に出
力される角度データに基づき、該角度データの増加分の
データをパルス列に変換し、パルス弁別手段では、角度
データの符号およびパルス出力手段のパルス列に基づ
き、回転方向毎のパルス列を生成し、該パルス弁別手段
の回転方向毎のパルス列に応じてアップダウンカウンタ
におけるアップ／ダウンの計数を行い、さらに出力手段
により、アップダウンカウンタの出力の最下位ビットと
最下位から２番目のビットとの排他的論理和を第１相の
パルス信号出力とし、最下位から２番目のビットを第２
相のパルス信号出力として、２相のパルス信号を得るこ
ととし、本発明のＲ／Ｄコンバータを構成するＡ／Ｄコ
ンバータ、演算手段、パルス出力手段、パルス弁別手
段、アップダウンカウンタおよび出力手段が全て、既存
のモノリシック化された汎用のディジタル回路要素を組
み合わせて実現できるので、Ｒ／Ｄコンバータの回路の
集積化を容易にし、また集積化によって高い信頼性を実
現し得るＲ／Ｄコンバータを提供することができる。ま
た、補正テーブル（記憶手段）を容易に組み込むことが
でき、演算手段によって行われる２相の角度信号のディ
ジタル値に基づく角度データの算出を、記憶手段内に保
持されている補正データを参照して角度データを補正し
ながら行うことにより検出精度を向上させることができ
る。
ンバータによれば、移動体の位置に対応する回転角に応
じて振幅が正弦波状に変化する位置検出器の２相の角度
信号出力を入力して、２相のパルス信号を出力するＲ／
Ｄコンバータにおいて、位置検出器の２相の角度信号出
力をＡ／Ｄコンバータによってディジタル値に変換し、
該２相の角度信号のディジタル値に基づき、単位時間で
刻まれる時間毎に演算手段によって角度データを算出
し、パルス出力手段では、演算手段から単位時間毎に出
力される角度データに基づき、該角度データの増加分の
データをパルス列に変換し、パルス弁別手段では、角度
データの符号およびパルス出力手段のパルス列に基づ
き、回転方向毎のパルス列を生成し、該パルス弁別手段
の回転方向毎のパルス列に応じてアップダウンカウンタ
におけるアップ／ダウンの計数を行い、さらに出力手段
により、アップダウンカウンタの出力の最下位ビットと
最下位から２番目のビットとの排他的論理和を第１相の
パルス信号出力とし、最下位から２番目のビットを第２
相のパルス信号出力として、２相のパルス信号を得るこ
ととし、本発明のＲ／Ｄコンバータを構成するＡ／Ｄコ
ンバータ、演算手段、パルス出力手段、パルス弁別手
段、アップダウンカウンタおよび出力手段が全て、既存
のモノリシック化された汎用のディジタル回路要素を組
み合わせて実現できるので、Ｒ／Ｄコンバータの回路の
集積化を容易にし、また集積化によって高い信頼性を実
現し得るＲ／Ｄコンバータを提供することができる。ま
た、補正テーブル（記憶手段）を容易に組み込むことが
でき、演算手段によって行われる２相の角度信号のディ
ジタル値に基づく角度データの算出を、記憶手段内に保
持されている補正データを参照して角度データを補正し
ながら行うことにより検出精度を向上させることができ
る。
【図１】本発明の第１および第２の実施形態に係るＲ／
Ｄコンバータの全体構成図である。
Ｄコンバータの全体構成図である。
【図２】第１の実施形態のＲ／Ｄコンバータにおけるパ
ルス出力回路、アップダウンカウンタおよび出力手段の
詳細な回路構成図である。
ルス出力回路、アップダウンカウンタおよび出力手段の
詳細な回路構成図である。
【図３】第２の実施形態のＲ／Ｄコンバータにおけるパ
ルス出力回路、アップダウンカウンタおよび出力手段の
詳細な回路構成図である。
ルス出力回路、アップダウンカウンタおよび出力手段の
詳細な回路構成図である。
【図４】従来のＲ／Ｄコンバータの構成図である。
１０１ Ａ／Ｄコンバータ １０３ ＣＰＵ（演算手段） １０５ ＥＥＰＲＯＭ（記憶手段） １０７ パルス出力回路（パルス出力手段，パルス弁
別手段） １０９ アップダウンカウンタ ＸＯＲ１ 排他的論理和ゲート（出力手段） １５１ 角度信号（ｓｉｎθ） １５２ 角度信号（ｃｏｓθ） １６１ 第１相のパルス信号出力（Ａ相） １６２ 第２相のパルス信号出力（Ｂ相） ＤＡＴＡ 角度データ ＵＤＸ 正回転方向パルス列 ＤＤＸ 負回転方向パルス列 ２０１ 第１バッファ ２０２ 第２バッファ ２０３ カウンタ ２０５ 加算器（ＡＬＵ） ２０６ レジスタ ２０７ パルス弁別回路 ＣＰ クロック ＩＮＴ 割込み信号 ＯＶＦ オーバーフロー信号 ＳＧＮ 符合ビット ＰＯＵＴ パルス出力
別手段） １０９ アップダウンカウンタ ＸＯＲ１ 排他的論理和ゲート（出力手段） １５１ 角度信号（ｓｉｎθ） １５２ 角度信号（ｃｏｓθ） １６１ 第１相のパルス信号出力（Ａ相） １６２ 第２相のパルス信号出力（Ｂ相） ＤＡＴＡ 角度データ ＵＤＸ 正回転方向パルス列 ＤＤＸ 負回転方向パルス列 ２０１ 第１バッファ ２０２ 第２バッファ ２０３ カウンタ ２０５ 加算器（ＡＬＵ） ２０６ レジスタ ２０７ パルス弁別回路 ＣＰ クロック ＩＮＴ 割込み信号 ＯＶＦ オーバーフロー信号 ＳＧＮ 符合ビット ＰＯＵＴ パルス出力
Claims (4)
- 【請求項１】 移動体の位置に対応する回転角に応じて
振幅が正弦波状に変化する位置検出器の２相の角度信号
出力を入力して、２相のパルス信号を出力するＲ／Ｄコ
ンバータにおいて、 前記位置検出器の２相の角度信号出力をディジタル値に
変換するＡ／Ｄコンバータと、 単位時間で刻まれる時間毎に、前記２相の角度信号のデ
ィジタル値に基づき角度データを算出する演算手段と、 前記演算手段から単位時間毎に出力される角度データに
基づき、該角度データの増加分のデータをパルス列に変
換するパルス出力手段と、 前記角度データの符号および前記パルス出力手段のパル
ス列に基づき、回転方向毎のパルス列を生成するパルス
弁別手段と、 前記パルス弁別手段の回転方向毎のパルス列に応じてア
ップ／ダウンの計数を行うアップダウンカウンタと、 前記アップダウンカウンタの出力の最下位ビットと最下
位から２番目のビットとの排他的論理和を第１相のパル
ス信号出力とし、前記最下位から２番目のビットを第２
相のパルス信号出力とする出力手段と、を有することを
特徴とするＲ／Ｄコンバータ。 - 【請求項２】 前記パルス出力手段は、前記角度データ
について、クロックに基づき加算動作を繰り返し行っ
て、該加算動作により生じるオーバーフローを出力する
ＤＤＡ（Digital Differential Analizer）を有するこ
とを特徴とする請求項１に記載のＲ／Ｄコンバータ。 - 【請求項３】 前記パルス出力手段は、前記角度データ
の値に基づきクロックを分周したパルス出力を生成する
ＢＲＭ（Binary Rate Multipier）を有することを特徴
とする請求項１に記載のＲ／Ｄコンバータ。 - 【請求項４】 補正データを保持する記憶手段を有し、 前記演算手段は、前記記憶手段内に保持されている補正
データを参照して前記角度データを補正することを特徴
とする請求項１、２または３に記載のＲ／Ｄコンバー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137361A JP2001317962A (ja) | 2000-05-10 | 2000-05-10 | Ｒ／ｄコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137361A JP2001317962A (ja) | 2000-05-10 | 2000-05-10 | Ｒ／ｄコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001317962A true JP2001317962A (ja) | 2001-11-16 |
Family
ID=18645152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000137361A Pending JP2001317962A (ja) | 2000-05-10 | 2000-05-10 | Ｒ／ｄコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001317962A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2144041A2 (en) | 2008-07-07 | 2010-01-13 | Japan Aviation Electronics Industry, Limited | A/B phase signal generator, RD converter, and angle detection unit |
| JPWO2009116241A1 (ja) * | 2008-03-18 | 2011-07-21 | 三菱電機株式会社 | 回転角度検出装置 |
-
2000
- 2000-05-10 JP JP2000137361A patent/JP2001317962A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2009116241A1 (ja) * | 2008-03-18 | 2011-07-21 | 三菱電機株式会社 | 回転角度検出装置 |
| JP5058334B2 (ja) * | 2008-03-18 | 2012-10-24 | 三菱電機株式会社 | 回転角度検出装置 |
| EP2144041A2 (en) | 2008-07-07 | 2010-01-13 | Japan Aviation Electronics Industry, Limited | A/B phase signal generator, RD converter, and angle detection unit |
| JP2010014643A (ja) * | 2008-07-07 | 2010-01-21 | Japan Aviation Electronics Industry Ltd | Ａｂ相信号発生器、ｒｄコンバータ及び角度検出装置 |
| JP4519183B2 (ja) * | 2008-07-07 | 2010-08-04 | 日本航空電子工業株式会社 | Ａｂ相信号発生器、ｒｄコンバータ及び角度検出装置 |
| US7973583B2 (en) | 2008-07-07 | 2011-07-05 | Japan Aviation Electronics Industry Limited | A/B-phase signal generator, RD converter and angle detection unit |
| EP2144041A3 (en) * | 2008-07-07 | 2012-07-25 | Japan Aviation Electronics Industry, Limited | A/B phase signal generator, RD converter, and angle detection unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100250184A1 (en) | Rotation angle detection apparatus | |
| JP2000121387A (ja) | サイン出力信号を送信する位置発信装置の位相角検出方法 | |
| JP4119460B2 (ja) | エンコーダの出力信号の振幅算出装置及びエンコーダの出力信号の振幅算出プログラム | |
| US7352304B2 (en) | Interpolation apparatus in encoder | |
| US10024688B2 (en) | Angle detection device and angle detection method | |
| JP4515120B2 (ja) | レゾルバディジタル角度変換装置および方法ならびにプログラム | |
| US7099790B2 (en) | Sensor signal processor | |
| JPH10311743A (ja) | エンコーダのオフセット補正回路 | |
| JP6205683B2 (ja) | 回転角度検出装置、画像処理装置及び回転角度検出方法 | |
| JP2001317962A (ja) | Ｒ／ｄコンバータ | |
| JPH11241927A (ja) | 位置検出装置 | |
| JP3365913B2 (ja) | 位置検出装置 | |
| JPS62142220A (ja) | デコ−ダを用いる内插回路 | |
| WO2019017042A1 (ja) | 回転角センサ－デジタルコンバータおよび回転角センサ－デジタル変換方法 | |
| JPH0529045B2 (ja) | ||
| US20240313798A1 (en) | Timer-based resolver integral demodulation | |
| JP3488875B2 (ja) | エンコーダ信号処理装置及び方法 | |
| JPH05256638A (ja) | 誤差補正機能付き位置検出装置 | |
| JP3381736B2 (ja) | 光エンコーダ | |
| JP2979650B2 (ja) | 位置検出装置 | |
| JPS62156514A (ja) | 角度検出装置 | |
| JPH0552589A (ja) | 絶対値エンコーダ装置 | |
| JPH0797037B2 (ja) | 位置検出装置 | |
| SU1092544A1 (ru) | Преобразователь угла поворота вала в код | |
| JPS631921A (ja) | 角度変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |